JP5192592B2 - ミュート回路およびそれを用いたオーディオ信号増幅回路 - Google Patents

ミュート回路およびそれを用いたオーディオ信号増幅回路 Download PDF

Info

Publication number
JP5192592B2
JP5192592B2 JP2012020205A JP2012020205A JP5192592B2 JP 5192592 B2 JP5192592 B2 JP 5192592B2 JP 2012020205 A JP2012020205 A JP 2012020205A JP 2012020205 A JP2012020205 A JP 2012020205A JP 5192592 B2 JP5192592 B2 JP 5192592B2
Authority
JP
Japan
Prior art keywords
mute
audio signal
transistor
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012020205A
Other languages
English (en)
Other versions
JP2012124933A (ja
Inventor
公則 竹正
喬 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012020205A priority Critical patent/JP5192592B2/ja
Publication of JP2012124933A publication Critical patent/JP2012124933A/ja
Application granted granted Critical
Publication of JP5192592B2 publication Critical patent/JP5192592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、オーディオ信号のミュート技術に関する。
各種オーディオ機器は、電源の投入・遮断時、たとえば機器の起動時において、ポップ音あるいはポップアップノイズなどと呼ばれるノイズが発生する。このポップ音は、電源の投入にともない、スピーカに入力される電気信号のレベルが急激に変化することにより発生する。こうしたポップ音を抑制するために、特許文献2に記載されるようなミュート回路が用いられる。あるいはミュート回路は、ユーザの指示に応じた無音状態を実現するためにも利用される。
特許文献2の図5に記載されるように、従来のミュート回路では、オーディオ信号が伝搬する信号ラインと、接地端子のような固定電圧端子との間に、ミュートトランジスタが設けられる。このミュートトランジスタは、MOSFETで構成されており、ソースが接地され、ドレインが信号ラインに接続され、ゲートにミュートを制御する制御信号が入力される。このミュートトランジスタのバックゲートは、同図に示されるように、ソースと接続されて接地される。この構成によれば、ミュート状態においては、制御信号がハイレベルとなるとミュートトランジスタがオンし、信号ラインの電位が接地電位に固定される。
ミュート状態が解除され、通常の動作、すなわちオーディオ信号の再生を行う場合、制御信号がローレベルとなり、ミュートトランジスタがオフとなる。オーディオ信号の再生時において、信号ラインの電位は、接地電位0Vと中心として、正および負の電圧にスイングする。ここで、ミュートトランジスタをMOSFETで構成する場合、そのバックゲートとドレイン間には、アノードがバックゲート、カソードがドレインの向きとなるボディダイオードが存在する。信号ラインの電位が負の方向に振れ、ボディダイオードの順方向電圧−Vfより低くなると、信号ラインの電位は−Vfクランプされることになり、十分な振幅がとれなくなるという問題がある。信号ラインの電位がクランプされると波形歪みが発生し、大音量での再生が困難となる。
この問題を解決するために、特許文献2の図6に記載されるように、ミュートトランジスタを2段縦積みされたMOSFETで構成し、各MOSFETのバックゲートを、2つのMOSFETのボディダイオードが逆向きとなるように配線する場合もある。
特開2001−223537号公報 特開2005−303554号公報 特開平7−240632号公報 特開2001−244749号公報
一般的に、ミュートトランジスタをオフする場合、ミュートトランジスタのゲートに接地電圧が供給される。この状態で、信号ラインの電位が負にスイングし、ミュートトランジスタのゲートと信号ラインの間の電位差がトランジスタのしきい値電圧Vtを超えると、ミュートトランジスタがオンし、オーディオ信号の振幅レンジが制限されるという問題がある。
本発明はこうした課題に鑑みてなされたものであり、その目的は振幅レンジを拡大したミュート回路の提供にある。
本発明のある態様はオーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと、所定の固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、オーディオ信号の電圧レベルに応じて、非ミュート状態におけるミュートトランジスタのゲート電圧を変化させる。
この態様によると、オーディオ信号の電圧レベルに応じて、ゲート電圧を変化させることにより、非ミュート状態において、ミュートトランジスタがオンするのを防止することができ、振幅レンジを拡大できる。
ミュート制御回路は、オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、ミュートトランジスタのゲートに接地電圧を供給し、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに負電圧を供給してもよい。
ミュート制御回路は、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートにオーディオ信号と同レベルの電圧を供給してもよい。
この場合、オーディオ信号ミュートトランジスタに供給するため、負電源が不要となる。
ミュート制御回路は、入力端子にミュート、非ミュート状態を指示する信号が入力され、出力端子がミュートトランジスタのゲートに接続されたドライバ回路と、ドライバ回路の下側の電源端子に電源電圧を供給するスイッチ回路と、を含んでもよい。スイッチ回路は、オーディオ信号の電圧レベルに応じて電源電圧を変化させてもよい。
スイッチ回路は、オーディオ信号の電圧レベルがしきい値電圧より高いとき、ドライバ回路の下側の電源端子に接地電圧を供給し、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ドライバ回路の下側の電源端子にオーディオ信号と同レベルの電圧を供給してもよい。
スイッチ回路は、一端が信号ラインに接続され、他端がドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、一端が接地され、他端がドライバ回路の下側の電源端子に接続され、制御端子にオーディオ信号が入力された第2トランジスタと、を含んでもよい。
本発明の別の態様も、オーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、非ミュート状態の期間中、オーディオ信号の電圧レベルが負となる少なくともある期間において、ミュートトランジスタのゲート電圧を、オーディオ信号を利用して生成する。
この態様によれば、オーディオ信号の電圧レベルが負の場合に、ミュートトランジスタのゲート電圧をオーディオ信号に追従させることができるため、非ミュート状態においてミュートトランジスタがオンするのを防止することができる。さらに、この態様によれば、負電源が不要になり、回路面積を削減することができる。
本発明の別の態様もまた、オーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、出力端子がミュートトランジスタのゲートに接続されたドライバ回路と、一端が信号ラインに接続され、他端がドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、一端が接地され、他端がドライバ回路の下側の電源端子に接続され、制御端子にオーディオ信号が入力された第2トランジスタと、を含む。
本発明のさらに別の態様は、オーディオ信号増幅回路である。このオーディオ信号増幅回路は、オーディオ信号を増幅するアンプと、アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートするミュート回路と、を備える。
本発明のさらに別の態様は、ミュート対象となるオーディオ信号が伝搬する信号ラインと接地端子の間に設けられたミュートトランジスタの制御方法に関する。この方法は、ミュート状態において、ミュートトランジスタのゲートに、当該ミュートトランジスタがオンする電圧を供給するステップと、非ミュート状態において、オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、ミュートトランジスタのゲートに接地電圧を供給するステップと、非ミュート状態において、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに負電圧を供給するステップと、を備える。
非ミュート状態において、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに、オーディオ信号と同レベルの電圧を供給してもよい。
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明に係るミュート回路によれば、振幅レンジを拡大することができる。
本発明の実施の形態に係るオーディオ信号増幅回路の構成を示す回路図である。 図1のミュート回路の動作波形図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
図1は、本発明の実施の形態に係るオーディオ信号増幅回路100の構成を示す回路図である。オーディオ信号増幅回路100は、携帯型音楽プレイヤ、テレビ、音楽再生機能付きの携帯電話端末、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器に搭載される。電子機器は、接続されたスピーカやイヤホンに対して、あるいは外部の電子機器に対して増幅したオーディオ信号を出力する。
音源110は、光ディスク、ハードディスク、フラッシュメモリなどに所定のフォーマットで記録されたデジタルのオーディオ信号を読み出し、これをデコードして、デジタル値の信号として出力する。このデジタルのオーディオ信号S1は、オーディオ信号増幅回路100の入力端子102に入力される。
オーディオ信号増幅回路100は、入力端子102に入力されたオーディオ信号S1をアナログのオーディオ信号に変換して増幅した後に、出力端子104から出力する。オーディオ信号増幅回路100は、デジタルアナログ変換器(DAC)20、アンプ22、ミュート回路10、第1抵抗R1を備え、ひとつの半導体基板上に集積化された機能ICである。
DAC20は、デジタルのオーディオ信号S1をアナログのオーディオ信号S2に変換する。アンプ22は、アナログのオーディオ信号S2を増幅し、第1抵抗R1を介して出力端子104から出力する。キャパシタC1は直流阻止用に設けられており、一端が出力端子104に、他端が信号ライン112を介して電子機器の出力端子202と接続される。第2抵抗R2は、キャパシタC1とともにローパスフィルタを構成する。
DAC20およびアンプ22は、ΔΣ変調およびD級アンプで構成されてもよい。この場合、オーディオ信号増幅回路100は、入力端子102に入力されたオーディオ信号S1をΔΣ変調してビットストリームに変換し増幅した後に、出力端子104から出力する。出力端子104から出力されたビットストリームのオーディオ信号はフィルタに入力される。フィルタは、ビットストリームの高周波成分を除去する。
本実施の形態にオーディオ信号増幅回路100は、その起動時等にスピーカから発生するポップ音を抑制するために、ミュート機能を備える。以下、このミュート機能について説明する。
ミュート機能は、ミュートトランジスタM10およびミュート制御回路12を備えるミュート回路10によって実現される。
オーディオ信号増幅回路100のミュート端子106は、DCデカップリング用のキャパシタC1より後段の信号ライン112と接続される。この信号ライン112の電位は、オーディオ信号の再生時において、接地電圧0Vを中心として正負にスイングする。ミュート回路10は、制御信号Scontに応じて信号ライン112の電位を固定することにより、ミュート状態を実現する。
ミュートトランジスタM10は、ミュート対象となるオーディオ信号が伝搬する信号ライン112と、所定の固定電圧端子、すなわち接地端子108の間に設けられる。ミュートトランジスタM10は、信号ライン112と接地端子108の間に直列に設けられたNチャンネルMOSFETである第1ミュートトランジスタM11、第2ミュートトランジスタM12を含む。なお、以下の説明において、MOSFETのドレイン、ソースは、説明のために便宜的に区別したものにすぎず、それを逆に読み替えてもよいことは当業者には理解される。
第1ミュートトランジスタM11のドレインはミュート端子106を介して信号ライン112に接続される。第2トランジスタM2のソースおよびゲートは、第1ミュートトランジスタM11のソースおよびゲートとそれぞれ共通に接続され、そのドレインは接地される。
第1ミュートトランジスタM11と第2ミュートトランジスタM12それぞれのバックゲートは、それぞれのボディダイオードが逆向きに配置されるように接続される。すなわち、第1ミュートトランジスタM11、第2ミュートトランジスタM12のバックゲートは、それぞれのソースと接続される。
第1ミュートトランジスタM11、第2ミュートトランジスタM12はそれらが一体となって一つのMOSFETとして機能する。つまり第1ミュートトランジスタM11、第2ミュートトランジスタM12の共通接続されたゲートは、ミュートトランジスタM10のゲートに対応し、第1ミュートトランジスタM11のドレインはミュートトランジスタM10のドレインに、第2ミュートトランジスタM12のドレインはミュートトランジスタM10のソースに対応する。
ミュート制御回路12は、ミュートトランジスタM10のゲート電圧Vgを生成し、ミュート状態においてミュートトランジスタM10をオン、非ミュート状態においてミュートトランジスタM10をオフする。
ミュート制御回路12は、ミュートトランジスタM10のゲートドレイン間電圧Vgdおよびゲートソース間電圧Vgsが、ともにMOSFETのしきい値電圧Vtを超えないように、オーディオ信号S2の電圧レベルV2(つまりミュートトランジスタM10のドレイン電圧)に応じて、非ミュート状態におけるミュートトランジスタM10のゲート電圧Vgを変化させる。つまり、オーディオ信号S2の電圧レベルV2が低くなるほど、ミュートトランジスタM10のゲート電圧Vgを低く設定する。
この構成によれば、非ミュート状態において、オーディオ信号S2がスイングしても、ミュートトランジスタM10をオフに維持できるため、ミュートトランジスタM10によってオーディオ信号S2の伝送が阻害されず、振幅レンジを拡大することができる。
以下、ミュート制御回路12の具体的な構成例について説明する。ミュート制御回路12は、非ミュート状態において、オーディオ信号S2の電圧レベルV2が所定のしきい値電圧Vthより高いとき、ミュートトランジスタM10のゲートに接地電圧(0V)を供給する。また、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ミュートトランジスタM10のゲートに負電圧を供給する。しきい値電圧Vthは、接地電圧0V以下であることが望ましい。
この場合、非ミュート状態において、ミュートトランジスタM10を好適にオフ状態に維持できる。
ミュート制御回路12は、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ミュートトランジスタM10のゲートにオーディオ信号S2と同レベルの負電圧を供給する。つまりミュート制御回路12は、非ミュート状態の期間中、オーディオ信号S2の電圧レベルV2が負となる少なくともある期間において、ミュートトランジスタM10のゲート電圧Vgを、オーディオ信号S2を利用して生成する。この場合、負電源が不要となるため、回路規模の増大を抑制できる。
ミュート制御回路12は、ドライバ回路14およびスイッチ回路16を含む。
ドライバ回路14は、その入力端子にミュート状態、非ミュート状態を指示する制御信号Scontが入力され、その出力端子がミュートトランジスタM10のゲートに接続される。ドライバ回路14は、インバータあるいはバッファで構成することができる。ドライバ回路14は、制御信号Scontのレベルに応じて、上側の電源端子に印加された電源電圧Vddを出力する状態と、下側の電源端子に印加された電源電圧Vssのいずれかを出力する。
その結果、ドライバ回路14が上側の電源電圧Vddを出力するとき、ミュートトランジスタM10はオンする。言い換えれば、電源電圧VddはミュートトランジスタM10がオン可能なレベルに、つまり第2ミュートトランジスタM12のゲートドレイン間のしきい値電圧より大きく設定される。
ドライバ回路14の下側の電源端子の電源電圧Vssは、スイッチ回路16により供給される。スイッチ回路16は、オーディオ信号S2の電圧レベルV2に応じて下側の電源電圧Vssを変化させる。
スイッチ回路16はオーディオ信号S2の電圧レベルV2がしきい値電圧Vthより高いとき、ドライバ回路14の下側の電源端子に接地電圧(0V)を供給し、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ドライバ回路14の下側の電源端子にオーディオ信号S2と同レベルの電圧を供給する。
非ミュート状態において、ドライバ回路14は下側の電源電圧Vssを出力する。したがってこの構成によれば、非ミュート状態において、ミュートトランジスタM10のゲート電圧のレベルを、好適に変化させることができる。
上述の機能を実現するために、スイッチ回路16は具体的に以下のように構成される。
スイッチ回路16は、第1トランジスタM1と第2トランジスタM2を含む。第1トランジスタM1は、一端(ドレイン)が信号ライン112に接続され、他端(ソース)がドライバ回路14の下側の電源端子に接続され、制御端子(ゲート)の電位が固定される。第2トランジスタM2は、一端(ソース)が接地され、他端(ドレイン)がドライバ回路の下側の電源端子に接続され、制御端子(ゲート)にオーディオ信号S2が入力される。
以上がスイッチ回路16の具体的な構成である。次にスイッチ回路16の動作を説明する。図2は、図1のミュート回路10の動作波形図である。
第1トランジスタM1および第2トランジスタM2は、オーディオ信号S2の電圧レベルV2に応じて、相補的にオン状態となる。オーディオ信号S2の電圧レベルV2がMOSFETのしきい値電圧Vtを超えると、第2トランジスタM2のゲートソース間電圧Vgsがしきい値電圧Vtを超えるため、第2トランジスタM2が完全にオンして電源電圧Vssは接地電圧0Vとなる。この状態において、ミュートトランジスタM10のゲート電圧Vgは、接地電圧0Vと等しくなる。
オーディオ信号S2の電圧レベルV2が−Vtより低くなると、第1トランジスタM1のゲートドレイン間電圧Vgsがしきい値電圧Vtを超えるため、第1トランジスタM1が完全にオンし、電源電圧Vssはオーディオ信号S2と同レベルとなる。この状態において、ミュートトランジスタM10のゲート電圧Vgは、オーディオ信号S2と同レベルの電圧となる。
オーディオ信号S2が電圧レベルV2が接地電圧付近(−Vt<V2<Vt)のとき、第1トランジスタM1および第2トランジスタM2は完全なオン状態ではないものの、オン状態に近い状態となる。第1トランジスタM1、第2トランジスタM2のチャネルおよびボディダイオードにも微少な電流しか流れないため、それらの電圧降下は非常に小さい。したがってV2>0Vの範囲において電源電圧Vssは接地電圧0Vとなり、V2<0Vの範囲において電源電圧Vssはオーディオ信号S2の電圧レベルV2に追従する。
このように図1のスイッチ回路16によれば、非ミュート状態におけるミュートトランジスタM10のゲート電圧Vgを、V2>0Vのとき接地電圧0V、V2<0Vのときオーディオ信号S2に応じた電圧レベルV2に設定することができる。
この場合、オーディオ信号S2が負方向にスイングする際に、ミュートトランジスタM10のゲート電圧Vgがオーディオ信号S2に追従し、ミュートトランジスタM10のゲートドレイン間電圧VgdがMOSFETのしきい値電圧Vtを超えないため、オーディオ信号S2がクランプされるのを防止することができ、オーディオ信号S2の振幅レンジを拡大することができる。
この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
実施の形態では、ミュートトランジスタM10を2つのNチャンネルMOSFETを用いて構成する場合を説明したが、NチャンネルとPチャンネルの組み合わせであってもよいし、単一のMOSFETで構成してもよい。
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
10…ミュート回路、M10…ミュートトランジスタ、M11…第1ミュートトランジスタ、M12…第2ミュートトランジスタ、12…ミュート制御回路、14…ドライバ回路、16…スイッチ回路、M1…第1トランジスタ、M2…第2トランジスタ、20…DAC、22…アンプ、100…オーディオ信号増幅回路、102…入力端子、104…出力端子、106…ミュート端子、110…音源、R1…第1抵抗、R2…第2抵抗、C1…キャパシタ、112…信号ライン、Scont…制御信号、S2…オーディオ信号。

Claims (7)

  1. オーディオ信号のミュート回路であって、
    ミュート対象となるオーディオ信号が伝搬する信号ラインと、所定の固定電圧端子の間に設けられたミュートトランジスタと、
    前記ミュートトランジスタのゲート電圧を生成し、ミュート状態において前記ミュートトランジスタをオン、非ミュート状態において前記ミュートトランジスタをオフするミュート制御回路と、
    を備え、
    前記ミュート制御回路は、
    その入力端子にミュート制御信号が入力され、前記ミュート制御信号に応じて、前記ゲート電圧を、前記ミュートトランジスタのオンに対応する電圧とするか、前記ミュートトランジスタのオフに対応する電圧とするか、を切りかえる切換回路と、
    前記信号ラインと前記ミュートトランジスタのゲートへの電圧供給経路上に設けられたスイッチ回路と、
    を備え、
    前記切換回路は、前記ミュートトランジスタをオフとするために負電圧が必要な場合は、前記オーディオ信号の電圧を出力し、
    前記切換回路が前記オーディオ信号の電圧を出力するとき、前記スイッチ回路はオン状態であることを特徴とするミュート回路。
  2. 前記ミュートトランジスタはNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であることを特徴とする請求項1に記載のミュート回路。
  3. 前記切換回路は電源電圧が供給され、前記ミュートトランジスタをオンするときに前記電源電圧を前記ミュートトランジスタのゲートに供給することを特徴とする請求項2に記載のミュート回路。
  4. 前記スイッチ回路はNチャンネルMOSFETであることを特徴とする請求項3に記載のミュート回路。
  5. 請求項4に記載のミュート回路を備え、ひとつの半導体基板上に集積化されることを特徴とするオーディオ信号増幅回路。
  6. デジタルのオーディオ信号が入力される入力端子と、
    前記デジタルのオーディオ信号をアナログのオーディオ信号に変換するデジタルアナログ変換器と、
    前記アナログのオーディオ信号を増幅するアンプと、
    その一端が前記アンプの出力端子と接続された第1抵抗と、
    前記第1抵抗の他端が接続される出力端子と、
    前記ミュート制御信号が入力される制御端子と、
    前記信号ラインと接続されるミュート端子と、
    をさらに備えることを特徴とする請求項5に記載のオーディオ信号増幅回路。
  7. オーディオ信号を増幅するアンプと、
    前記アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートする請求項1から4のいずれかに記載のミュート回路と、
    を備えることを特徴とするオーディオ信号増幅回路。
JP2012020205A 2012-02-01 2012-02-01 ミュート回路およびそれを用いたオーディオ信号増幅回路 Active JP5192592B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012020205A JP5192592B2 (ja) 2012-02-01 2012-02-01 ミュート回路およびそれを用いたオーディオ信号増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012020205A JP5192592B2 (ja) 2012-02-01 2012-02-01 ミュート回路およびそれを用いたオーディオ信号増幅回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007332123A Division JP2009159043A (ja) 2007-12-25 2007-12-25 ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法

Publications (2)

Publication Number Publication Date
JP2012124933A JP2012124933A (ja) 2012-06-28
JP5192592B2 true JP5192592B2 (ja) 2013-05-08

Family

ID=46505851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012020205A Active JP5192592B2 (ja) 2012-02-01 2012-02-01 ミュート回路およびそれを用いたオーディオ信号増幅回路

Country Status (1)

Country Link
JP (1) JP5192592B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8808931B2 (en) 2008-01-09 2014-08-19 Dow Global Technologies Llc Ion exchange filter for fuel cell system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08331688A (ja) * 1995-05-29 1996-12-13 Matsushita Electric Works Ltd 音声ミュート回路
JP3172458B2 (ja) * 1996-10-15 2001-06-04 ユピテル工業株式会社 無線機
JP4497265B2 (ja) * 2001-03-08 2010-07-07 ミツミ電機株式会社 ミュート回路
JP2007096731A (ja) * 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd ミュート回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8808931B2 (en) 2008-01-09 2014-08-19 Dow Global Technologies Llc Ion exchange filter for fuel cell system

Also Published As

Publication number Publication date
JP2012124933A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
US7068103B2 (en) Operational transconductance amplifier input driver for class D audio amplifiers
US7227413B1 (en) Audio amplification device with antipop circuitry
JP5504032B2 (ja) オーディオ信号増幅回路
KR100757714B1 (ko) 디급 증폭기
US7719363B2 (en) Method and apparatus for output amplifier protection
US9172339B2 (en) Cascode bias of power MOS transistors
US8433078B2 (en) High perceived audio quality class D amplifier
KR20070006846A (ko) 신호 출력 회로, 그것을 이용한 오디오 신호 출력 장치,전자 기기
US9515646B2 (en) Grounding switch method and apparatus
US8155347B2 (en) Pop noise eliminating circuit that disables an audio output device when turning the device on
JP2009060361A (ja) D級増幅回路
JP2004229203A (ja) 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ
JP5192592B2 (ja) ミュート回路およびそれを用いたオーディオ信号増幅回路
CN111819789A (zh) 开环脉冲宽度调制驱动器的双自举电路
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
US9071206B2 (en) Anti-glitch system for audio amplifier
JP5156321B2 (ja) 音声出力装置
JP2009159043A (ja) ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法
JP5514036B2 (ja) オーディオ用増幅器およびそれを用いた電子機器
JP4861117B2 (ja) ミュート回路、それを用いたオーディオ信号増幅回路ならびに電子機器
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
JP2007116532A (ja) 音声ミュート回路および音声ミュート方法
US7839186B2 (en) Preset circuit of audio power amplifier
JP5506301B2 (ja) ミュート回路およびそれを用いたオーディオ処理回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130131

R150 Certificate of patent or registration of utility model

Ref document number: 5192592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250