JPH08331688A - 音声ミュート回路 - Google Patents

音声ミュート回路

Info

Publication number
JPH08331688A
JPH08331688A JP12991795A JP12991795A JPH08331688A JP H08331688 A JPH08331688 A JP H08331688A JP 12991795 A JP12991795 A JP 12991795A JP 12991795 A JP12991795 A JP 12991795A JP H08331688 A JPH08331688 A JP H08331688A
Authority
JP
Japan
Prior art keywords
transistor
turned
amplifier circuit
circuit
speaker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12991795A
Other languages
English (en)
Inventor
Hideji Nunotani
秀嗣 布谷
Kyoji Masamoto
京治 政元
Yoshitaka Kimura
好孝 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12991795A priority Critical patent/JPH08331688A/ja
Publication of JPH08331688A publication Critical patent/JPH08331688A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】 【目的】 増幅回路からの音声信号が歪むことなく、増
幅回路の電源投入時におけるポップ音の発生を防止する
ことのできる音声ミュート回路を提供する。 【構成】 音声ミュート回路に、増幅回路からの音声信
号のスピーカSへの入力を制御するトランジスタTr1
と、トランジスタTr1を制御する電界効果トランジス
タFETとを設け、トランジスタTr1がONのとき、
音声信号がスピーカSに入力されないようにするととも
に、増幅回路の電源投入時から所定時間の後、電界効果
トランジスタFETがONし、電界効果トランジスタF
ETがONしたときに出力される制御信号により、トラ
ンジスタTr1がOFFとなり、増幅回路の電源投入時
に発生するポップ音を削除する。また、トランジスタT
r2を設けて、電界効果トランジスタFETからの制御
信号が、トランジスタTr2を介してトランジスタTr
1に入力されるようにしており、音声信号の負電圧に対
して、トランジスタTr1からの電流の逆流を防止して
おり、増幅回路からの音声信号が歪むのを防止すること
ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、増幅回路の電源投入時
に発生するポップ音を除去する音声ミュート回路に関す
るものである。
【0002】
【従来の技術】図3は、従来例に係る音声ミュート回路
の全体構成を示す回路図である。増幅回路からの音声信
号がスピーカSに入力されることにより鳴動する音声回
路(図示せず)に、コンデンサC2の一端が接続され、
コンデンサC2の他端は、NPN型のトランジスタTr
3のコレクタに接続され、トランジスタTr3のエミッ
タは接地されている。そして、トランジスタTr3のベ
ースには、抵抗R2を介して電圧が印加されるととも
に、電界効果トランジスタFETのドレインに接続さ
れ、電界効果トランジスタFETのソースは接地されて
いる。また、電界効果トランジスタFETのゲートに
は、抵抗R1とコンデンサC1とから成る積分回路を介
して電源が印加されるように構成されている。
【0003】図4は、上図に係るVa〜Vcの電圧のタ
イミングチャートである。増幅回路の電源がONにされ
ると、トランジスタTr3のベースに抵抗R2を介して
電源が印加され、トランジスタTr3はON状態にな
り、増幅回路からの音声信号は、コンデンサC2及びト
ランジスタTr3を介してアースへと流れ、スピーカS
には流れない。
【0004】この時、Vaの電圧は、抵抗R1とコンデ
ンサC1とから成る積分回路により、徐々に高くなり、
しきい値以上になると電界効果トランジスタFETがO
N状態になる。そして、電界効果トランジスタFETが
ON状態になると、Vbの電圧が低くなり、トランジス
タTr3がOFF状態となり、増幅回路からの音声信号
はスピーカSへと流れることになる。
【0005】従って、増幅回路の電源の電圧の立ち上が
りを抵抗R1とコンデンサC1とから成る積分回路で時
間遅延し、ポップ音が発生している間、スピーカSに音
声信号が入力されないようすることにより、増幅回路の
電源投入時に発生するポップ音を除去している。
【0006】また、トランジスタTr3がオフの時に、
増幅回路からの音声信号が負電圧となったときに、トラ
ンジスタTr3から電流がスピーカSへと流れ込むのを
コンデンサC2によって防止し、増幅回路からの音声信
号が歪むのを防止している。
【0007】
【発明の解決しようとする課題】ところが、上述のよう
な構成の音声ミュート回路においては、増幅回路の出力
に、コンデンサC2よりも大きい容量のコンデンサが用
いられた場合、電源投入時に発生するポップ音をコンデ
ンサC2では吸収しきれないという問題があった。
【0008】また、コンデンサC2の容量を大きくする
ことにより、ポップ音を吸収できるが、コンデンサC2
の容量が大きいと、コンデンサC2に電荷が蓄えられる
ときに再びポップ音が発生するという問題があった。
【0009】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、増幅回路からの音声
信号が歪むことなく、増幅回路の電源投入時におけるポ
ップ音の発生を防止することのできる音声ミュート回路
を提供することにある。
【0010】
【課題を解決するための手段】請求項1記載の発明は、
増幅回路からの音声信号のスピーカへの入力を制御する
第1のトランジスタと、該第1のトランジスタを制御す
るための第2のトランジスタを有して成り、前記第1の
トランジスタがオンのとき、前記音声信号が前記スピー
カに入力されず、前記第1のトランジスタがオフのと
き、前記音声信号が前記スピーカに入力されるようにす
るとともに、前記増幅回路の電源投入時から所定時間の
後、前記第2のトランジスタがオンし、前記第2のトラ
ンジスタがオンしたときに出力される制御信号により、
前記第1のトランジスタがオフとなり、前記増幅回路の
電源投入時に発生するポップ音を削除するようにした音
声ミュート回路において、第3のトランジスタを別途設
け、前記第2のトランジスタからの制御信号が、前記第
3のトランジスタを介して、前記第1のトランジスタに
出力されるようにすることにより、前記音声信号の負電
圧に対して、前記第1のトランジスタからの電流の逆流
を防止するようにしたことを特徴とするものである。
【0011】
【作用】請求項1記載の発明は、増幅回路からの音声信
号のスピーカへの入力を制御する第1のトランジスタ
と、該第1のトランジスタを制御するための第2のトラ
ンジスタを有して成り、前記第1のトランジスタがオン
のとき、前記音声信号が前記スピーカに入力されず、前
記第1のトランジスタがオフのとき、前記音声信号が前
記スピーカに入力されるようにするとともに、前記増幅
回路の電源投入時から所定時間の後、前記第2のトラン
ジスタがオンし、前記第2のトランジスタがオンしたと
きに出力される制御信号により、前記第1のトランジス
タがオフとなり、前記増幅回路の電源投入時に発生する
ポップ音を削除するようにした音声ミュート回路におい
て、第3のトランジスタを別途設け、前記第2のトラン
ジスタからの制御信号が、前記第3のトランジスタを介
して、前記第1のトランジスタに出力されるようにして
おり、前記音声信号の負電圧に対して、前記第1のトラ
ンジスタからの電流の逆流を防止することになり、前記
増幅回路からの音声信号が歪むのを防止することができ
る。
【0012】
【実施例】以下、本発明の一実施例について図面に基づ
き説明する。図1は、本発明の一実施例に係る音声ミュ
ート回路の全体構成を示す回路図である。増幅回路から
の音声信号を入力することにより鳴動するスピーカSを
有する音声回路(図示せず)に、NPN型のトランジス
タTr1のコレクタが接続され、トランジスタTr1の
エミッタは接地されている。トランジスタTr1のベー
スは、PNP型のトランジスタTr2のエミッタに接続
され、トランジスタTr2のベースには、抵抗R3が接
続され、抵抗R3の他端は、トランジスタTr1のエミ
ッタとアースとの間に接続されている。トランジスタT
r2のコレクタは、電界効果トランジスタFETのドレ
インに接続され、電界効果トランジスタFETのソース
は接地されている。また、トランジスタTr2のコレク
タと電界効果トランジスタFETのドレインとの間に
は、抵抗R2を介して電源が印加される。そして、電界
効果トランジスタFETのゲートには、抵抗R1とコン
デンサC1とから成る積分回路を介して電源が印加され
るように構成されている。
【0013】以下、本実施例の動作について説明する。
増幅回路の電源が投入されると、コンデンサC1に電荷
が蓄えられていくが、その電流値は、抵抗R1により制
限を受ける。電界効果トランジスタFETは、この立ち
上がり特性による電圧がしきい値以上になるとON状態
となる。なお、しきい値電圧が電源電圧の1/2の時
に、電界効果トランジスタFETがON状態になる時間
onは、Ton=0.5×R1×C1で計算される。
【0014】電界効果トランジスタFETがOFF状態
の間、即ち、電界効果トランジスタFETのゲートに印
加される電圧がしきい値に達するまでの時間が、この音
声ミュート回路が動作している時間である。この電界効
果トランジスタFETがOFF状態のときは、電界効果
トランジスタFETのドレインには、抵抗R2を介して
電圧が印加され、この電圧がトランジスタTr2のコレ
クタに印加される。
【0015】トランジスタTr2のベースは、抵抗R3
を介して接地されているため、トランジスタTr2のコ
レクタが正電圧になると逆バイアスになり、トランジス
タTr2はOFF状態となる。
【0016】トランジスタTr2がOFF状態になる
と、トランジスタTr2のエミッタは浮いた状態となっ
てハイインピーダンスの状態になり、トランジスタTr
1のベースは、トランジスタTr2のエミッタに接続さ
れていることより、トランジスタのエミッタと同様に浮
いた状態となり、トランジスタTr1はON状態にな
る。トランジスタTr1がON状態になると、増幅回路
からの出力は、トランジスタTr1を介してアースへと
流れる。
【0017】従って、電界効果トランジスタのゲートに
印加される電圧がしきい値未満のときには、増幅回路か
らの音声信号はスピーカSにおいて鳴動されない。
【0018】次に、電界効果トランジスタFETのゲー
トに印加される電圧がしきい値以上になると、電界効果
トランジスタFETはON状態になり、トランジスタT
r2のコレクタは接地されたことになり、トランジスタ
Tr2には正バイアスが印加されることになる。そのた
め、トランジスタTr2はON状態になり、それに伴っ
て、トランジスタTr1のベースが接地されて、トラン
ジスタTr1はOFF状態になり、増幅回路とスピーカ
Sとの接続部分から音声ミュート回路が切り離された状
態となり、通常の音声信号がスピーカSへと伝達され
る。
【0019】従って、本実施例においては、抵抗R1と
コンデンサC1とから成る積分回路のアナログ的な電圧
を、電界効果トランジスタFETでしきい値を設定し
て、ポップ音が発生し終わるまでの時間を、スピーカS
の出力を接地するようにしているので、ポップ音の発生
を防ぐことができる。また、増幅回路の音声信号が負電
圧になって、アースより電界効果トランジスタFETを
介してトランジスタTR1に流れ込む電流をトランジス
タTr2により防止するようにしているので、増幅回路
からの音声信号の歪みを防止することができる。
【0020】なお、本実施例においては、トランジスタ
Tr1のコレクタを、音声回路に接続し、エミッタを接
地するように構成したが、これに限定される必要はな
く、図2に示すように、トランジスタTr1のエミッタ
を、音声回路に接続し、コレクタを接地するように構成
しても同様の効果を得られる。
【0021】
【発明の効果】請求項1記載の発明は、増幅回路からの
音声信号のスピーカへの入力を制御する第1のトランジ
スタと、該第1のトランジスタを制御するための第2の
トランジスタを有して成り、第1のトランジスタがオン
のとき、音声信号がスピーカに入力されず、第1のトラ
ンジスタがオフのとき、音声信号がスピーカに入力され
るようにするとともに、増幅回路の電源投入時から所定
時間の後、第2のトランジスタがオンし、第2のトラン
ジスタがオンしたときに出力される制御信号により、第
1のトランジスタがオフとなり、増幅回路の電源投入時
に発生するポップ音を削除するようにした音声ミュート
回路において、第3のトランジスタを別途設け、第2の
トランジスタからの制御信号が、第3のトランジスタを
介して、第1のトランジスタに出力されるようにしてい
るので、音声信号の負電圧に対して、第1のトランジス
タからの電流の逆流を防止することになり、増幅回路か
らの音声信号が歪むのを防止することができ、増幅回路
からの音声信号が歪むことなく、増幅回路の電源投入時
におけるポップ音の発生を防止することのできる音声ミ
ュート回路を提供することができた。
【図面の簡単な説明】
【図1】本発明の一実施例に係る音声ミュート回路の全
体構成を示す回路図である。
【図2】本発明の他の実施例に係る音声ミュート回路の
全体構成を示す回路図である。
【図3】従来例に係る音声ミュート回路の全体構成を示
す回路図である。
【図4】上図に係るVa〜Vcの電圧のタイミングチャ
ートである。
【符号の説明】
Tr1〜Tr3 トランジスタ FET 電界効果トランジスタ R1〜R3 抵抗 C1,C2 コンデンサ S スピーカ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 増幅回路からの音声信号のスピーカへの
    入力を制御する第1のトランジスタと、該第1のトラン
    ジスタを制御するための第2のトランジスタを有して成
    り、前記第1のトランジスタがオンのとき、前記音声信
    号が前記スピーカに入力されず、前記第1のトランジス
    タがオフのとき、前記音声信号が前記スピーカに入力さ
    れるようにするとともに、前記増幅回路の電源投入時か
    ら所定時間の後、前記第2のトランジスタがオンし、前
    記第2のトランジスタがオンしたときに出力される制御
    信号により、前記第1のトランジスタがオフとなり、前
    記増幅回路の電源投入時に発生するポップ音を削除する
    ようにした音声ミュート回路において、第3のトランジ
    スタを別途設け、前記第2のトランジスタからの制御信
    号が、前記第3のトランジスタを介して、前記第1のト
    ランジスタに出力されるようにすることにより、前記音
    声信号の負電圧に対して、前記第1のトランジスタから
    の電流の逆流を防止するようにしたことを特徴とする音
    声ミュート回路。
JP12991795A 1995-05-29 1995-05-29 音声ミュート回路 Pending JPH08331688A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12991795A JPH08331688A (ja) 1995-05-29 1995-05-29 音声ミュート回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12991795A JPH08331688A (ja) 1995-05-29 1995-05-29 音声ミュート回路

Publications (1)

Publication Number Publication Date
JPH08331688A true JPH08331688A (ja) 1996-12-13

Family

ID=15021599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12991795A Pending JPH08331688A (ja) 1995-05-29 1995-05-29 音声ミュート回路

Country Status (1)

Country Link
JP (1) JPH08331688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124933A (ja) * 2012-02-01 2012-06-28 Rohm Co Ltd ミュート回路およびそれを用いたオーディオ信号増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124933A (ja) * 2012-02-01 2012-06-28 Rohm Co Ltd ミュート回路およびそれを用いたオーディオ信号増幅回路

Similar Documents

Publication Publication Date Title
US8218793B2 (en) Apparatus and muting circuit
US6316993B1 (en) Analog circuitry for start-up glitch suppression
US6040740A (en) Audio transient suppression device
US7940940B2 (en) Muting circuit and semiconductor integrated circuit
JPH08213849A (ja) 音声ミュート回路
JPH08331688A (ja) 音声ミュート回路
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
JP3254972B2 (ja) 音声ミュート回路
JPS6145622Y2 (ja)
JPS6122345Y2 (ja)
JP3764046B2 (ja) パワーアンプ立ち上げ回路装置及びその制御方法
JP4356237B2 (ja) ミューティング回路
JP3267721B2 (ja) 圧電ブザー
JP2793071B2 (ja) ポップ音防止回路
JP2869255B2 (ja) 増幅器
JP3485733B2 (ja) ミュート回路
JPH0145152Y2 (ja)
JPH1175287A (ja) 音響装置
JP3172458B2 (ja) 無線機
JP3751220B2 (ja) ショックノイズ防止回路
JP3785682B2 (ja) 音声増幅器の消音装置
KR930004653Y1 (ko) Op 앰프의 출력 제어회로
JPH06216682A (ja) 自動音量制御回路
JP2008067187A (ja) ミュート回路、およびそれを備えた半導体集積回路
JPH0241923Y2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010227