JPH0241923Y2 - - Google Patents

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、SEPP（シングルエンデツト・プツ
シユプル）増幅回路に用いて好適なブートストラ
ツプ回路に関するもので、特に低電源電圧で使用
されるIC（集積回路）に使用可能なブートストラ
ツプ回路に関する。

(ロ) 従来の技術 従来、様々なブートストラツプ回路が提案され
ている。例えば、昭和49年12月１日に日本放送出
版協会から発行された「ICの応用と実際」の第
122頁には、一端が増幅回路の出力端に、他端が
コンデンサを介して電源に接続されたコンデンサ
によりブートストラツプを行うブートストラツプ
回路が示されているが、この様なブートストラツ
プ回路を有するSEPP増幅回路は、電源投入時に
シヨツク音を発生するという欠点を有する。即
ち、通常SEPP増幅回路には、電源投入時のシヨ
ツク音を防止する為、上側出力トランジスタによ
る出力コンデンサの充電を制御するシヨツク音防
止回路が設けられているが、ブートストラツプコ
ンデンサが存在すると、電源投入時に、前記ブー
トストラツプ回路を介して出力コンデンサの充電
電流が流れ、特にヘツドホンの如く、高インピー
ダンスで高能率の負荷を使用する場合、大きなシ
ヨツク音を発生するという欠点があつた。

電源投入時に前記ブートストラツプコンデンサ
を介して前記出力コンデンサに流れる充電電流
は、第２図に示す如く、電源（＋Vcc）とブート
ストラツプコンデンサ１との間にトランジスタ２
を挿入することにより解決される。第２図におい
て、電源投入直後においては、コンデンサ３が未
だ充電されていない為に、前記トランジスタ２が
オフしている。しかして、前記コンデンサ３の充
電が進み、前記トランジスタ２がオンすると、上
側出力トランジスタ４及びブートストラツプコン
デンサ１に電流が流れ始め、該電流は前記コンデ
ンサ３の充電に応じて徐々に増加する。従つて出
力コンデンサ５は、前記上側出力トランジスタ４
及びブートストラツプコンデンサ１に流れる電流
により徐々に充電されることになり、シヨツク音
の発生が防止される。

(ハ) 考案が解決しようとする問題点 しかしながら、前記トランジスタ２を使用する
と、電源とブートストラツプコンデンサ１との間
の電圧（トランジスタのベース・エミツタ間電圧
V_BE（≒0.7V）以上）が増大し、電源の利用効率
が劣化するので、第２図の如き回路構成のSEPP
増幅回路は、低電源電圧で使用されるICに適さ
ないものであつた。

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、
SEPP増幅回路を構成する上側出力トランジスタ
もしくは上側駆動トランジスタとベースが共通接
続された第１トランジスタと、下側出力トランジ
スタもしくは下側駆動トランジスタとベースが共
通接続された第２トランジスタと、一端が前記第
１及び第２トランジスタの共通接続点に、他端が
抵抗を介して電源に接続されたコンデンサを備え
る点を特徴とする。

(ホ) 作用 本願の如くすれば、ブートストラツプコンデン
サの充電電流が出力コンデンサに流れないので、
シヨツク音の発生を防止出来、かつ電源と前記ブ
ートストラツプコンデンサとの間の電圧降下を低
く押さえることが出来るので、電源の利用効率を
高めることが出来る。

(ヘ) 実施例 第１図は、本考案の一実施例を示すもので、６
はベースに前段の出力信号が印加される前置駆動
トランジスタ、７は該前置駆動トランジスタ６の
正出力信号を増幅する上側駆動トランジスタ、８
は該上側駆動トランジスタ７の出力信号を増幅す
る上側出力トランジスタ、９は前記前置駆動トラ
ンジスタ６の負出力信号を増幅する下側駆動トラ
ンジスタ、１０は該下側駆動トランジスタ９の出
力信号を増幅する下側出力トランジスタ、１１は
前記上側及び下側出力トランジスタ８及び１０の
出力信号が出力コンデンサ１２を介してプツシ
ユ・プルの関係で印加される負荷となるスピー
カ、１３はバイアス電流源となる電流反転回路、
１４は前記上側出力トランジスタ８とベースが共
通接続された第１トランジスタ、１５は前記下側
出力トランジスタ１０とベースが共通接続された
第２トランジスタ、及び１６は一端が前記第１及
び第２トランジスタ１４及び１５の共通接続点Ａ
に、他端が抵抗１７を介して電源に接続されたブ
ートストラツプコンデンサである。

ベースに印加される入力信号に応じて前置駆動
トランジスタ６のコレクタに正の出力信号が発生
すると、該正の出力信号は、上側駆動トランジス
タ７及び上側出力トランジスタ１４で増幅され、
出力コンデンサ１２を介してスピーカ１１に印加
される。また、前置駆動トランジスタ６のコレク
タに発生する負の出力信号は、下側駆動トランジ
スタ９及び下側出力トランジスタ１０で増幅さ
れ、出力コンデンサ１２を介してスピーカ１１に
印加される。その為、SEPP増幅回路の出力信号
は、プツシユ・プルの関係でスピーカ１１に印加
されることになる。

しかして、第１トランジスタ１４のベースは、
上側出力トランジスタ８のベースと共通接続され
ており、かつIC内で前記第１トランジスタ１４
は前記上側出力トランジスタ８に近接して作成さ
れるので、両トランジスタの特性は略等しくな
る。また、第２トランジスタ１５と下側出力トラ
ンジスタ１０との関係も同様になるので、両トラ
ンジスタの特性も略等しくなる。尚、第１及び第
２トランジスタ１４及び１５は、共通接続点Ａに
負荷が接続されないので、前記第１及び第２トラ
ンジスタ１４及び１５には電流が流れない。その
為、前記第１及び第２トランジスタ１４及び１５
のサイズは、上側及び下側出力トランジスタ８及
び１０のサイズに比べ小（例えば１／h_FE）とす
ることが出来る。

前置駆動トランジスタ６の正出力信号に応じて
上側出力トランジスタ８が導通し、出力点Ｂに所
定の正電圧が発生すると、第１トランジスタ１４
のエミツタ点Ａにも前記所定の正電圧が発生す
る。また、前記前置駆動トランジスタ６の負出力
信号に応じて下側出力トランジスタ１０が導通
し、出力点Ｂに所定の負電圧が発生すると第２ト
ランジスタ１５のコレクタ点Ａにも前記所定の負
電圧が発生する。従つてコンデンサ１６は、点Ａ
の電圧に応じて充電もしくは放電状態になり、ブ
ートストラツプ動作を呈する。

次に電源投入時の動作に付説明する。電源が投
入されると、電源ライン１８に＋Vccの電源電圧
が発生するので、コンデンサ１６は前記電源電圧
＋Vccにより充電される。その時、別途に配置さ
れるシヨツク音防止回路（図示せず）により電源
投入直後に上側出力トランジスタ８がオフ、下側
出力トランジスタ１０がオンする様に制御される
から第２トランジスタ１５もオンし、前記コンデ
ンサ１６の充電電流は前記第２トランジスタ１５
に流れるが、出力点Ｂとは無関係な為シヨツク音
が発生しない。

第１図の実施例の場合、電源ライン１８とブー
トストラツプ点Ｃとの間には抵抗１７のみが挿入
されるので、第２図の場合の如く大きな電圧降下
を生じない。その為、電源電圧の有効利用が計
れ、低電圧の電源の使用が可能となる。このこと
は、特に電源として電池を使用するポータブル型
の機器、例えばポータブルラジオ、ポータブルテ
ープレコーダ等の出力増幅器に本考案を利用した
場合、非常に価値がある。

第３図は、本考案の他の実施例を示すもので、
上側駆動トランジスタ７とベース共通に第１トラ
ンジスタ１９を接続すると共に、下側駆動トラン
ジスタ９とベース共通に第２トランジスタ２０を
接続し、更に第３トランジスタ２１を前記第２ト
ランジスタ２０とダーリントン接続した点を特徴
とするものである。上側駆動トランジスタ７は、
ベースに印加される正の入力信号に応じた出力信
号を発生する。その為、前記上側駆動トランジス
タ７とベースが共通接続された第１トランジスタ
１９のエミツタにも前記正の入力信号に応じた出
力信号が発生する。また、下側駆動トランジスタ
９は、ベースに印加される負の入力信号に応じた
出力信号を発生する。その為、前記下側駆動トラ
ンジスタ９とベースが共通接続された第２トラン
ジスタ２０のエミツタ及び第３トランジスタ２１
のコレクタの共通点にも前記負の入力信号に応じ
た出力信号が発生する。従つて、ブートストラツ
プ用のコンデンサ１６は、第１図の場合と同様出
力点Ｂに得られる出力信号と略同一の信号により
駆動され、点Ｃにブートストラツプ電圧が発生す
る。第１図の場合、下側出力トランジスタ１０の
オンに応じて確実に第２トランジスタ１５をオン
させる為に、前記第２トランジスタ１５のサイズ
をある程度以下に小さく出来なかつた。例えば、
負荷インピーダンスが大である場合等において
は、出力電流が小である為、前記下側出力トラン
ジスタ１０のサイズと前記第２トランジスタ１５
のサイズとの間に差があり過ぎると、前記第２ト
ランジスタ１５のベース電流が小となり、前記第
２トランジスタ１５がオンにならない危険があつ
た。

それに対し、第３図に示す如く、上側及び下側
駆動トランジスタ７及び９に対応する第１、第２
及び第３トランジスタ１９，２０及び２１を設け
れば、前記上側及び下側駆動トランジスタ７及び
９のサイズが上側及び下側出力トランジスタ８及
び１０に比べ十分小であるので、前記第１、第２
及び第３トランジスタ１９，２０及び２１のサイ
ズを極く小としても確実なる動作を行なわせるこ
とが出来る。そして、各トランジスタのサイズを
小とすることは、IC化に際して非常に有利とな
る。

(ト) 考案の効果 以上述べた如く、本考案に依れば、IC化に適
し確実に動作するブートストラツプ回路を提供出
来る。また、本考案に依れば、電源投入時にシヨ
ツク音を発生しないブートストラツプ回路を提供
出来る。更に本考案に依れば、電源利用効率が良
く、減電圧特性に優れたブートストラツプ回路を
提供出来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第
２図は従来のブートストラツプ回路を示す回路
図、及び第３図は本考案の別の実施例を示す回路
図である。 主な図番の説明、７，９……駆動トランジス
タ、８，１０……出力トランジスタ、１４，１９
……第１トランジスタ、１５，２０……第２トラ
ンジスタ、１６……コンデンサ、２１……第３ト
ランジスタ。

Claims (1)

【実用新案登録請求の範囲】
1. SEPP増幅回路の為のブートストラツプ回路で
   あつて、上側出力トランジスタもしくは上側駆動
   トランジスタとベースが共通接続された第１トラ
   ンジスタと、下側出力トランジスタもしくは下側
   駆動トランジスタとベースが共通接続された第２
   トランジスタと、前記第１トランジスタと前記第
   ２トランジスタとの共通接続点に一端が接続さ
   れ、他端が抵抗を介して電源に接続されたコンデ
   ンサとから成り、該コンデンサの他端にブートス
   トラツプ電圧を発生する様にしたブートストラツ
   プ回路。