JPH0513048Y2 - - Google Patents
Info
- Publication number
- JPH0513048Y2 JPH0513048Y2 JP1986035895U JP3589586U JPH0513048Y2 JP H0513048 Y2 JPH0513048 Y2 JP H0513048Y2 JP 1986035895 U JP1986035895 U JP 1986035895U JP 3589586 U JP3589586 U JP 3589586U JP H0513048 Y2 JPH0513048 Y2 JP H0513048Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- amplifier
- switch
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 28
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims description 11
- 102100023843 Selenoprotein P Human genes 0.000 claims description 11
- 229940119265 sepp Drugs 0.000 claims description 11
- 230000035939 shock Effects 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、電源オフ時にシヨツク音が発生する
のを防止する為の増幅器のシヨツク音防止回路に
関するものである。 (ロ) 従来の技術 電源スイツチの接点を大電流による損傷から保
護する為に、大電流が流れる出力トランジスタを
電源に直接接続し、前記出力トランジスタの駆動
回路を含む前段回路をスイツチを介して前記電源
に接続した増幅器が、実公昭58−46564号公報に
記載されている。前記公報に記載された増幅器の
終段部分を第２図に示す。第２図において、上側
出力トランジスタ１のコレクタは電源（＋Vcc）
に直接接続され、駆動トランジスタ２のコレクタ
はダイオード３及び４と抵抗５及び６とスイツチ
７を介して前記電源に接続されている。いま、ス
イツチ７が図示の開放状態にあるとすれば、上側
及び下側出力トランジスタ１及び８のベースバイ
アスがかからない為、前記上側及び下側出力トラ
ンジスタ１及び８がオフとなり、上側トランジス
タ１のコレクタが電源に接続されていても増幅器
を電源オフ状態にすることが出来る。また、スイ
ツチ７を閉成すると、上側及び下側出力トランジ
スタ１及び８のベースバイアスがかかり、駆動ト
ランジスタ２の出力信号が前記上側及び下側トラ
ンジスタ１及び８により増幅され、プツシユプル
の関係で負荷となるスピーカ９に印加される。従
つて、前記スイツチ７をオンすることにより、増
幅器に正常な増幅動作を行なわせることが出来
る。 ところで、第２図の増幅器の場合、スイツチ７
に流れる電流ISは、端子１０から前段増幅回路
（図示せず）へ供給される電流IAと、上側及び下
側トランジスタ１及び８のベースバイアス回路に
流れる電流IBとの和になり、前記電流IBは上側出
力トランジスタ１のコレクタピーク電流IPに応じ
て決まるので、 IS＝IA＋IB＝IA＋IP／hFE ……(1) （ただし、hFEはトランジスタの電流増幅率）
となる。そして、前記スイツチ７に流れる電流IS
は、略数＋mAとなる。 電源スイツチの更なる小型化や小電流容量化を
計る為には、第３図に示す如く、上側駆動トラン
ジスタ１１の動作電流を供給する電流源回路１２
を構成するトランジスタ１３をデカツプリングコ
ンデンサ１４の端子電圧によつて制御し、前記デ
カツプリングコンデンサ１４をスイツチ１５及び
トランジスタ１６から成るスイツチ回路１７を介
して電源（＋Vcc）に接続すればよい。この様な
構成にすれば、スイツチ回路１７を構成するスイ
ツチ１５に流れる電流ISは、前記スイツチ回路１
７を構成するトランジスタ１６のコレクタ電流の
１／hFEとなり、前記スイツチ１５に流れる電流
を数＋μAに押さえることが出来る。 (ハ) 考案が解決しようとする問題点 しかしながら、前記第３図の如き回路構成にす
ると、スイツチ１５を開放して電源オフの状態に
したとき、増幅器から大きなシヨツク音を発生す
るという新たな問題が生じる。すなわち、通常デ
カツプリングコンデンサ１４の端子電圧は、前段
差動増幅回路のバイアス源としても用いられてい
るが、スイツチ１５を遮断して電源オフを行なつ
たとき、前記前段差動増幅回路により出力結合コ
ンデンサ１８の放電が行なわれ、その後前記デカ
ツプリングコンデンサ１４の端子電圧が低下し、
前段差動増幅回路が動作を停止しても、電流源回
路１２が動作中であると、上側出力トランジスタ
１９がオンし、出力結合コンデンサ１８が再充電
される結果シヨツク音が発生する。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、前
段差動増幅回路に電源電圧を供給するスイツチ回
路と、該スイツチ回路により充電されるデカツプ
リングコンデンサと、該コンデンサの端子電圧に
応じて上側駆動トランジスタもしくは上側出力ト
ランジスタのベースに動作電流を供給する電流源
と、前記ベースと前記スイツチ回路の出力端との
間に挿入され、前記ベースの電圧をクランプする
クランプ回路とを備える点を特徴とする。 (ホ) 作用 本考案に依れば、増幅器の電源オフ時にデカツ
プリングコンデンサの端子電圧が低下すると、そ
れに応じて上側駆動トランジスタもしくは上側出
力トランジスタのベース電圧が低下し、出力結合
コンデンサの再充電が生じないので、増幅器から
シヨツク音が発生するのを防止出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
２０は増幅される入力信号が印加される入力端
子、２１は差動接続されたトランジスタ２２及び
２３を含み、前記入力信号を増幅する前段差動増
幅回路、２４は前置駆動トランジスタ２５、上側
駆動トランジスタ２６、下側駆動トランジスタ２
７、上側出力トランジスタ２８及び下側出力トラ
ンジスタ２９を含み、前記差動増幅回路２１の出
力信号を増幅する後段SEPP増幅回路、３０はト
ランジスタ３１及びスイツチ３２を含み、電源ラ
インに挿入されたスイツチ回路、３３は前記スイ
ツチ回路を介して電源（＋Vcc）により充電され
るデカツプリングコンデンサ、３４はトランジス
タ３５，３６，３７，３８及び３９を含み、前記
デカツプリングコンデンサ３３の端子電圧に基づ
き前記SEPP増幅回路２４の各トランジスタに動
作電流を供給する電流源回路、及び４０はダイオ
ード４１及び４２を含み、前記上側駆動トランジ
スタ２６のベース電圧をクランプするクランプ回
路である。 スイツチ３２が図示の開放状態にあるとすれ
ば、スイツチ回路３０のトランジスタ３１がオフ
しており、電源ライン４３には電源電圧が印加さ
れていない。その為、デカツプリングコンデンサ
３３の端子電圧は零になつており、電流源回路３
４が動作せず、作動増幅回路２１及びSEPP増幅
回路２４はその動作を停止している。 いま、スイツチ３２を閉成したとすれば、それ
に応じてトランジスタ３１がオンし、デカツプリ
ングコンデンサ３３の充電が行なわれる。そし
て、前記デカツプリングコンデンサ３３の端子電
圧が所定値になると、前段差動増幅回路２１に対
する動作電流が供給され、前記差動増幅回路２１
が正常動作状態になるとともに、電流源回路３４
が動作して後段SEPP回路２４に動作電流を供給
する為、前記SEPP増幅回路２４が正常動作状態
になる。従つて、入力端子２０に印加された入力
信号は、差動増幅回路２１で増幅された後更に
SEPP増幅回路２４で増幅され、出力結合コンデ
ンサ４４を介してスピーカ４５に印加される。そ
れ故、第１図の回路を用いれば、入力信号に応じ
た音響をスピーカ４５から発生させることが出来
る。 次に電源オフ時の動作を説明する。時刻t1にス
イツチ３２を開放すると、トランジスタ３１が直
ちに遮断状態になり、デカツプリングコンデンサ
３３の放電が開放される。その場合、前記コンデ
ンサ３３の放電時定数は、非常に短かく（約0.1
秒）放電は急激に行なわれる。その為、点Ｘの電
圧は、第４図実線イに示される如く、急激に立ち
下がる。また、出力結合コンデンサ４４は、電源
オフにより差動増幅回路２１の一方のトランジス
タ２２がオン、他方のトランジスタ２３がオフに
なる為、下側出力トランジスタ２９により放電さ
れる。その為、前記出力結合コンデンサ４４の一
端Ｙの電圧は、1/2Vccから前記放電に応じて第
４図一点鎖線ロに示す如く、低下していく。しか
して、点Ｘの電圧VXの低下速度が点Ｙの電圧VY
の低下速度よりも大の為、時刻t2になるとVX＜
VYとなり、上側駆動トランジスタ２６のベース
（点Ｚ）の電圧VZがクランプ回路４０によりVX＋
2VBE（ただし、VBEはダイオードの順方向電圧）
にクランプされる。従つて、時刻t2以降は、上側
駆動トランジスタ２６及び上側出力トランジスタ
２８がオフ状態を保つ。 時間が経過し、デカツプリングコンデンサ３３
の端子電圧が約3VBEに低下すると、差動増幅回
路２１の動作が停止し、それに応じて下側出力ト
ランジスタ２９がオフになつて前記下側出力トラ
ンジスタ２９による出力結合コンデンサ４４の放
電が停止する。そして、前記デカツプリングコン
デンサ３３の端子電圧が約2VBEに低下すると、
電流源回路３４の動作も停止し、増幅器全体の動
作が停止する。クランプ回路４０は、時刻t2に動
作を開始すると以降その状態を保つので、上側出
力トランジスタ２８による出力結合コンデンサ４
４の再充電は確実に防止され、スピーカ４５から
シヨツク音が発生することも無い。 尚、クランプ回路４０は、第１図の如く点Ｙと
点Ｚとの間の電圧が2VBEの場合は、２個又は１
個のダイオードにより構成されるが、前記ダイオ
ードの数は、回路設計に応じて適宜定めることが
出来る。またクランプ回路４０は、ダイオード以
外の素子例えばトランジスタを用いて構成するこ
とも可能である。 (ト) 考案の効果 以上述べた如く、本考案に依れば、電源オフ時
のシヨツク音を確実に防止出来る。また、スイツ
チ回路を構成するスイツチに流れる電流を小にす
ることが出来るので、前記スイツチの小型化や小
電流容量化を計ることが出来る。
のを防止する為の増幅器のシヨツク音防止回路に
関するものである。 (ロ) 従来の技術 電源スイツチの接点を大電流による損傷から保
護する為に、大電流が流れる出力トランジスタを
電源に直接接続し、前記出力トランジスタの駆動
回路を含む前段回路をスイツチを介して前記電源
に接続した増幅器が、実公昭58−46564号公報に
記載されている。前記公報に記載された増幅器の
終段部分を第２図に示す。第２図において、上側
出力トランジスタ１のコレクタは電源（＋Vcc）
に直接接続され、駆動トランジスタ２のコレクタ
はダイオード３及び４と抵抗５及び６とスイツチ
７を介して前記電源に接続されている。いま、ス
イツチ７が図示の開放状態にあるとすれば、上側
及び下側出力トランジスタ１及び８のベースバイ
アスがかからない為、前記上側及び下側出力トラ
ンジスタ１及び８がオフとなり、上側トランジス
タ１のコレクタが電源に接続されていても増幅器
を電源オフ状態にすることが出来る。また、スイ
ツチ７を閉成すると、上側及び下側出力トランジ
スタ１及び８のベースバイアスがかかり、駆動ト
ランジスタ２の出力信号が前記上側及び下側トラ
ンジスタ１及び８により増幅され、プツシユプル
の関係で負荷となるスピーカ９に印加される。従
つて、前記スイツチ７をオンすることにより、増
幅器に正常な増幅動作を行なわせることが出来
る。 ところで、第２図の増幅器の場合、スイツチ７
に流れる電流ISは、端子１０から前段増幅回路
（図示せず）へ供給される電流IAと、上側及び下
側トランジスタ１及び８のベースバイアス回路に
流れる電流IBとの和になり、前記電流IBは上側出
力トランジスタ１のコレクタピーク電流IPに応じ
て決まるので、 IS＝IA＋IB＝IA＋IP／hFE ……(1) （ただし、hFEはトランジスタの電流増幅率）
となる。そして、前記スイツチ７に流れる電流IS
は、略数＋mAとなる。 電源スイツチの更なる小型化や小電流容量化を
計る為には、第３図に示す如く、上側駆動トラン
ジスタ１１の動作電流を供給する電流源回路１２
を構成するトランジスタ１３をデカツプリングコ
ンデンサ１４の端子電圧によつて制御し、前記デ
カツプリングコンデンサ１４をスイツチ１５及び
トランジスタ１６から成るスイツチ回路１７を介
して電源（＋Vcc）に接続すればよい。この様な
構成にすれば、スイツチ回路１７を構成するスイ
ツチ１５に流れる電流ISは、前記スイツチ回路１
７を構成するトランジスタ１６のコレクタ電流の
１／hFEとなり、前記スイツチ１５に流れる電流
を数＋μAに押さえることが出来る。 (ハ) 考案が解決しようとする問題点 しかしながら、前記第３図の如き回路構成にす
ると、スイツチ１５を開放して電源オフの状態に
したとき、増幅器から大きなシヨツク音を発生す
るという新たな問題が生じる。すなわち、通常デ
カツプリングコンデンサ１４の端子電圧は、前段
差動増幅回路のバイアス源としても用いられてい
るが、スイツチ１５を遮断して電源オフを行なつ
たとき、前記前段差動増幅回路により出力結合コ
ンデンサ１８の放電が行なわれ、その後前記デカ
ツプリングコンデンサ１４の端子電圧が低下し、
前段差動増幅回路が動作を停止しても、電流源回
路１２が動作中であると、上側出力トランジスタ
１９がオンし、出力結合コンデンサ１８が再充電
される結果シヨツク音が発生する。 (ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、前
段差動増幅回路に電源電圧を供給するスイツチ回
路と、該スイツチ回路により充電されるデカツプ
リングコンデンサと、該コンデンサの端子電圧に
応じて上側駆動トランジスタもしくは上側出力ト
ランジスタのベースに動作電流を供給する電流源
と、前記ベースと前記スイツチ回路の出力端との
間に挿入され、前記ベースの電圧をクランプする
クランプ回路とを備える点を特徴とする。 (ホ) 作用 本考案に依れば、増幅器の電源オフ時にデカツ
プリングコンデンサの端子電圧が低下すると、そ
れに応じて上側駆動トランジスタもしくは上側出
力トランジスタのベース電圧が低下し、出力結合
コンデンサの再充電が生じないので、増幅器から
シヨツク音が発生するのを防止出来る。 (ヘ) 実施例 第１図は、本考案の一実施例を示す回路図で、
２０は増幅される入力信号が印加される入力端
子、２１は差動接続されたトランジスタ２２及び
２３を含み、前記入力信号を増幅する前段差動増
幅回路、２４は前置駆動トランジスタ２５、上側
駆動トランジスタ２６、下側駆動トランジスタ２
７、上側出力トランジスタ２８及び下側出力トラ
ンジスタ２９を含み、前記差動増幅回路２１の出
力信号を増幅する後段SEPP増幅回路、３０はト
ランジスタ３１及びスイツチ３２を含み、電源ラ
インに挿入されたスイツチ回路、３３は前記スイ
ツチ回路を介して電源（＋Vcc）により充電され
るデカツプリングコンデンサ、３４はトランジス
タ３５，３６，３７，３８及び３９を含み、前記
デカツプリングコンデンサ３３の端子電圧に基づ
き前記SEPP増幅回路２４の各トランジスタに動
作電流を供給する電流源回路、及び４０はダイオ
ード４１及び４２を含み、前記上側駆動トランジ
スタ２６のベース電圧をクランプするクランプ回
路である。 スイツチ３２が図示の開放状態にあるとすれ
ば、スイツチ回路３０のトランジスタ３１がオフ
しており、電源ライン４３には電源電圧が印加さ
れていない。その為、デカツプリングコンデンサ
３３の端子電圧は零になつており、電流源回路３
４が動作せず、作動増幅回路２１及びSEPP増幅
回路２４はその動作を停止している。 いま、スイツチ３２を閉成したとすれば、それ
に応じてトランジスタ３１がオンし、デカツプリ
ングコンデンサ３３の充電が行なわれる。そし
て、前記デカツプリングコンデンサ３３の端子電
圧が所定値になると、前段差動増幅回路２１に対
する動作電流が供給され、前記差動増幅回路２１
が正常動作状態になるとともに、電流源回路３４
が動作して後段SEPP回路２４に動作電流を供給
する為、前記SEPP増幅回路２４が正常動作状態
になる。従つて、入力端子２０に印加された入力
信号は、差動増幅回路２１で増幅された後更に
SEPP増幅回路２４で増幅され、出力結合コンデ
ンサ４４を介してスピーカ４５に印加される。そ
れ故、第１図の回路を用いれば、入力信号に応じ
た音響をスピーカ４５から発生させることが出来
る。 次に電源オフ時の動作を説明する。時刻t1にス
イツチ３２を開放すると、トランジスタ３１が直
ちに遮断状態になり、デカツプリングコンデンサ
３３の放電が開放される。その場合、前記コンデ
ンサ３３の放電時定数は、非常に短かく（約0.1
秒）放電は急激に行なわれる。その為、点Ｘの電
圧は、第４図実線イに示される如く、急激に立ち
下がる。また、出力結合コンデンサ４４は、電源
オフにより差動増幅回路２１の一方のトランジス
タ２２がオン、他方のトランジスタ２３がオフに
なる為、下側出力トランジスタ２９により放電さ
れる。その為、前記出力結合コンデンサ４４の一
端Ｙの電圧は、1/2Vccから前記放電に応じて第
４図一点鎖線ロに示す如く、低下していく。しか
して、点Ｘの電圧VXの低下速度が点Ｙの電圧VY
の低下速度よりも大の為、時刻t2になるとVX＜
VYとなり、上側駆動トランジスタ２６のベース
（点Ｚ）の電圧VZがクランプ回路４０によりVX＋
2VBE（ただし、VBEはダイオードの順方向電圧）
にクランプされる。従つて、時刻t2以降は、上側
駆動トランジスタ２６及び上側出力トランジスタ
２８がオフ状態を保つ。 時間が経過し、デカツプリングコンデンサ３３
の端子電圧が約3VBEに低下すると、差動増幅回
路２１の動作が停止し、それに応じて下側出力ト
ランジスタ２９がオフになつて前記下側出力トラ
ンジスタ２９による出力結合コンデンサ４４の放
電が停止する。そして、前記デカツプリングコン
デンサ３３の端子電圧が約2VBEに低下すると、
電流源回路３４の動作も停止し、増幅器全体の動
作が停止する。クランプ回路４０は、時刻t2に動
作を開始すると以降その状態を保つので、上側出
力トランジスタ２８による出力結合コンデンサ４
４の再充電は確実に防止され、スピーカ４５から
シヨツク音が発生することも無い。 尚、クランプ回路４０は、第１図の如く点Ｙと
点Ｚとの間の電圧が2VBEの場合は、２個又は１
個のダイオードにより構成されるが、前記ダイオ
ードの数は、回路設計に応じて適宜定めることが
出来る。またクランプ回路４０は、ダイオード以
外の素子例えばトランジスタを用いて構成するこ
とも可能である。 (ト) 考案の効果 以上述べた如く、本考案に依れば、電源オフ時
のシヨツク音を確実に防止出来る。また、スイツ
チ回路を構成するスイツチに流れる電流を小にす
ることが出来るので、前記スイツチの小型化や小
電流容量化を計ることが出来る。
第１図は、本考案の一実施例を示す回路図、第
２図は従来の増幅器を示す回路図、第３図は本考
案の対象となる増幅器を示す回路図、及び第４図
は本考案の説明に供する為の特性図である。 ２１……差動増幅回路、２４……SEPP増幅回
路、２６，２７……駆動トランジスタ、２８，２
９……出力トランジスタ、３０……スイツチ回
路、３３……デカツプリングコンデンサ、３４…
…電流源回路、４０……クランプ回路。
２図は従来の増幅器を示す回路図、第３図は本考
案の対象となる増幅器を示す回路図、及び第４図
は本考案の説明に供する為の特性図である。 ２１……差動増幅回路、２４……SEPP増幅回
路、２６，２７……駆動トランジスタ、２８，２
９……出力トランジスタ、３０……スイツチ回
路、３３……デカツプリングコンデンサ、３４…
…電流源回路、４０……クランプ回路。
Claims (1)
- 前段に差動増幅回路を、後段にSEPP増幅回路
を備え、前記SEPP増幅回路の電源電圧を直接供
給するとともに、前記差動増幅回路の電源電圧を
スイツチ回路を介して供給する様にした増幅器に
おいて、前記スイツチ回路の導通に応じて充電さ
れるデカツプリングコンデンサと、該コンデンサ
の端子電圧に応じて前記SEPP増幅回路の動作電
流を供給する電流源と、前記SEPP増幅回路の上
側駆動トランジスタもしくは上側出力トランジス
タのベースと前記スイツチ回路の出力端との間に
挿入され、前記ベースの電圧をクランプするクラ
ンプ回路とを備え、前記スイツチ回路を遮断状態
とする電源オフ時に、前記上側出力トランジスタ
を強制的にオフにし、シヨツク音が発生するのを
防止することを特徴とする増幅器のシヨツク音防
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986035895U JPH0513048Y2 (ja) | 1986-03-12 | 1986-03-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986035895U JPH0513048Y2 (ja) | 1986-03-12 | 1986-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147917U JPS62147917U (ja) | 1987-09-18 |
| JPH0513048Y2 true JPH0513048Y2 (ja) | 1993-04-06 |
Family
ID=30845800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986035895U Expired - Lifetime JPH0513048Y2 (ja) | 1986-03-12 | 1986-03-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513048Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846564U (ja) * | 1981-09-25 | 1983-03-29 | 鈴木 信彦 | ロ−ラ−ブラシ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51155036U (ja) * | 1975-06-03 | 1976-12-10 |
-
1986
- 1986-03-12 JP JP1986035895U patent/JPH0513048Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846564U (ja) * | 1981-09-25 | 1983-03-29 | 鈴木 信彦 | ロ−ラ−ブラシ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62147917U (ja) | 1987-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2976770B2 (ja) | 増幅回路 | |
| KR950003140B1 (ko) | 증폭회로 | |
| JPWO2004010575A1 (ja) | パワーアンプ装置 | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| US4821000A (en) | Audio output amplifier | |
| KR900008757B1 (ko) | Btl 전력증폭회로 | |
| JPS6262084B2 (ja) | ||
| JPH0513048Y2 (ja) | ||
| JPH0637557A (ja) | 出力段と電流制限回路とを含む増幅器 | |
| US4379997A (en) | Power amplifier | |
| JP3178494B2 (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| JPS6145622Y2 (ja) | ||
| JPS606573B2 (ja) | トランジスタ増幅器の出力回路 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| US4287390A (en) | Power amplifier apparatus having over-current protection function | |
| JP3281852B2 (ja) | 増幅回路の保護回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JPH075521Y2 (ja) | テーププレーヤ | |
| KR930008343Y1 (ko) | 증폭기의 잡음제거회로 | |
| JPH0611090B2 (ja) | ショック音防止回路 | |
| JPH0241923Y2 (ja) | ||
| JPS59108408A (ja) | 増幅器 | |
| JPH0513047Y2 (ja) | ||
| JPH0722874A (ja) | 増幅装置 |