JPH0722874A - 増幅装置 - Google Patents

Abstract

(57)【要約】 【目的】 ３端子半導体素子の直流動作点を制御し、３
端子半導体素子の劣化や破損がなく、低消費電力で小型
で安価な多段構成の増幅装置を提供すること。 【構成】 ３端子半導体素子で構成される増幅器１２の
複数個を、縦続接続して構成する多段構成の増幅装置１
０において、前記３端子半導体素子の端子に流れる動作
電流の変化を検出し、前記動作電流の変化に応じて前記
３端子半導体素子の直流動作点を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロ波帯やミリ波
帯に使用される増幅装置に関する。

【０００２】

【従来の技術】マイクロ波など高い周波数の信号を増幅
する増幅装置では、従来、ガリウムひ素電界効果トラン
ジスタ（以後ＦＥＴという）やシリコンバイポーラトラ
ンジスタ等、３つの端子を持つ３端子半導体素子が用ら
れる。

【０００３】ここで、従来の増幅装置について図４を参
照して説明する。４０は増幅装置で、増幅装置４０には
入力端子４１から信号が入力される。また、増幅装置４
０は例えば４個の増幅器４２が縦続接続されて構成され
ている。そして、増幅装置４０で増幅された信号は出力
端子４３から出力される。また、４４は電源端子で、電
源端子４４には電源電圧Ｖｄが供給されている。電源電
圧Ｖｄはバイアス回路４５に供給され、バイアス回路４
５は各増幅器４２に対してバイアス電圧を供給してい
る。

【０００４】ここで、増幅器４２を構成する３端子半導
体素子、例えばガリウムひ素ＦＥＴにバイアス電圧を供
給するバイアス方式の例について図５で説明する。

【０００５】図５は２電源方式の例で、ガリウムひ素Ｆ
ＥＴＱ１は３個の端子、ゲートＧ、ドレインＤ、ソース
Ｓを有している。そして、電源電圧Ｖｄが、端子５１を
通してバイアス回路５２に供給されている。バイアス回
路５２は負極性のバイアス電圧をゲートＧに、また、正
極性のバイアス電圧をドレインＤにそれぞれ供給してい
る。

【０００６】また、図６は１電源方式の例で、ガリウム
ひ素ＦＥＴＱ２は、ゲートＧ、ドレインＤ、ソースＳの
３つの端子を有している。ソースＳには、ソース抵抗Ｒ
ｓと高周波短絡用ソースキャパシタＣｓが接続され、そ
の一端は接地されている。そして、電源電圧Ｖｄが端子
６１からバイアス回路６２に供給され、バイアス回路６
２は正極性のバイアス電圧をドレインＤに供給してい
る。なお、図５および図６において、Ｌ１〜Ｌ４はそれ
ぞれ高周波チョークコイルである。

【０００７】ところで、従来の増幅装置は、複数の増幅
器が縦続接続されている。そして、個々の増幅器は、入
力電力Ｐｉｎに対する出力電力Ｐｏｕｔやゲート電流Ｉ
G 、ドレイン電流ＩD は、図７のような関係になってい
る。図７では、入力電力Ｐｉｎが横軸である。

【０００８】なお、図５や図６に示されたバイアス方式
の場合、バイアス動作点を例えば低雑音動作に設定する
とき、ガリウムひ素ＦＥＴＱ１、Ｑ２のドレイン電流Ｉ
D は飽和ドレイン電流ＩＤssの１０〜２０％という小さ
な値に選ばれる。しかし、図７に示したように入力電力
Ｐｉｎが増大すると、それにつれてガリウムひ素ＦＥＴ
Ｑ１、Ｑ２の非線形効果によって、ドレイン電流ＩD が
増加し飽和ドレイン電流ＩＤssの半分程度の値にまで近
づく。

【０００９】

【発明が解決しようとする課題】ところで、複数の増幅
器を縦続接続して増幅装置が構成される場合、それぞれ
の増幅器に対応してバイアス回路が設けられる。したが
って、増幅装置全体のドレイン電流は、１つの増幅器に
流れるドレイン電流ＩD を縦続接続した増幅器の個数倍
した値になる。

【００１０】なお、増幅器は、入力電力Ｐｉｎが大きく
なると、出力電力Ｐｏｕｔが飽和領域に入る。そして、
入力電力Ｐｉｎがさらに増大すると、図７に示すように
ゲート電流ＩG が流れ、それが増大していく。ゲート電
流ＩG が増大すると、ガリウムひ素ＦＥＴの場合、ゲー
ト部位で電圧破壊を起こしたり、また、ゲート電流ＩG
によりゲートの金属が移動するエレクトロマイグレーシ
ョンという現象を引き起こす。そして、これが原因して
ガリウムひ素ＦＥＴを劣化させたり、あるいは破損させ
たりする。

【００１１】また、出力電力Ｐｏｕｔが飽和領域に入
り、ドレイン電流ＩD が増大することは、入力電力Ｐｉ
ｎが大きい場合に、増幅器の消費電流が増大することに
なる。このことは、複数の増幅器を多段構成した増幅装
置を、例えば入力電力Ｐｉｎが小さい小信号を対象とす
る低雑音増幅器として使用する場合に、入力信号の入力
電力Ｐｉｎが大きいとき、したがって小信号でないとき
に消費電流が増大することになる。

【００１２】このため、ゲート電流ＩG やドレイン電流
ＩD が流れたり増大したりしないように、入力電力Ｐｉ
ｎの入力レベルを抑える方法が取られる。ここで、入力
電力Ｐｉｎの入力レベルを抑える増幅装置の従来例につ
いて、図８を参照して説明する。

【００１３】図８の構成では、入力端４１と初段の増幅
器４２の間に、リミッタ回路８１や方向性結合器８２、
検波ダイオード８３、制御回路８４が接続されている。
なお、リミッタ回路８１はリミッタダイオード８５を用
いて構成される。その他の構成については、図４と同様
であるので、図４と同一部分に同一の符号を付し重複す
る説明は省略する。

【００１４】上記の構成で、過大の入力電力Ｐｉｎが入
射されると、入力電力Ｐｉｎの一部が方向性結合器８２
で抽出され、検波ダイオード８３で検波される。そし
て、その検波信号で制御回路８４を作動させ、リミッタ
ダイオード８５に順方向バイアス電流を流す。リミッタ
ダイオード８５に流れるバイアス電流が増大すると、リ
ミッタ回路８１のインピーダンスが小さくなり、リミッ
タ回路８１の挿入損が増加する。その結果、過大な入力
電力Ｐｉｎが増幅器に加わらないように制御される。

【００１５】この方法では、過大な入力電力Ｐｉｎを増
幅装置４０の入力端で検出している。しかし、多数の増
幅器４２を縦続接続した場合、後段になるほど電力が増
幅される。したがって、前段の増幅器４２が出力電力Ｐ
ｏｕｔの飽和領域に入っていなくても、後段の増幅器４
２が出力電力Ｐｏｕｔの飽和領域に入ることがある。こ
のように後段の増幅器４２が出力電力Ｐｏｕｔの飽和領
域に入った場合、ゲート電流ＩG やドレイン電流ＩD が
増大しても、それを検出する装置がない。このため、ゲ
ート電流ＩG やドレイン電流ＩD を減少させることがで
きない。また、入力電力Ｐｉｎの入力レベルを抑えるた
めに、方向性結合器８２や検波ダイオード８３、制御回
路８４、リミッタ回路８１を用いているため、その分、
増幅装置４０が複雑になり、価格も上昇する。

【００１６】本発明は、上記した欠点を解決するもの
で、３端子半導体素子の直流動作点を制御し、３端子半
導体素子の劣化や破損がなく、低消費電力で小型で安価
な多段構成の増幅装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明は、３端子半導体
素子で構成される増幅器の複数個を、縦続接続して構成
する多段構成の増幅装置において、前記３端子半導体素
子の端子に流れる動作電流の変化を検出し、前記動作電
流の変化に応じて前記３端子半導体素子の直流動作点を
制御している。

【００１８】

【作用】上記の構成によれば、増幅器を構成する３端子
半導体素子に流れる動作電流の変化を検出し、そして、
動作電流の変化に応じて３端子半導体素子の直流動作点
を制御する構成になっている。したがって、出力電力が
飽和領域に入り、動作電流例えばドレイン電流が増大す
ると、このドレイン電流の増大が検出される。そして、
動作電流が増大した３端子半導体素子の直流動作点、例
えばドレイン電圧を制御し、ドレイン電流が増大しない
ようにしている。

【００１９】

【実施例】以下、本発明の一実施例について、図１の回
路構成図を参照して説明する。

【００２０】１１は入力端子で、入力端子１１から増幅
装置１０に信号が加えられる。増幅装置１０は例えば４
個の増幅器１２を縦続接続して構成されている。なお、
各増幅器１２は、例えばガリウムひ素ＦＥＴのように３
つの端子を有する３端子半導体素子で構成される。また
増幅装置１０で増幅された信号は出力端子１３から出力
される。

【００２１】１４は電源端子で、電源端子１４には電源
電圧Ｖｄが加えられている。電源電圧Ｖｄは電源端子１
４からバイアス回路１５に供給され、バイアス回路１５
は各増幅器１２に対しバイアス電圧を供給している。ま
た、各増幅器１２にはバイアス制御回路１６が接続され
ている。バイアス制御回路１６は、各増幅器１２を構成
する３端子半導体素子のいずれかの端子例えばドレイン
に流れるドレイン電流ＩD を検出し、ドレイン電流ＩD
が増加した場合に、ドレイン電流ＩD を減少させるよう
にバイアス電圧を制御している。

【００２２】なお、増幅装置１０を構成する各増幅器１
２は、入力電力Ｐｉｎが増加すると、増幅器１２を構成
するガリウムひ素ＦＥＴのゲート電流ＩG やドレイン電
流ＩD が増加する特性を持っている。また、バイアス回
路１５も個々の増幅器１２にそれぞれ対応して設けられ
ている。したがって、入力電力Ｐｉｎが小さいときには
増幅器１０全体に流れるゲート電流ＩG やドレイン電流
ＩD は、１つの増幅器１２に流れるゲート電流ＩG やド
レイン電流ＩD を、縦続接続された増幅器１２の個数倍
した値になる。

【００２３】ところで、上記の増幅装置１０では、入力
電力Ｐｉｎが増加し、ガリウムひ素ＦＥＴの例えばドレ
イン電流ＩD が増加すると、そのドレイン電流ＩD の増
加がバイアス制御回路１６で検出される。ドレイン電流
ＩD の増加が検出されると、バイアス制御回路１６はそ
の検出結果をバイアス回路１５に送る。これを受けてバ
イアス回路１５では、ドレイン電流ＩD が増加しないよ
うに、ドレイン電流ＩD が増加した増幅器、あるいはこ
れより前段のいくつかの増幅器１２の直流動作点を制御
する。なお、直流動作点の制御は、例えばドレインのバ
イアス電圧を制御することによって行われる。

【００２４】このようにドレインのバイアス電圧を制御
すると、入力電力Ｐｉｎに対する出力電力Ｐｏｕｔやゲ
ート電流ＩG 、ドレイン電流ＩD は図２のような関係に
なる。

【００２５】例えば出力電力Ｐｏｕｔが飽和領域でな
く、また、ゲート電流ＩG やドレイン電流ＩD が変化し
ていない領域では、従来の増幅装置の場合と同様に動作
する。しかし、出力電力Ｐｏｕｔが飽和領域になり、ま
た、ゲート電流ＩG やドレイン電流ＩD が変化するよう
な領域になると、ゲート電流ＩG やドレイン電流ＩDの
変化がバイアス制御回路１６によって検出され、直流動
作点の制御が行われる。

【００２６】ここで、ドレイン電流ＩD の変化を検出す
る構成について、図３の回路図で説明する。なお、図３
では１つの増幅器について説明するが、他の増幅器につ
いても同様の構成であるので説明は省略する。

【００２７】図３の点線で囲んだ部分３０がバイアス制
御回路である。そして、Ｑ２は例えばガリウムひ素ＦＥ
Ｔで、１つの増幅器を構成している。ガリウムひ素ＦＥ
ＴＱ２は、３つの端子、ゲートＧ、ドレインＤ、ソース
Ｓを有している。そして、ゲートＧは入力端ＩＮに、ま
た、ドレインＤは出力端ＯＵＴに接続される。また、ド
レインＤはコイルＬ４、抵抗Ｒｄを通してバイアス回路
３１に接続されている。なお、バイアス回路３１には端
子３２から直流電圧Ｖｄが供給されている。そして、ソ
ースＳには抵抗Ｒｓ、コンデンサＣｓが接続され、ま
た、ゲートはコイルＬ３を通して接地されている。

【００２８】また、コイルＬ４と抵抗Ｒｄの接続点に
は、抵抗Ｒ５の一方の端子が接続される。また、抵抗Ｒ
５の他の端子には抵抗Ｒ６の一方の端子が接続され、抵
抗Ｒ６の他の端子は接地されている。そして、抵抗Ｒ５
とＲ６の接続点は、抵抗Ｒ４を通して増幅器Ａ１の一方
の端子（＋）に接続される。したがって、増幅器Ａ１の
一方の端子（＋）には、抵抗Ｒ５とＲ６の接続点の電位
が基準電圧として加えられる。また、バイアス回路３１
と抵抗Ｒｄの接続点は、抵抗Ｒ１を通して増幅器Ａ１の
他方の端子（−）に接続され、バイアス回路３１と抵抗
Ｒｄの接続点の電圧が加えられる。なお、抵抗Ｒｄの両
端の電圧は、ドレインＤに流れるドレイン電流ＩD の値
が変化すると、その変化に応じて変化する。

【００２９】したがって、ドレイン電流ＩD の変化に応
じた信号が増幅器Ａ１から出力され、バイアス回路３１
に加えられる。そして、バイアス回路３１では例えばド
レイン電圧を制御し、ゲート電流ＩG やドレイン電流Ｉ
D が増大しないように制御する。

【００３０】上記したように入力電力Ｐｉｎが増加し、
ドレイン電流ＩD が増大すると、その増加分に応じて例
えばドレイン電圧が減少する。ドレイン電圧が減少する
とドレイン・ゲート間電圧、および出力電力Ｐｏｕｔが
減少し、ゲート電流ＩG が流れたり、あるいはその増大
を抑えることができる。したがって、ゲート部位の電圧
破壊やエレクトロマイグレーションなどの現象が防止で
き、ガリウムひ素ＦＥＴの劣化や破損などを無くすこと
ができる。

【００３１】また、出力電力Ｐｏｕｔの飽和領域で、ド
レイン電流ＩD の増加を抑えることができるため、低雑
音増幅器として機能をしていない領域での消費電力を少
なくできる。また、方向性結合器や検波ダイオード、制
御回路およびリミッタ回路等を必要としないので、構成
が簡単となり、小形化、低価格化が図れる。

【００３２】なお、上記の実施例では増幅器として、ガ
リウムひ素ＦＥＴを用い、動作電流としてドレイン電流
ＩD を検出する場合について説明したが、ドレイン電流
ＩDとほぼ同じ大きさのソース電流ＩS を検出してもよ
い。そして、直流動作点の制御も、ドレイン電圧でなく
ゲート電圧やソース電圧で制御してもよい。また、端子
の動作電流を検出する増幅器と直流動作点を制御する増
幅器は必ずしも同じである必要はなく、端子の動作電流
を検出した増幅器より前段に位置する増幅器の直流動作
点を制御するようにしても同様の効果を得ることができ
る。

【００３３】また、３端子半導体素子として、ガリウム
ひ素ＦＥＴの代わりに例えばシリコンバイポーラトラン
ジスタを用いてもよい。このとき、ベースを入力端子、
コレクタを出力端子、そしてエミッタを接地して増幅器
を構成する場合、コレクタ電流またはエミッタ電流から
動作電流を検出し、ベース電流やコレクタ電圧などの制
御で直流動作点を制御しても同様の効果を得ることがで
きる。

【００３４】

【発明の効果】本発明によれば、３端子半導体素子を用
いた多段構成の増幅装置において、信頼性を向上させる
とともに消費電力を減少できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路構成図である。

【図２】本発明を説明する図である。

【図３】本発明を説明する回路図である。

【図４】従来例を示す回路構成図である。

【図５】従来例を説明する回路図である。

【図６】従来例を説明する回路図である。

【図７】従来例を説明する図である。

【図８】従来例を示す回路構成図である。

【符号の説明】

１１…入力端子 １２…増幅器 １３…出力端子 １４…電源端子 １５…バイアス回路 １６…バイアス制御回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ３端子半導体素子で構成される増幅器の
   複数個を、縦続接続して構成する多段構成の増幅装置に
   おいて、前記３端子半導体素子の端子に流れる動作電流
   の変化を検出し、前記動作電流の変化に応じて前記３端
   子半導体素子の直流動作点を制御することを特徴とする
   増幅装置。