JPH11340785A - 能動低域通過フィルタ - Google Patents
能動低域通過フィルタInfo
- Publication number
- JPH11340785A JPH11340785A JP10145752A JP14575298A JPH11340785A JP H11340785 A JPH11340785 A JP H11340785A JP 10145752 A JP10145752 A JP 10145752A JP 14575298 A JP14575298 A JP 14575298A JP H11340785 A JPH11340785 A JP H11340785A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- transistor
- amplifying
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 消費電流を少なくし、信号の損失をすくなく
する。 【解決手段】 初段増幅回路１における増幅素子Ｑ１の
入力電極と最後段増幅回路３における増幅素子Ｑ３の出
力電極との間に帰還回路４を接続し、帰還回路４を、電
流の増減に関わらずほぼ一定の電圧降下を呈する電圧降
下手段４ｂと帰還抵抗４ａとの直列回路で構成し、帰還
回路４を介して、最後段増幅回路３における増幅素子Ｑ
３の出力電極から初段増幅回路１における増幅素子Ｑ１
の入力電極にバイアス電圧を供給した。
する。 【解決手段】 初段増幅回路１における増幅素子Ｑ１の
入力電極と最後段増幅回路３における増幅素子Ｑ３の出
力電極との間に帰還回路４を接続し、帰還回路４を、電
流の増減に関わらずほぼ一定の電圧降下を呈する電圧降
下手段４ｂと帰還抵抗４ａとの直列回路で構成し、帰還
回路４を介して、最後段増幅回路３における増幅素子Ｑ
３の出力電極から初段増幅回路１における増幅素子Ｑ１
の入力電極にバイアス電圧を供給した。
Description
【０００１】
【発明の属する技術分野】本発明は、消費電流が少な
く、歪み特性に優れた能動低域通過フィルタに関する。
く、歪み特性に優れた能動低域通過フィルタに関する。
【０００２】
【従来の技術】図３は従来の能動低域通過フィルタを示
す回路図である。従来の能動低域通過フィルタは、図３
に示されるように、初段のエミッタ接地増幅回路３１
と、次段、三段のベース接地増幅回路３２、３３とで構
成され、最後段のベース接地増幅回路である三段目のベ
ース接地増幅回路３３の出力端と初段のエミッタ接地増
幅回路３１の入力端との間に、負帰回路である帰還抵抗
３４が接続されるとともに、エミッタ接地増幅回路３１
とベース接地増幅回路３２との接続点とグランドとの間
にカットオフ周波数設定用の第一のコンデンサ３５が接
続され、また、次段のベース接地増幅回路３２と三段目
のベース接地増幅回路３３との接続点とグランドとの間
にカットオフ周波数設定用の第二のコンデンサ３６が接
続されている。
す回路図である。従来の能動低域通過フィルタは、図３
に示されるように、初段のエミッタ接地増幅回路３１
と、次段、三段のベース接地増幅回路３２、３３とで構
成され、最後段のベース接地増幅回路である三段目のベ
ース接地増幅回路３３の出力端と初段のエミッタ接地増
幅回路３１の入力端との間に、負帰回路である帰還抵抗
３４が接続されるとともに、エミッタ接地増幅回路３１
とベース接地増幅回路３２との接続点とグランドとの間
にカットオフ周波数設定用の第一のコンデンサ３５が接
続され、また、次段のベース接地増幅回路３２と三段目
のベース接地増幅回路３３との接続点とグランドとの間
にカットオフ周波数設定用の第二のコンデンサ３６が接
続されている。
【０００３】各増幅回路３１、３２、３３のトランジス
タＱ１、Ｑ２、Ｑ３には共通のコレクタ電流が流れるよ
うに、トランジスタＱ１のコレクタとトランジスタＱ２
のエミッタとが抵抗３７を介して直流的に接続され、ト
ランジスタＱ２のコレクタとトランジスタＱ３のエミッ
タとが抵抗３８を介して直流的に接続されている。抵抗
３７、３８は、入力インピーダンスの低いベース接地増
幅回路３２、３３で発生する歪みを低減するためのもの
である。そして、ベース接地増幅回路３３の出力端であ
るトランジスタＱ３のコレクタには、負荷抵抗３９を介
して電源電圧が供給され、エミッタ接地増幅回路３１の
トランジスタＱ１のエミッタが抵抗４０によって接地さ
れている。
タＱ１、Ｑ２、Ｑ３には共通のコレクタ電流が流れるよ
うに、トランジスタＱ１のコレクタとトランジスタＱ２
のエミッタとが抵抗３７を介して直流的に接続され、ト
ランジスタＱ２のコレクタとトランジスタＱ３のエミッ
タとが抵抗３８を介して直流的に接続されている。抵抗
３７、３８は、入力インピーダンスの低いベース接地増
幅回路３２、３３で発生する歪みを低減するためのもの
である。そして、ベース接地増幅回路３３の出力端であ
るトランジスタＱ３のコレクタには、負荷抵抗３９を介
して電源電圧が供給され、エミッタ接地増幅回路３１の
トランジスタＱ１のエミッタが抵抗４０によって接地さ
れている。
【０００４】帰還抵抗３４は、帰還量を設定するととも
に、初段のエミッタ接地増幅回路３１のトランジスタＱ
１のベースにバイアス電圧を与えるたものものであり、
そのため、初段のエミッタ接地増幅回路３１の入力端で
あるトランジスタＱ１のベースと最後段のベース接地増
幅回路３３のトランジスタＱ３のコレクタとの間に接続
され、トランジスタＱ１のベースとグランドとの間にバ
イアス抵抗４１が設けられている。これによって、トラ
ンジスタＱ１のベースにバイアス電圧が与えられる。ま
た、トランジスタＱ２、Ｑ３のベースにもバイアス抵抗
４２、４３、４４によってバイアス電圧が与えられる。
に、初段のエミッタ接地増幅回路３１のトランジスタＱ
１のベースにバイアス電圧を与えるたものものであり、
そのため、初段のエミッタ接地増幅回路３１の入力端で
あるトランジスタＱ１のベースと最後段のベース接地増
幅回路３３のトランジスタＱ３のコレクタとの間に接続
され、トランジスタＱ１のベースとグランドとの間にバ
イアス抵抗４１が設けられている。これによって、トラ
ンジスタＱ１のベースにバイアス電圧が与えられる。ま
た、トランジスタＱ２、Ｑ３のベースにもバイアス抵抗
４２、４３、４４によってバイアス電圧が与えられる。
【０００５】以上の構成において、信号入力端子４５か
ら入力された高周波信号は結合コンデンサ４６を経て、
エミッタ接地増幅回路３１で増幅され、第一のコンデン
サ３５によって高域がカットされる。高周波信号は、さ
らに、抵抗３７を経て、ベース接地増幅回路３２増幅さ
れ、第二のコンデンサ３６によって高域がカットされ、
最後段のベース接地増幅回路３３に入力される。そし
て、最後段のベース接地増幅回路３３で増幅された高周
波信号は、インピーダンス整合用のコンデンサ４７、結
合コンデンサ４８を経て信号出力端子４９から出力され
る。
ら入力された高周波信号は結合コンデンサ４６を経て、
エミッタ接地増幅回路３１で増幅され、第一のコンデン
サ３５によって高域がカットされる。高周波信号は、さ
らに、抵抗３７を経て、ベース接地増幅回路３２増幅さ
れ、第二のコンデンサ３６によって高域がカットされ、
最後段のベース接地増幅回路３３に入力される。そし
て、最後段のベース接地増幅回路３３で増幅された高周
波信号は、インピーダンス整合用のコンデンサ４７、結
合コンデンサ４８を経て信号出力端子４９から出力され
る。
【０００６】
【発明が解決しようとする課題】上述した従来の能動低
域通過フィルタでは、最後段のベース接地増幅回路にお
けるトランジスタのコレクタと初段のエミッタ接地増幅
回路におけるトランジスタのベースとの接続した帰還抵
抗によって、初段のエミッタ接地増幅回路におけるトラ
ンジスタのベースにバイアス電圧を供給しているので、
帰還抵抗に流れる電流が無駄になっていた。また、初段
のエミッタ接地増幅回路におけるトランジスタのベース
にバイアス電圧を与えるために、ベースとグラントとの
間に抵抗を設けていたので、この抵抗によって入力信号
が損失していた。
域通過フィルタでは、最後段のベース接地増幅回路にお
けるトランジスタのコレクタと初段のエミッタ接地増幅
回路におけるトランジスタのベースとの接続した帰還抵
抗によって、初段のエミッタ接地増幅回路におけるトラ
ンジスタのベースにバイアス電圧を供給しているので、
帰還抵抗に流れる電流が無駄になっていた。また、初段
のエミッタ接地増幅回路におけるトランジスタのベース
にバイアス電圧を与えるために、ベースとグラントとの
間に抵抗を設けていたので、この抵抗によって入力信号
が損失していた。
【０００７】そこで、本発明の能動低域通過フィルタ
は、消費電流を少なくし、信号の損失をすくなくするこ
とを目的とする。
は、消費電流を少なくし、信号の損失をすくなくするこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の能動低域通過フィルタは、増幅素子をそれ
ぞれ有し、縦続的に接続された複数段の増幅回路と、前
記各増幅回路相互の接続点とグランドとの間に接続され
たカットオフ周波数設定用のコンデンサとを備え、前記
増幅素子は、入力電極と出力電極とを有し、前記増幅回
路のうち初段に設けられた初段増幅回路における前記増
幅素子の入力電極と前記増幅回路のうち最後段に設けら
れた最後段増幅回路における前記増幅素子の出力電極と
の間に帰還回路を接続し、前記帰還回路を、電流の増減
に関わらずほぼ一定の電圧降下を呈する電圧降下手段と
帰還抵抗との直列回路で構成し、前記帰還回路を介し
て、前記最後段増幅回路における増幅素子の出力電極か
ら前記初段増幅回路における増幅素子の入力電極にバイ
アス電圧を供給した。
め、本発明の能動低域通過フィルタは、増幅素子をそれ
ぞれ有し、縦続的に接続された複数段の増幅回路と、前
記各増幅回路相互の接続点とグランドとの間に接続され
たカットオフ周波数設定用のコンデンサとを備え、前記
増幅素子は、入力電極と出力電極とを有し、前記増幅回
路のうち初段に設けられた初段増幅回路における前記増
幅素子の入力電極と前記増幅回路のうち最後段に設けら
れた最後段増幅回路における前記増幅素子の出力電極と
の間に帰還回路を接続し、前記帰還回路を、電流の増減
に関わらずほぼ一定の電圧降下を呈する電圧降下手段と
帰還抵抗との直列回路で構成し、前記帰還回路を介し
て、前記最後段増幅回路における増幅素子の出力電極か
ら前記初段増幅回路における増幅素子の入力電極にバイ
アス電圧を供給した。
【０００９】また、本発明の能動低域通過フィルタは、
前記電圧降下手段としてダイオードを用い、前記ダイオ
ードのアノードを前記最後段増幅回路側に接続し、前記
ダイオードのカソードを前記初段増幅回路側に接続し
た。
前記電圧降下手段としてダイオードを用い、前記ダイオ
ードのアノードを前記最後段増幅回路側に接続し、前記
ダイオードのカソードを前記初段増幅回路側に接続し
た。
【００１０】また、本発明の能動低域通過フィルタは、
前記電圧降下手段としてトランジスタを用い、前記トラ
ンジスタのベースを前記最後段増幅回路の増幅素子の出
力電極に接続し、前記トランジスタのエミッタを前記帰
還抵抗に接続し、前記トランジスタのコレクタに電源電
圧を供給した。
前記電圧降下手段としてトランジスタを用い、前記トラ
ンジスタのベースを前記最後段増幅回路の増幅素子の出
力電極に接続し、前記トランジスタのエミッタを前記帰
還抵抗に接続し、前記トランジスタのコレクタに電源電
圧を供給した。
【００１１】また、本発明の能動低域通過フィルタは、
前記初段増幅回路の増幅素子の入力電極とグランドとの
間に定電流源を設けた。
前記初段増幅回路の増幅素子の入力電極とグランドとの
間に定電流源を設けた。
【００１２】
【発明の実施の形態】図１、図２は本発明の能動低域通
過フィルタを示す回路図である。先ず、本発明の能動低
域通過フィルタは、図１に示されるように、初段のエミ
ッタ接地増幅回路１と、次段、三段目のベース接地増幅
回路２、３とで構成され、最後段のベース接地増幅回路
である三段目のベース接地増幅回路３の出力端と初段の
エミッタ接地増幅回路１の入力端との間に、負帰回路４
が接続されるとともに、エミッタ接地増幅回路１とベー
ス接地増幅回路２との接続点とグランドとの間にカット
オフ周波数設定用の第一のコンデンサ５が接続され、ま
た、次段のベース接地増幅回路２と三段目のベース接地
増幅回路３との接続点とグランドとの間にカットオフ周
波数設定用の第二のコンデンサ６が接続されている。
過フィルタを示す回路図である。先ず、本発明の能動低
域通過フィルタは、図１に示されるように、初段のエミ
ッタ接地増幅回路１と、次段、三段目のベース接地増幅
回路２、３とで構成され、最後段のベース接地増幅回路
である三段目のベース接地増幅回路３の出力端と初段の
エミッタ接地増幅回路１の入力端との間に、負帰回路４
が接続されるとともに、エミッタ接地増幅回路１とベー
ス接地増幅回路２との接続点とグランドとの間にカット
オフ周波数設定用の第一のコンデンサ５が接続され、ま
た、次段のベース接地増幅回路２と三段目のベース接地
増幅回路３との接続点とグランドとの間にカットオフ周
波数設定用の第二のコンデンサ６が接続されている。
【００１３】各増幅回路１、２、３の増幅用トランジス
タＱ１、Ｑ２、Ｑ３には共通のコレクタ電流が流れるよ
うに、トランジスタＱ１の出力電極であるコレクタとト
ランジスタＱ２の入力電極であるエミッタとが抵抗７を
介して直流的に接続され、トランジスタＱ２の出力電極
であるコレクタとトランジスタＱ３の入力電極であるエ
ミッタとが抵抗８を介して直流的に接続されている。抵
抗７、８は、入力インピーダンスの低いベース接地増幅
回路２、３で発生する歪みを低減するためのものであ
る。そして、ベース接地増幅回路３の出力端となるトラ
ンジスタＱ３の出力電極であるコレクタには、負荷抵抗
９を介して電源電圧が供給され、エミッタ接地増幅回路
１のトランジスタＱ１のエミッタがエミッタバイアス抵
抗１０によって接地されている。
タＱ１、Ｑ２、Ｑ３には共通のコレクタ電流が流れるよ
うに、トランジスタＱ１の出力電極であるコレクタとト
ランジスタＱ２の入力電極であるエミッタとが抵抗７を
介して直流的に接続され、トランジスタＱ２の出力電極
であるコレクタとトランジスタＱ３の入力電極であるエ
ミッタとが抵抗８を介して直流的に接続されている。抵
抗７、８は、入力インピーダンスの低いベース接地増幅
回路２、３で発生する歪みを低減するためのものであ
る。そして、ベース接地増幅回路３の出力端となるトラ
ンジスタＱ３の出力電極であるコレクタには、負荷抵抗
９を介して電源電圧が供給され、エミッタ接地増幅回路
１のトランジスタＱ１のエミッタがエミッタバイアス抵
抗１０によって接地されている。
【００１４】帰還回路４は、帰還量を設定するととも
に、初段のエミッタ接地増幅回路１におけるトランジス
タＱ１の入力電極であるベースにバイアス電圧を与える
たものものであり、帰還抵抗４ａとダイオード４ｂとが
直列に接続されて構成されている。そして、帰還抵抗４
ａの一端が初段のエミッタ接地増幅回路１の入力端とな
るトランジスタＱ１のベースに接続され、また、ダイオ
ード４ｂのアノードが最後段のベース接地増幅回路３の
トランジスタＱ３の出力端となるコレクタに接続されて
いる。また、トランジスタＱ１のベースとグランドとの
間に定電流源１１が設けられている。これによって、負
荷抵抗９からダイオード４ｂ、帰還抵抗４ａに電流が流
れて、トランジスタＱ１のベースにバイアス電圧が与え
られる。また、トランジスタＱ２、Ｑ３のベースにもベ
ースバイアスバイアス抵抗１２、１３、１４によってバ
イアス電圧が与えられる。
に、初段のエミッタ接地増幅回路１におけるトランジス
タＱ１の入力電極であるベースにバイアス電圧を与える
たものものであり、帰還抵抗４ａとダイオード４ｂとが
直列に接続されて構成されている。そして、帰還抵抗４
ａの一端が初段のエミッタ接地増幅回路１の入力端とな
るトランジスタＱ１のベースに接続され、また、ダイオ
ード４ｂのアノードが最後段のベース接地増幅回路３の
トランジスタＱ３の出力端となるコレクタに接続されて
いる。また、トランジスタＱ１のベースとグランドとの
間に定電流源１１が設けられている。これによって、負
荷抵抗９からダイオード４ｂ、帰還抵抗４ａに電流が流
れて、トランジスタＱ１のベースにバイアス電圧が与え
られる。また、トランジスタＱ２、Ｑ３のベースにもベ
ースバイアスバイアス抵抗１２、１３、１４によってバ
イアス電圧が与えられる。
【００１５】帰還回路４におけるダイオード４ｂは、流
れる電流の如何に関わらず、ほぼ一定の電圧降下を有
し、抵抗４ａとの接続点であるカソードにおける信号振
幅レベルは、トランジスタＱ３のコレクタにおける信号
振幅レベルとほぼ同じになる。一方、帰還量は、帰還抵
抗４ａの抵抗値によって設定されるので、同じ帰還量で
あれば、ダイオード４ｂによる降下電圧の分だけ帰還抵
抗４ａに流れる電流を少なくすることができる。
れる電流の如何に関わらず、ほぼ一定の電圧降下を有
し、抵抗４ａとの接続点であるカソードにおける信号振
幅レベルは、トランジスタＱ３のコレクタにおける信号
振幅レベルとほぼ同じになる。一方、帰還量は、帰還抵
抗４ａの抵抗値によって設定されるので、同じ帰還量で
あれば、ダイオード４ｂによる降下電圧の分だけ帰還抵
抗４ａに流れる電流を少なくすることができる。
【００１６】また、初段のエミッタ接地増幅回路１のト
ランジスタＱ１のベースに定電流源１１を設けると、定
電流源１１はインピーダンスが極めて高いことから、信
号入力端子１５に入力された高周波信号は定電流回路で
損失することが無い。
ランジスタＱ１のベースに定電流源１１を設けると、定
電流源１１はインピーダンスが極めて高いことから、信
号入力端子１５に入力された高周波信号は定電流回路で
損失することが無い。
【００１７】以上の構成において、信号入力端子１５か
ら入力された高周波信号は結合コンデンサ１６を経て、
エミッタ接地増幅回路１で増幅され、第一のコンデンサ
５によって高域がカットされる。高周波信号は、さら
に、抵抗７を経て、次段のベース接地増幅回路２増幅さ
れ、第二のコンデンサ６によって高域がカットされ、最
後段のベース接地増幅回路３に入力される。そして、最
後段のベース接地増幅回路３で増幅された高周波信号
は、インピーダンス整合用のコンデンサ１７、結合コン
デンサ１８を経て信号出力端子１９から出力される。
ら入力された高周波信号は結合コンデンサ１６を経て、
エミッタ接地増幅回路１で増幅され、第一のコンデンサ
５によって高域がカットされる。高周波信号は、さら
に、抵抗７を経て、次段のベース接地増幅回路２増幅さ
れ、第二のコンデンサ６によって高域がカットされ、最
後段のベース接地増幅回路３に入力される。そして、最
後段のベース接地増幅回路３で増幅された高周波信号
は、インピーダンス整合用のコンデンサ１７、結合コン
デンサ１８を経て信号出力端子１９から出力される。
【００１８】図２に示す能動低域通過フィルタは、図２
に示す能動低域通過フィルタにおけるダイオード４ｂに
替えてトランジスタ４ｃを用いたものである。即ち、ト
ランジスタＱ３のコレクタをトランジスタ４ｃのベース
に接続し、トランジスタ４ｃのエミッタと帰還抵抗４ａ
とを接続し、トランジスタ４ｃのコレクタに直接電源電
圧を供給するようにしている。
に示す能動低域通過フィルタにおけるダイオード４ｂに
替えてトランジスタ４ｃを用いたものである。即ち、ト
ランジスタＱ３のコレクタをトランジスタ４ｃのベース
に接続し、トランジスタ４ｃのエミッタと帰還抵抗４ａ
とを接続し、トランジスタ４ｃのコレクタに直接電源電
圧を供給するようにしている。
【００１９】この結果、トランジスタＱ１のベースにバ
イアス電圧を与えるための電流はトランジスタＱ３のコ
レクタに接続された負荷抵抗９からではなく、電源電圧
が供給されるトランジスタ４ｃのコレクタから供給され
るので、トランジスタＱ３のコレクタ電圧は低下せず、
トランジスタＱ３の非飽和範囲が広がる。従って、トラ
ンジスタＱ３で発生する歪みが少なくなる。一方、トラ
ンジスタ４ｃのベースとエミッタとの間の特性は、図１
に示すダイオード４ｂと等価となり、コレクタ電流（従
って、ほぼエミッタ電流と同じ）の如何に関わらずほぼ
一定の電圧降下となるので、帰還抵抗４ａに流れる電流
を少なくできる。
イアス電圧を与えるための電流はトランジスタＱ３のコ
レクタに接続された負荷抵抗９からではなく、電源電圧
が供給されるトランジスタ４ｃのコレクタから供給され
るので、トランジスタＱ３のコレクタ電圧は低下せず、
トランジスタＱ３の非飽和範囲が広がる。従って、トラ
ンジスタＱ３で発生する歪みが少なくなる。一方、トラ
ンジスタ４ｃのベースとエミッタとの間の特性は、図１
に示すダイオード４ｂと等価となり、コレクタ電流（従
って、ほぼエミッタ電流と同じ）の如何に関わらずほぼ
一定の電圧降下となるので、帰還抵抗４ａに流れる電流
を少なくできる。
【００２０】
【発明の効果】以上のように、本発明の能動低域通過フ
ィルタは、初段増幅回路における増幅素子の入力電極と
最後段増幅回路における増幅素子の出力電極との間に帰
還回路を接続し、帰還回路を、電流の増減に関わらずほ
ぼ一定の電圧降下を呈する電圧降下手段と帰還抵抗との
直列回路で構成し、帰還回路を介して、最後段増幅回路
における増幅素子の出力電極から初段増幅回路における
増幅素子の入力電極にバイアス電圧を供給したので、帰
還抵抗に流れる電流を少なくできる。
ィルタは、初段増幅回路における増幅素子の入力電極と
最後段増幅回路における増幅素子の出力電極との間に帰
還回路を接続し、帰還回路を、電流の増減に関わらずほ
ぼ一定の電圧降下を呈する電圧降下手段と帰還抵抗との
直列回路で構成し、帰還回路を介して、最後段増幅回路
における増幅素子の出力電極から初段増幅回路における
増幅素子の入力電極にバイアス電圧を供給したので、帰
還抵抗に流れる電流を少なくできる。
【００２１】また、本発明の能動低域通過フィルタは、
電圧降下手段としてダイオードを用い、ダイオードのア
ノードを最後段増幅回路側に接続し、ダイオードのカソ
ードを初段増幅回路側に接続したので、ダイオードを用
いるだけで簡単に電流を少なくできる。
電圧降下手段としてダイオードを用い、ダイオードのア
ノードを最後段増幅回路側に接続し、ダイオードのカソ
ードを初段増幅回路側に接続したので、ダイオードを用
いるだけで簡単に電流を少なくできる。
【００２２】また、本発明の能動低域通過フィルタは、
電圧降下手段としてトランジスタを用い、このトランジ
スタのベースを最後段増幅回路の増幅素子の出力電極に
接続し、トランジスタのエミッタを帰還抵抗に接続し、
トランジスタのコレクタに電源電圧を供給したので、バ
イアス電圧を供給するための電流は電源から流すことに
なり、最後段増幅回路の増幅素子に印加される電圧の低
下が少なくなり、増幅素子で発生する歪みが少なくな
る。
電圧降下手段としてトランジスタを用い、このトランジ
スタのベースを最後段増幅回路の増幅素子の出力電極に
接続し、トランジスタのエミッタを帰還抵抗に接続し、
トランジスタのコレクタに電源電圧を供給したので、バ
イアス電圧を供給するための電流は電源から流すことに
なり、最後段増幅回路の増幅素子に印加される電圧の低
下が少なくなり、増幅素子で発生する歪みが少なくな
る。
【００２３】また、本発明の能動低域通過フィルタは、
初段増幅回路の増幅素子の入力電極とグランドとの間に
定電流源を設けたので、入力信号の損失も少なくなる。
初段増幅回路の増幅素子の入力電極とグランドとの間に
定電流源を設けたので、入力信号の損失も少なくなる。
【図１】本発明の能動低域通過フィルタを示す回路図で
ある。
ある。
【図２】本発明の能動低域通過フィルタを示す回路図で
ある。
ある。
【図３】従来の能動低域通過フィルタを示す回路図であ
る。
る。
１ 初段の増幅回路 ２ 次段の増幅回路 ３ 三段目の増幅回路（最後段増幅回路） ４ 帰還回路 ４ａ 帰還抵抗 ４ｂ ダイオード（電圧降下手段） ４ｃ トランジスタ（電圧降下手段） ５ 第一のコンデンサ ６ 第二のコンデンサ ７、８ 抵抗 ９ 負荷抵抗 １０ エミッタバイアス抵抗 １１ 定電流源 １２、１３、１４ ベースバイアス抵抗 １５ 信号入力端子 １６、１８ 結合コンデンサ １７ インピーダンス整合コンデンサ １９ 信号出力端子
Claims (4)
- 【請求項１】 増幅素子をそれぞれ有し、縦続的に接続
された複数段の増幅回路と、前記各増幅回路相互の接続
点とグランドとの間に接続されたカットオフ周波数設定
用のコンデンサとを備え、前記増幅素子は、入力電極と
出力電極とを有し、前記増幅回路のうち初段に設けられ
た初段増幅回路における前記増幅素子の入力電極と前記
増幅回路のうち最後段に設けられた最後段増幅回路にお
ける前記増幅素子の出力電極との間に帰還回路を接続
し、前記帰還回路を、電流の増減に関わらずほぼ一定の
電圧降下を呈する電圧降下手段と帰還抵抗との直列回路
で構成し、前記帰還回路を介して、前記最後段増幅回路
における増幅素子の出力電極から前記初段増幅回路にお
ける増幅素子の入力電極にバイアス電圧を供給したこと
を特徴とする能動低域通過フィルタ。 - 【請求項２】 前記電圧降下手段としてダイオードを用
い、前記ダイオードのアノードを前記最後段増幅回路側
に接続し、前記ダイオードのカソードを前記初段増幅回
路側に接続したことを特徴とする請求項１記載の能動低
域通過フィルタ。 - 【請求項３】 前記電圧降下手段としてトランジスタを
用い、前記トランジスタのベースを前記最後段増幅回路
の増幅素子の出力電極に接続し、前記トランジスタのエ
ミッタを前記帰還抵抗に接続し、前記トランジスタのコ
レクタに電源電圧を供給したことを特徴とする請求項１
記載の能動低域通過フィルタ。 - 【請求項４】 前記初段増幅回路の増幅素子の入力電極
とグランドとの間に定電流源を設けたことを特徴とする
請求項１または２または３記載の能動低域通過フィル
タ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575298A JP3556469B2 (ja) | 1998-05-27 | 1998-05-27 | 能動低域通過フィルタ |
| CNB991076001A CN1134106C (zh) | 1998-05-27 | 1999-05-24 | 能动型低通滤波器 |
| US09/320,260 US6177837B1 (en) | 1998-05-27 | 1999-05-26 | Active low-pass filter |
| KR1019990019001A KR100300838B1 (ko) | 1998-05-27 | 1999-05-26 | 능동저역통과 필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14575298A JP3556469B2 (ja) | 1998-05-27 | 1998-05-27 | 能動低域通過フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340785A true JPH11340785A (ja) | 1999-12-10 |
| JP3556469B2 JP3556469B2 (ja) | 2004-08-18 |
Family
ID=15392346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14575298A Expired - Fee Related JP3556469B2 (ja) | 1998-05-27 | 1998-05-27 | 能動低域通過フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6177837B1 (ja) |
| JP (1) | JP3556469B2 (ja) |
| KR (1) | KR100300838B1 (ja) |
| CN (1) | CN1134106C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958742B2 (en) | 2003-03-14 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Current drive system |
| CN100426670C (zh) * | 2002-08-15 | 2008-10-15 | 联发科技股份有限公司 | 多相滤波器电路 |
| CN103715876A (zh) * | 2013-12-23 | 2014-04-09 | 延锋伟世通电子科技（上海）有限公司 | 低压降有源电源滤波器 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3337669B2 (ja) * | 1999-12-27 | 2002-10-21 | 株式会社半導体理工学研究センター | 半導体集積回路 |
| US20070146078A1 (en) * | 2005-12-28 | 2007-06-28 | Christoph Bromberger | Selective amplifier |
| US20080140057A1 (en) * | 2006-03-09 | 2008-06-12 | Searete Llc, A Limited Liability Corporation Of State Of The Delaware | Injectable controlled release fluid delivery system |
| JP4586760B2 (ja) * | 2006-03-29 | 2010-11-24 | Ｔｄｋ株式会社 | ローパスフィルタ及びローパスフィルタアレイ |
| US7541875B2 (en) * | 2007-05-11 | 2009-06-02 | Intel Corporation | High-linearity low noise amplifier and method |
| EP2424108B1 (en) * | 2010-08-30 | 2013-12-25 | Onkyo Corporation | Amplifying circuit |
| US9530771B2 (en) * | 2013-11-15 | 2016-12-27 | Skyworks Solution, Inc. | Feedback and impedance circuits, devices and methods for broadband radio-frequency amplifiers |
| JP6311528B2 (ja) * | 2014-08-19 | 2018-04-18 | 富士通株式会社 | 増幅器 |
| TWI595745B (zh) * | 2016-03-28 | 2017-08-11 | 立積電子股份有限公司 | 放大器 |
| US10230332B2 (en) * | 2016-08-18 | 2019-03-12 | Skyworks Solutions, Inc. | Apparatus and methods for biasing low noise amplifiers |
| US10171045B2 (en) | 2016-08-18 | 2019-01-01 | Skyworks Solutions, Inc. | Apparatus and methods for low noise amplifiers with mid-node impedance networks |
| CN106431833B (zh) * | 2016-09-07 | 2017-10-13 | 岳阳中科华昂精细化工科技有限公司 | 一种制备2,3,5,6‑四氟‑1,4‑对苯二甲醇的工艺 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3707685A (en) * | 1970-05-21 | 1972-12-26 | Westinghouse Electric Corp | Q-invariant active filters |
| US4363004A (en) * | 1980-10-20 | 1982-12-07 | General Electric Company | Combining and filter circuit for a phase locked loop |
| JP3122322B2 (ja) | 1994-12-16 | 2001-01-09 | アルプス電気株式会社 | 能動低域通過フィルタ |
| US5764100A (en) * | 1997-02-13 | 1998-06-09 | Motorola, Inc. | Filter |
-
1998
- 1998-05-27 JP JP14575298A patent/JP3556469B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-24 CN CNB991076001A patent/CN1134106C/zh not_active Expired - Fee Related
- 1999-05-26 KR KR1019990019001A patent/KR100300838B1/ko not_active IP Right Cessation
- 1999-05-26 US US09/320,260 patent/US6177837B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100426670C (zh) * | 2002-08-15 | 2008-10-15 | 联发科技股份有限公司 | 多相滤波器电路 |
| US6958742B2 (en) | 2003-03-14 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Current drive system |
| CN103715876A (zh) * | 2013-12-23 | 2014-04-09 | 延锋伟世通电子科技（上海）有限公司 | 低压降有源电源滤波器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088558A (ko) | 1999-12-27 |
| CN1134106C (zh) | 2004-01-07 |
| US6177837B1 (en) | 2001-01-23 |
| CN1237037A (zh) | 1999-12-01 |
| JP3556469B2 (ja) | 2004-08-18 |
| KR100300838B1 (ko) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365604B2 (en) | RF amplifier with a bias boosting scheme | |
| US6414553B1 (en) | Power amplifier having a cascode current-mirror self-bias boosting circuit | |
| JP3556469B2 (ja) | 能動低域通過フィルタ | |
| JP3631426B2 (ja) | 高出力増幅器 | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| US20040085130A1 (en) | Simple self-biased cascode amplifier circuit | |
| JP2006325096A (ja) | 高周波電力増幅器 | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形ｃ級増幅器 | |
| JPH05315862A (ja) | 増幅回路 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| JP3061674B2 (ja) | 利得制御回路 | |
| US3904974A (en) | Power amplifier with a bootstrapped driver stage | |
| JP3833530B2 (ja) | 差動増幅器 | |
| US3550024A (en) | Transistor push-pull amplifier | |
| US6265908B1 (en) | Low voltage balun circuit | |
| JPH0983268A (ja) | 高周波増幅器 | |
| JPH06152263A (ja) | 増幅器 | |
| JP3338334B2 (ja) | 増幅回路 | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JP3309878B2 (ja) | アンプ | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH02151109A (ja) | 半導体増幅回路 | |
| JPH0314820Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |