JP3061674B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JP3061674B2 JP3061674B2 JP4010389A JP1038992A JP3061674B2 JP 3061674 B2 JP3061674 B2 JP 3061674B2 JP 4010389 A JP4010389 A JP 4010389A JP 1038992 A JP1038992 A JP 1038992A JP 3061674 B2 JP3061674 B2 JP 3061674B2
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- transistor
- control unit
- collector
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000903 blocking effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 65
- 230000002238 attenuated effect Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 32
- 230000007423 decrease Effects 0.000 description 7
- 102220346658 c.38G>T Human genes 0.000 description 2
- 102220104084 rs376128040 Human genes 0.000 description 2
- 102220065995 rs4021006 Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、自動車電話やテレビ
チューナ等に用いられ、入力信号を所定のレベルに制御
して出力する利得制御回路に関する。
チューナ等に用いられ、入力信号を所定のレベルに制御
して出力する利得制御回路に関する。
【０００２】
【従来の技術】図１７は従来の利得制御回路の構成例を
示す回路図であり、この図において、１は高周波信号電
圧が入力される入力端子、Ｃ1は直流阻止用のコンデン
サ、Ｃ2は高周波接地用のコンデンサ、Ｑ1およびＱ2は
それぞれ特性がそろった前置増幅用のトランジスタ、２
は電圧Ｖ1のバイアス印加用の定電圧源、Ｒ1およびＲ2
はそれぞれバイアス印加用の抵抗、Ｒ3およびＲ4はそれ
ぞれ電流帰還用の抵抗、Ｉ1は定電流源である。また、
３は利得制御電圧が印加される利得制御電圧印加端子、
４および５はそれぞれ電圧ＶCCおよびＶ2のバイアス印
加用の定電圧源、Ｑ3およびＱ4並びにＱ5およびＱ6はそ
れぞれ特性がそろった利得制御用のトランジスタ、Ｒ5
およびＲ6はそれぞれ負荷抵抗、Ｃ3およびＣ4はそれぞ
れ直流阻止用のコンデンサである。そして、トランジス
タＱ3〜Ｑ6並びに負荷抵抗Ｒ5およびＲ6は、第１の利得
制御部６を構成している。さらに、Ｑ7およびＱ8並びに
Ｑ9およびＱ10はそれぞれ特性がそろった利得制御用の
トランジスタ、Ｉ2およびＩ3はそれぞれ定電流源、Ｒ7
およびＲ8はそれぞれ負荷抵抗、Ｃ5は直流阻止用のコン
デンサ、７は利得が制御された高周波信号電圧が出力さ
れる出力端子である。そして、トランジスタＱ7〜Ｑ10
並びに負荷抵抗Ｒ7およびＲ8は、第２の利得制御部８を
構成している。
示す回路図であり、この図において、１は高周波信号電
圧が入力される入力端子、Ｃ1は直流阻止用のコンデン
サ、Ｃ2は高周波接地用のコンデンサ、Ｑ1およびＱ2は
それぞれ特性がそろった前置増幅用のトランジスタ、２
は電圧Ｖ1のバイアス印加用の定電圧源、Ｒ1およびＲ2
はそれぞれバイアス印加用の抵抗、Ｒ3およびＲ4はそれ
ぞれ電流帰還用の抵抗、Ｉ1は定電流源である。また、
３は利得制御電圧が印加される利得制御電圧印加端子、
４および５はそれぞれ電圧ＶCCおよびＶ2のバイアス印
加用の定電圧源、Ｑ3およびＱ4並びにＱ5およびＱ6はそ
れぞれ特性がそろった利得制御用のトランジスタ、Ｒ5
およびＲ6はそれぞれ負荷抵抗、Ｃ3およびＣ4はそれぞ
れ直流阻止用のコンデンサである。そして、トランジス
タＱ3〜Ｑ6並びに負荷抵抗Ｒ5およびＲ6は、第１の利得
制御部６を構成している。さらに、Ｑ7およびＱ8並びに
Ｑ9およびＱ10はそれぞれ特性がそろった利得制御用の
トランジスタ、Ｉ2およびＩ3はそれぞれ定電流源、Ｒ7
およびＲ8はそれぞれ負荷抵抗、Ｃ5は直流阻止用のコン
デンサ、７は利得が制御された高周波信号電圧が出力さ
れる出力端子である。そして、トランジスタＱ7〜Ｑ10
並びに負荷抵抗Ｒ7およびＲ8は、第２の利得制御部８を
構成している。
【０００３】このような構成において、利得制御電圧印
加端子３に印加される利得制御電圧は、たとえば、図示
せぬ回路によってこの利得制御回路の出力信号電圧が検
出され、その検出結果に基づいて印加される。これによ
り、この利得制御回路の出力信号電圧が所定のレベルに
保たれる。まず、この利得制御回路の利得を最大にする
時（以下、このような場合を最大利得時という）には、
利得制御電圧印加端子３には、利得制御電圧として（Ｖ
2＋ΔＶ）（Ｖ）を印加する。これにより、第１の利得
制御部６のトランジスタＱ3およびＱ6並びに第２の利得
制御部８のトランジスタＱ7およびＱ10がオン状態とな
り、各トランジスタＱ3、Ｑ6、Ｑ7およびＱ10にそれぞ
れコレクタ直流電流ＩC3、ＩC6、ＩC7およびＩC10が流
れる。いっぽう、第１の利得制御部６のトランジスタＱ
4およびＱ5並びに第２の利得制御部８のトランジスタＱ
8およびＱ9がオフ状態となり、抵抗Ｒ5〜Ｒ8に高周波信
号電圧が生成される。
加端子３に印加される利得制御電圧は、たとえば、図示
せぬ回路によってこの利得制御回路の出力信号電圧が検
出され、その検出結果に基づいて印加される。これによ
り、この利得制御回路の出力信号電圧が所定のレベルに
保たれる。まず、この利得制御回路の利得を最大にする
時（以下、このような場合を最大利得時という）には、
利得制御電圧印加端子３には、利得制御電圧として（Ｖ
2＋ΔＶ）（Ｖ）を印加する。これにより、第１の利得
制御部６のトランジスタＱ3およびＱ6並びに第２の利得
制御部８のトランジスタＱ7およびＱ10がオン状態とな
り、各トランジスタＱ3、Ｑ6、Ｑ7およびＱ10にそれぞ
れコレクタ直流電流ＩC3、ＩC6、ＩC7およびＩC10が流
れる。いっぽう、第１の利得制御部６のトランジスタＱ
4およびＱ5並びに第２の利得制御部８のトランジスタＱ
8およびＱ9がオフ状態となり、抵抗Ｒ5〜Ｒ8に高周波信
号電圧が生成される。
【０００４】したがって、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経た後、トランジス
タＱ1およびＱ2においてその差動動作によって増幅さ
れ、利得制御電圧印加端子３に印加された利得制御電圧
（Ｖ2＋ΔＶ）（Ｖ）によってその利得が最大に制御さ
れた第１の利得制御部６において増幅される。次に、第
１の利得制御部６の出力信号電圧は、コンデンサＣ3お
よびＣ4を経て、利得制御電圧印加端子３に印加される
利得制御電圧（Ｖ2＋ΔＶ）（Ｖ）によってその利得が
最大に制御された第２の利得制御部８において増幅され
た後、コンデンサＣ5を介して出力端子７から出力され
る。
周波信号電圧は、コンデンサＣ1を経た後、トランジス
タＱ1およびＱ2においてその差動動作によって増幅さ
れ、利得制御電圧印加端子３に印加された利得制御電圧
（Ｖ2＋ΔＶ）（Ｖ）によってその利得が最大に制御さ
れた第１の利得制御部６において増幅される。次に、第
１の利得制御部６の出力信号電圧は、コンデンサＣ3お
よびＣ4を経て、利得制御電圧印加端子３に印加される
利得制御電圧（Ｖ2＋ΔＶ）（Ｖ）によってその利得が
最大に制御された第２の利得制御部８において増幅され
た後、コンデンサＣ5を介して出力端子７から出力され
る。
【０００５】いっぽう、この利得制御回路の利得を減少
させる時（以下、このような場合を利得減少時という）
には、利得制御電圧印加端子３には、利得制御電圧とし
て（Ｖ2−ΔＶ）（Ｖ）を印加する。これにより、第１
の利得制御部６のトランジスタＱ3およびＱ6並びに第２
の利得制御部８のトランジスタＱ7およびＱ10がオフ状
態となり、各トランジスタＱ3、Ｑ6、Ｑ7およびＱ10に
それぞれ流れるコレクタ直流電流ＩC3、ＩC6、ＩC7およ
びＩC10は極僅かとなる。いっぽう、第１の利得制御部
６のトランジスタＱ4およびＱ5並びに第２の利得制御部
８のトランジスタＱ8およびＱ9がオン状態となり、各ト
ランジスタＱ4、Ｑ5、Ｑ8およびＱ9にそれぞれコレクタ
直流電流ＩC4、ＩC5、ＩC8およびＩC9が流れる。
させる時（以下、このような場合を利得減少時という）
には、利得制御電圧印加端子３には、利得制御電圧とし
て（Ｖ2−ΔＶ）（Ｖ）を印加する。これにより、第１
の利得制御部６のトランジスタＱ3およびＱ6並びに第２
の利得制御部８のトランジスタＱ7およびＱ10がオフ状
態となり、各トランジスタＱ3、Ｑ6、Ｑ7およびＱ10に
それぞれ流れるコレクタ直流電流ＩC3、ＩC6、ＩC7およ
びＩC10は極僅かとなる。いっぽう、第１の利得制御部
６のトランジスタＱ4およびＱ5並びに第２の利得制御部
８のトランジスタＱ8およびＱ9がオン状態となり、各ト
ランジスタＱ4、Ｑ5、Ｑ8およびＱ9にそれぞれコレクタ
直流電流ＩC4、ＩC5、ＩC8およびＩC9が流れる。
【０００６】したがって、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経た後、トランジス
タＱ1およびＱ2においてその差動動作によって増幅さ
れ、利得制御電圧印加端子３に印加された利得制御電圧
（Ｖ2−ΔＶ）（Ｖ）によってその利得が減少させられ
た第１の利得制御部６において減衰される。次に、第１
の利得制御部６の僅かな出力信号電圧は、コンデンサＣ
3およびＣ4を経て、利得制御電圧印加端子３に印加され
る利得制御電圧（Ｖ2−ΔＶ）（Ｖ）によってその利得
が減少させられた第２の利得制御部８においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。以上説明したように、出力端子７から出力さ
れた高周波信号電圧に応じて、利得制御電圧印加端子３
に利得制御電圧として電圧（Ｖ2−ΔＶ）（Ｖ）から
（Ｖ2＋ΔＶ）（Ｖ）までを印加することにより、この
利得制御回路の出力信号電圧が所定のレベルに保たれる
のである。
周波信号電圧は、コンデンサＣ1を経た後、トランジス
タＱ1およびＱ2においてその差動動作によって増幅さ
れ、利得制御電圧印加端子３に印加された利得制御電圧
（Ｖ2−ΔＶ）（Ｖ）によってその利得が減少させられ
た第１の利得制御部６において減衰される。次に、第１
の利得制御部６の僅かな出力信号電圧は、コンデンサＣ
3およびＣ4を経て、利得制御電圧印加端子３に印加され
る利得制御電圧（Ｖ2−ΔＶ）（Ｖ）によってその利得
が減少させられた第２の利得制御部８においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。以上説明したように、出力端子７から出力さ
れた高周波信号電圧に応じて、利得制御電圧印加端子３
に利得制御電圧として電圧（Ｖ2−ΔＶ）（Ｖ）から
（Ｖ2＋ΔＶ）（Ｖ）までを印加することにより、この
利得制御回路の出力信号電圧が所定のレベルに保たれる
のである。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の利得制御回路においては、トランジスタＱ3〜Ｑ10
には、常にコレクタ直流電流が並列に流れているため、
消費電力が多いという欠点があった。この発明は、この
ような背景の下になされたもので、消費電力を少なくす
ることができる利得制御回路を提供することを目的とす
る。
来の利得制御回路においては、トランジスタＱ3〜Ｑ10
には、常にコレクタ直流電流が並列に流れているため、
消費電力が多いという欠点があった。この発明は、この
ような背景の下になされたもので、消費電力を少なくす
ることができる利得制御回路を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明による利得制御
回路は、前置増幅部と、前段利得制御回路部（１２）
と、後段利得制御回路部（１５）とを有し、前記前置増
幅部は、エミッタが定電流源（Ｉ 4 ）を介して接地さ
れ、ベースに高周波信号が入力される第１のトランジス
タ（Ｑ 11 ）を含み、前記前段利得制御回路部（１２）
は、エミッタ同士が接続され、接続された共通のエミッ
タが、前記前置増幅部に含まれる第１のトランジスタ
（Ｑ 11 ）のコレクタに接続され、コレクタ間に、高周波
信号電流を阻止し、直流電流を通過させる高周波阻止手
段（Ｌ 1 ）が接続された一対の第２のトランジスタ（Ｑ
12 ）および第３のトランジスタ（Ｑ 13 ）を含み、前記第
３のトランジスタ（Ｑ 13 ）のベースには利得制御電圧が
加えられ、前記第２のトランジスタ（Ｑ 12 ）のベースに
はバイアス電圧が加えられ、前記後段利得制御回路部
（１５）は、エミッタ同士が接続され、接続された共通
のエミッタが、前記前段利得制御回路部（１２）に含ま
れる第３のトランジスタ（Ｑ 13 ）のコレクタに接続され
た一対の第４のトランジスタ（Ｑ 14 ）および第５のトラ
ンジスタ（Ｑ 15 ）を含み、前記第４のトランジスタ（Ｑ
14 ）のコレクタは電源（４）に接続され、前記第５のト
ランジスタ（Ｑ 15 ）のコレクタは出力端と接続されると
共に、負荷抵抗（Ｒ 11 ）を介して前記電源（４）に接続
され、前記第５のトランジスタ（Ｑ 15 ）のベースには利
得制御電圧が加えられ、前記第４のトランジスタ
（Ｑ 14 ）のベースにはバイアス電圧が加えられているこ
とを特徴としている。
回路は、前置増幅部と、前段利得制御回路部（１２）
と、後段利得制御回路部（１５）とを有し、前記前置増
幅部は、エミッタが定電流源（Ｉ 4 ）を介して接地さ
れ、ベースに高周波信号が入力される第１のトランジス
タ（Ｑ 11 ）を含み、前記前段利得制御回路部（１２）
は、エミッタ同士が接続され、接続された共通のエミッ
タが、前記前置増幅部に含まれる第１のトランジスタ
（Ｑ 11 ）のコレクタに接続され、コレクタ間に、高周波
信号電流を阻止し、直流電流を通過させる高周波阻止手
段（Ｌ 1 ）が接続された一対の第２のトランジスタ（Ｑ
12 ）および第３のトランジスタ（Ｑ 13 ）を含み、前記第
３のトランジスタ（Ｑ 13 ）のベースには利得制御電圧が
加えられ、前記第２のトランジスタ（Ｑ 12 ）のベースに
はバイアス電圧が加えられ、前記後段利得制御回路部
（１５）は、エミッタ同士が接続され、接続された共通
のエミッタが、前記前段利得制御回路部（１２）に含ま
れる第３のトランジスタ（Ｑ 13 ）のコレクタに接続され
た一対の第４のトランジスタ（Ｑ 14 ）および第５のトラ
ンジスタ（Ｑ 15 ）を含み、前記第４のトランジスタ（Ｑ
14 ）のコレクタは電源（４）に接続され、前記第５のト
ランジスタ（Ｑ 15 ）のコレクタは出力端と接続されると
共に、負荷抵抗（Ｒ 11 ）を介して前記電源（４）に接続
され、前記第５のトランジスタ（Ｑ 15 ）のベースには利
得制御電圧が加えられ、前記第４のトランジスタ
（Ｑ 14 ）のベースにはバイアス電圧が加えられているこ
とを特徴としている。
【０００９】
【作用】上記構成によれば、たとえば、前置増幅部を初
段とし、前置増幅部の出力端と２段目の前段利得制御回
路部（１２）の入力端とを接続するとともに、２段目の
前段利得制御回路部（１２）の出力端と最終段の後段利
得制御回路部（１５）の入力端とを接続し、初段の前置
増幅部の入力端から高周波信号を入力するとともに、各
段の利得制御回路部に、それぞれ２つづつ含まれるトラ
ンジスタのコレクタ直流電流の分流比を調整すると、各
段の利得制御回路部の利得が制御されるとともに、各回
路には共通のコレクタ直流電流が流れ、最終段の後段利
得制御回路部（１５）の出力端から所望のレベルの高周
波信号が出力される。
段とし、前置増幅部の出力端と２段目の前段利得制御回
路部（１２）の入力端とを接続するとともに、２段目の
前段利得制御回路部（１２）の出力端と最終段の後段利
得制御回路部（１５）の入力端とを接続し、初段の前置
増幅部の入力端から高周波信号を入力するとともに、各
段の利得制御回路部に、それぞれ２つづつ含まれるトラ
ンジスタのコレクタ直流電流の分流比を調整すると、各
段の利得制御回路部の利得が制御されるとともに、各回
路には共通のコレクタ直流電流が流れ、最終段の後段利
得制御回路部（１５）の出力端から所望のレベルの高周
波信号が出力される。
【００１０】
【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図１はこの発明の第１の実施例によ
る利得制御回路の構成を示す回路図であり、この図にお
いて、図１７の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１において、Ｑ11は前置増
幅用のトランジスタ、９は電圧Ｖ3のバイアス印加用の
定電圧源、Ｒ9はバイアス印加用の抵抗、Ｒ10は電流帰
還用の抵抗、Ｉ4は定電流源である。また、１０は第１
の利得制御電圧が印加される利得制御電圧印加端子、１
１は電圧Ｖ4のバイアス印加用の定電圧源、Ｑ12および
Ｑ13はそれぞれ特性がそろった利得制御用のトランジス
タ、Ｌ1は高周波阻止用のチョークコイル、Ｃ6およびＣ
7はそれぞれ高周波接地用のコンデンサである。そし
て、定電圧源１１、トランジスタＱ12およびＱ13、チョ
ークコイルＬ1並びにコンデンサＣ6およびＣ7は、第１
の利得制御部１２を構成している。さらに、１３は第２
の利得制御電圧が印加される利得制御電圧印加端子、１
４は電圧Ｖ5のバイアス印加用の定電圧源、Ｑ14および
Ｑ15はそれぞれ特性がそろった利得制御用のトランジス
タ、Ｃ8およびＣ9はそれぞれ高周波接地用のコンデン
サ、Ｒ11は負荷抵抗である。そして、定電圧源１４、ト
ランジスタＱ14およびＱ15、コンデンサＣ8およびＣ9並
びに負荷抵抗Ｒ11は、第２の利得制御部１５を構成して
いる。
について説明する。図１はこの発明の第１の実施例によ
る利得制御回路の構成を示す回路図であり、この図にお
いて、図１７の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１において、Ｑ11は前置増
幅用のトランジスタ、９は電圧Ｖ3のバイアス印加用の
定電圧源、Ｒ9はバイアス印加用の抵抗、Ｒ10は電流帰
還用の抵抗、Ｉ4は定電流源である。また、１０は第１
の利得制御電圧が印加される利得制御電圧印加端子、１
１は電圧Ｖ4のバイアス印加用の定電圧源、Ｑ12および
Ｑ13はそれぞれ特性がそろった利得制御用のトランジス
タ、Ｌ1は高周波阻止用のチョークコイル、Ｃ6およびＣ
7はそれぞれ高周波接地用のコンデンサである。そし
て、定電圧源１１、トランジスタＱ12およびＱ13、チョ
ークコイルＬ1並びにコンデンサＣ6およびＣ7は、第１
の利得制御部１２を構成している。さらに、１３は第２
の利得制御電圧が印加される利得制御電圧印加端子、１
４は電圧Ｖ5のバイアス印加用の定電圧源、Ｑ14および
Ｑ15はそれぞれ特性がそろった利得制御用のトランジス
タ、Ｃ8およびＣ9はそれぞれ高周波接地用のコンデン
サ、Ｒ11は負荷抵抗である。そして、定電圧源１４、ト
ランジスタＱ14およびＱ15、コンデンサＣ8およびＣ9並
びに負荷抵抗Ｒ11は、第２の利得制御部１５を構成して
いる。
【００１１】このような構成において、まず、最大利得
時には、利得制御電圧印加端子１０に利得制御電圧とし
て（Ｖ4＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子１３に利得制御電圧として（Ｖ5＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部１２
のトランジスタＱ13および第２の利得制御部１５のトラ
ンジスタＱ15がそれぞれオン状態となるとともに、第１
の利得制御部１２のトランジスタＱ12および第２の利得
制御部１５のトランジスタＱ14がそれぞれオフ状態とな
る。
時には、利得制御電圧印加端子１０に利得制御電圧とし
て（Ｖ4＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子１３に利得制御電圧として（Ｖ5＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部１２
のトランジスタＱ13および第２の利得制御部１５のトラ
ンジスタＱ15がそれぞれオン状態となるとともに、第１
の利得制御部１２のトランジスタＱ12および第２の利得
制御部１５のトランジスタＱ14がそれぞれオフ状態とな
る。
【００１２】したがって、第２の利得制御部１５のトラ
ンジスタＱ15にはコレクタ直流電流ＩC15が流れ、トラ
ンジスタＱ14にはコレクタ直流電流ＩC14が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１２に供給され、第１の利
得制御部１２のトランジスタＱ13にはコレクタ直流電流
ＩC13が流れ、トランジスタＱ12にはコレクタ直流電流
ＩC12が極僅か流れる。そして、これらのコレクタ直流
電流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレク
タ直流電流ＩC11として供給される。この場合、トラン
ジスタＱ11に流れるコレクタ直流電流ＩC11は、定電流
源Ｉ4があることにより一定であり、このため、トラン
ジスタＱ12およびＱ13のそれぞれの流れるコレクタ直流
電流の和（ＩC12＋ＩC13）は一定となる。
ンジスタＱ15にはコレクタ直流電流ＩC15が流れ、トラ
ンジスタＱ14にはコレクタ直流電流ＩC14が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１２に供給され、第１の利
得制御部１２のトランジスタＱ13にはコレクタ直流電流
ＩC13が流れ、トランジスタＱ12にはコレクタ直流電流
ＩC12が極僅か流れる。そして、これらのコレクタ直流
電流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレク
タ直流電流ＩC11として供給される。この場合、トラン
ジスタＱ11に流れるコレクタ直流電流ＩC11は、定電流
源Ｉ4があることにより一定であり、このため、トラン
ジスタＱ12およびＱ13のそれぞれの流れるコレクタ直流
電流の和（ＩC12＋ＩC13）は一定となる。
【００１３】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4＋ΔＶ）（Ｖ）によっ
てその利得が最大に制御された第１の利得制御部１２に
おいて増幅される。次に、第１の利得制御部１２の出力
信号電圧は、利得制御電圧印加端子１３に印加される利
得制御電圧（Ｖ5＋ΔＶ）（Ｖ）によってその利得が最
大に制御された第２の利得制御部１５において増幅され
た後、コンデンサＣ5を介して出力端子７から出力され
る。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4＋ΔＶ）（Ｖ）によっ
てその利得が最大に制御された第１の利得制御部１２に
おいて増幅される。次に、第１の利得制御部１２の出力
信号電圧は、利得制御電圧印加端子１３に印加される利
得制御電圧（Ｖ5＋ΔＶ）（Ｖ）によってその利得が最
大に制御された第２の利得制御部１５において増幅され
た後、コンデンサＣ5を介して出力端子７から出力され
る。
【００１４】いっぽう、利得減少時には、利得制御電圧
印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１２のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１２のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１２のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１２のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
【００１５】したがって、第２の利得制御部１５のトラ
ンジスタＱ14にはコレクタ直流電流ＩC14が流れ、トラ
ンジスタＱ15にはコレクタ直流電流ＩC15が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１２に供給され、第１の利
得制御部１２のトランジスタＱ12にはコレクタ直流電流
ＩC12が流れ、トランジスタＱ13にはコレクタ直流電流
ＩC13が極僅か流れる。そして、これらのコレクタ直流
電流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレク
タ直流電流ＩC11として供給される。
ンジスタＱ14にはコレクタ直流電流ＩC14が流れ、トラ
ンジスタＱ15にはコレクタ直流電流ＩC15が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１２に供給され、第１の利
得制御部１２のトランジスタＱ12にはコレクタ直流電流
ＩC12が流れ、トランジスタＱ13にはコレクタ直流電流
ＩC13が極僅か流れる。そして、これらのコレクタ直流
電流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレク
タ直流電流ＩC11として供給される。
【００１６】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によっ
てその利得が減少させられた第１の利得制御部１２にお
いて減衰されるとともに、チョークコイルＬ1によって
その高周波成分が充分に阻止される。次に、第１の利得
制御部１２の僅かな出力信号電圧は、利得制御電圧印加
端子１３に印加される利得制御電圧（Ｖ5−ΔＶ）
（Ｖ）によってその利得が減少させられた第２の利得制
御部１５においてさらに減衰された後、コンデンサＣ5
を介して出力端子７から出力される。以上説明したよう
に、出力端子７から出力される高周波信号電圧に応じ
て、利得制御電圧印加端子１０に利得制御電圧として電
圧（Ｖ4−ΔＶ）（Ｖ）から（Ｖ4＋ΔＶ）（Ｖ）までを
印加するとともに、利得制御電圧印加端子１３に利得制
御電圧として電圧（Ｖ5−ΔＶ）（Ｖ）から（Ｖ5＋Δ
Ｖ）（Ｖ）までを印加することにより、この利得制御回
路の出力信号電圧が所定のレベルに保たれるのである。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によっ
てその利得が減少させられた第１の利得制御部１２にお
いて減衰されるとともに、チョークコイルＬ1によって
その高周波成分が充分に阻止される。次に、第１の利得
制御部１２の僅かな出力信号電圧は、利得制御電圧印加
端子１３に印加される利得制御電圧（Ｖ5−ΔＶ）
（Ｖ）によってその利得が減少させられた第２の利得制
御部１５においてさらに減衰された後、コンデンサＣ5
を介して出力端子７から出力される。以上説明したよう
に、出力端子７から出力される高周波信号電圧に応じ
て、利得制御電圧印加端子１０に利得制御電圧として電
圧（Ｖ4−ΔＶ）（Ｖ）から（Ｖ4＋ΔＶ）（Ｖ）までを
印加するとともに、利得制御電圧印加端子１３に利得制
御電圧として電圧（Ｖ5−ΔＶ）（Ｖ）から（Ｖ5＋Δ
Ｖ）（Ｖ）までを印加することにより、この利得制御回
路の出力信号電圧が所定のレベルに保たれるのである。
【００１７】ここで、トランジスタＱ13およびＱ15に同
じ特性のものを用いた場合のこの利得制御回路の減衰量
Ｇr（ｄＢ）を以下に示す。トランジスタＱ13およびＱ
15が同じ特性であるので、トランジスタＱ13およびＱ15
のそれぞれに流れるコレクタ直流電流ＩC13およびＩC15
は等しく、次式で表される。 ＩC13＝ＩC15＝ＩS×ｅｘｐ（ＶBE／Ｖt）・・・ 但し、 Ｖt＝（ｋ×Ｔ／ｑ）・・・ 式および式において、ＩSはトランジスタのコレク
タ飽和電流、Ｖtは熱電圧、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷である。図２にこのコレクタ直流電
流ＩC13およびＩC15のベース・エミッタ間電圧ＶBEに対
する特性の一例を示す。また、トランジスタＱ13および
Ｑ15のコレクタ直流電流ＩC13およびＩC15に対する減衰
量Ｇrは、次式で表される。 Ｇr＝２０ｌｏｇ（ＩC13G／ＩC13F）＋２０ｌｏｇ（ＩC15G／ＩC15F）・・・ 式において、ＩC13GはトランジスタＱ13の利得制御時
のコレクタ直流電流値、ＩC13FはトランジスタＱ13の最
大利得時のコレクタ直流電流値、ＩC15Gはトランジスタ
Ｑ15の利得制御時のコレクタ直流電流値、ＩC15Fはトラ
ンジスタＱ15の最大利得時のコレクタ直流電流値であ
る。このように、減衰量Ｇrは、トランジスタＱ13およ
びＱ15のコレクタ直流電流ＩC13およびＩC15の関数とし
て表され、また、コレクタ直流電流ＩC13およびＩ
C15は、ベース・エミッタ間電圧ＶBEの関数として表さ
れるので、所望の減衰量Ｇrが得られるように利得制御
電圧印加端子１０および１３に利得制御電圧を印加する
ことにより、利得を制御することができる。ここで、図
３に減衰量Ｇrの利得制御電圧ΔＶに対する特性の一例
を示す。図３の曲線において、減衰量Ｇrが０（ｄＢ）
の部分が最大利得時であることを示しており、この例に
おいては、利得制御電圧印加端子１０に利得制御電圧と
して電圧（Ｖ4−約０．１）（Ｖ）から（Ｖ4＋約０．
１）（Ｖ）までを印加するとともに、利得制御電圧印加
端子１３に利得制御電圧として電圧（Ｖ5−約０．１）
（Ｖ）から（Ｖ5＋約０．１）（Ｖ）までを印加するこ
とにより、減衰量Ｇrが約５０（ｄＢ）から約０（ｄ
Ｂ）まで変化する。
じ特性のものを用いた場合のこの利得制御回路の減衰量
Ｇr（ｄＢ）を以下に示す。トランジスタＱ13およびＱ
15が同じ特性であるので、トランジスタＱ13およびＱ15
のそれぞれに流れるコレクタ直流電流ＩC13およびＩC15
は等しく、次式で表される。 ＩC13＝ＩC15＝ＩS×ｅｘｐ（ＶBE／Ｖt）・・・ 但し、 Ｖt＝（ｋ×Ｔ／ｑ）・・・ 式および式において、ＩSはトランジスタのコレク
タ飽和電流、Ｖtは熱電圧、ｋはボルツマン定数、Ｔは
絶対温度、ｑは電荷である。図２にこのコレクタ直流電
流ＩC13およびＩC15のベース・エミッタ間電圧ＶBEに対
する特性の一例を示す。また、トランジスタＱ13および
Ｑ15のコレクタ直流電流ＩC13およびＩC15に対する減衰
量Ｇrは、次式で表される。 Ｇr＝２０ｌｏｇ（ＩC13G／ＩC13F）＋２０ｌｏｇ（ＩC15G／ＩC15F）・・・ 式において、ＩC13GはトランジスタＱ13の利得制御時
のコレクタ直流電流値、ＩC13FはトランジスタＱ13の最
大利得時のコレクタ直流電流値、ＩC15Gはトランジスタ
Ｑ15の利得制御時のコレクタ直流電流値、ＩC15Fはトラ
ンジスタＱ15の最大利得時のコレクタ直流電流値であ
る。このように、減衰量Ｇrは、トランジスタＱ13およ
びＱ15のコレクタ直流電流ＩC13およびＩC15の関数とし
て表され、また、コレクタ直流電流ＩC13およびＩ
C15は、ベース・エミッタ間電圧ＶBEの関数として表さ
れるので、所望の減衰量Ｇrが得られるように利得制御
電圧印加端子１０および１３に利得制御電圧を印加する
ことにより、利得を制御することができる。ここで、図
３に減衰量Ｇrの利得制御電圧ΔＶに対する特性の一例
を示す。図３の曲線において、減衰量Ｇrが０（ｄＢ）
の部分が最大利得時であることを示しており、この例に
おいては、利得制御電圧印加端子１０に利得制御電圧と
して電圧（Ｖ4−約０．１）（Ｖ）から（Ｖ4＋約０．
１）（Ｖ）までを印加するとともに、利得制御電圧印加
端子１３に利得制御電圧として電圧（Ｖ5−約０．１）
（Ｖ）から（Ｖ5＋約０．１）（Ｖ）までを印加するこ
とにより、減衰量Ｇrが約５０（ｄＢ）から約０（ｄ
Ｂ）まで変化する。
【００１８】また、上述した第１の実施例においては、
第１の利得制御部１２と第２の利得制御部１５に共通の
コレクタ直流電流が流れるように構成するとともに、第
１の利得制御部１２の出力段としてチョークコイルＬ1
を用いたので、２つのトランジスタＱ14およびＱ15のコ
レクタ直流電流（ＩC14＋ＩC15）を合流させてトランジ
スタＱ12およびＱ13に流すことができ、従来の場合に比
べて消費電力を大幅に削減することができる。また、高
周波信号の歪も改善することができる。
第１の利得制御部１２と第２の利得制御部１５に共通の
コレクタ直流電流が流れるように構成するとともに、第
１の利得制御部１２の出力段としてチョークコイルＬ1
を用いたので、２つのトランジスタＱ14およびＱ15のコ
レクタ直流電流（ＩC14＋ＩC15）を合流させてトランジ
スタＱ12およびＱ13に流すことができ、従来の場合に比
べて消費電力を大幅に削減することができる。また、高
周波信号の歪も改善することができる。
【００１９】次に、この発明の第２の実施例について説
明する。図４はこの発明の第２の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図４に示す利得制御回路においては、第１
の利得制御部１２に代えて、チョークコイルＬ1の一端
とトランジスタＱ12のコレクタとの接続点と接地との間
に、高周波接地用のコンデンサＣ10が介挿された第１の
利得制御部１６が新たに設けられている。
明する。図４はこの発明の第２の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図４に示す利得制御回路においては、第１
の利得制御部１２に代えて、チョークコイルＬ1の一端
とトランジスタＱ12のコレクタとの接続点と接地との間
に、高周波接地用のコンデンサＣ10が介挿された第１の
利得制御部１６が新たに設けられている。
【００２０】このような構成において、最大利得時の動
作については、上述した第１の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１６のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１６のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
作については、上述した第１の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１６のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１６のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
【００２１】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ11において
増幅された後、利得制御電圧印加端子１０に印加された
利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によってその利得が
減少させられた第１の利得制御部１６において減衰され
るとともに、チョークコイルＬ1およびコンデンサＣ10
によってその高周波成分が第１の実施例の場合よりさら
に充分に阻止される。次に、第１の利得制御部１６の僅
かな出力信号電圧は、利得制御電圧印加端子１３に印加
される利得制御電圧（Ｖ5−ΔＶ）（Ｖ）によってその
利得が減少させられた第２の利得制御部１５においてさ
らに減衰された後、コンデンサＣ5を介して出力端子７
から出力される。このように、上述した第２の実施例に
よれば、第１の利得制御部１６に第１の実施例のチョー
クコイルＬ1に加えてコンデンサＣ10も設けたので、利
得減少時の減衰量が第１の実施例より大きくなる。
は、コンデンサＣ1を経て、トランジスタＱ11において
増幅された後、利得制御電圧印加端子１０に印加された
利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によってその利得が
減少させられた第１の利得制御部１６において減衰され
るとともに、チョークコイルＬ1およびコンデンサＣ10
によってその高周波成分が第１の実施例の場合よりさら
に充分に阻止される。次に、第１の利得制御部１６の僅
かな出力信号電圧は、利得制御電圧印加端子１３に印加
される利得制御電圧（Ｖ5−ΔＶ）（Ｖ）によってその
利得が減少させられた第２の利得制御部１５においてさ
らに減衰された後、コンデンサＣ5を介して出力端子７
から出力される。このように、上述した第２の実施例に
よれば、第１の利得制御部１６に第１の実施例のチョー
クコイルＬ1に加えてコンデンサＣ10も設けたので、利
得減少時の減衰量が第１の実施例より大きくなる。
【００２２】次に、この発明の第３の実施例について説
明する。図５はこの発明の第３の実施例による利得制御
回路の構成を示す回路図であり、この図において、図４
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図５に示す利得制御回路においては、第１
の利得制御部１６に代えて、チョークコイルＬ1の代わ
りに抵抗Ｒ12が設けられた第１の利得制御部１７が新た
に設けられている。
明する。図５はこの発明の第３の実施例による利得制御
回路の構成を示す回路図であり、この図において、図４
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図５に示す利得制御回路においては、第１
の利得制御部１６に代えて、チョークコイルＬ1の代わ
りに抵抗Ｒ12が設けられた第１の利得制御部１７が新た
に設けられている。
【００２３】このような構成において、最大利得時の動
作については、上述した第１の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１７のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１７のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
作については、上述した第１の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１７のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１７のトランジスタＱ12および第２の利得制御部１５の
トランジスタＱ14がオン状態となる。
【００２４】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ11において
増幅された後、利得制御電圧印加端子１０に印加された
利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によってその利得が
減少させられた第１の利得制御部１７において減衰され
るとともに、抵抗Ｒ12およびコンデンサＣ10によってそ
の高周波成分が第２の実施例の場合と同様、充分に阻止
される。次に、第１の利得制御部１７の僅かな出力信号
電圧は、利得制御電圧印加端子１３に印加される利得制
御電圧（Ｖ5−ΔＶ）（Ｖ）によってその利得が減少さ
せられた第２の利得制御部１５においてさらに減衰され
た後、コンデンサＣ5を介して出力端子７から出力され
る。このように、上述した第３の実施例によれば、第２
の実施例のチョークコイルＬ1に代えて抵抗Ｒ12を設け
たので、第２の実施例の場合と同様、利得減少時の減衰
量が第１の実施例より大きくなる。
は、コンデンサＣ1を経て、トランジスタＱ11において
増幅された後、利得制御電圧印加端子１０に印加された
利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によってその利得が
減少させられた第１の利得制御部１７において減衰され
るとともに、抵抗Ｒ12およびコンデンサＣ10によってそ
の高周波成分が第２の実施例の場合と同様、充分に阻止
される。次に、第１の利得制御部１７の僅かな出力信号
電圧は、利得制御電圧印加端子１３に印加される利得制
御電圧（Ｖ5−ΔＶ）（Ｖ）によってその利得が減少さ
せられた第２の利得制御部１５においてさらに減衰され
た後、コンデンサＣ5を介して出力端子７から出力され
る。このように、上述した第３の実施例によれば、第２
の実施例のチョークコイルＬ1に代えて抵抗Ｒ12を設け
たので、第２の実施例の場合と同様、利得減少時の減衰
量が第１の実施例より大きくなる。
【００２５】次に、この発明の第４の実施例について説
明する。図６はこの発明の第４の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図６に示す利得制御回路においては、第１
の利得制御部１２に代えて、第１の利得制御部１８が新
たに設けられている。第１の利得制御部１８において、
Ｑ16は高周波阻止用のＰＮＰ型トランジスタ、１９は電
圧Ｖ6のバイアス印加用の定電圧源、Ｒ13はバイアス印
加用の抵抗、Ｃ11およびＣ12はそれぞれ高周波接地用の
コンデンサである。
明する。図６はこの発明の第４の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図６に示す利得制御回路においては、第１
の利得制御部１２に代えて、第１の利得制御部１８が新
たに設けられている。第１の利得制御部１８において、
Ｑ16は高周波阻止用のＰＮＰ型トランジスタ、１９は電
圧Ｖ6のバイアス印加用の定電圧源、Ｒ13はバイアス印
加用の抵抗、Ｃ11およびＣ12はそれぞれ高周波接地用の
コンデンサである。
【００２６】このような構成において、まず、最大利得
時には、利得制御電圧印加端子１０に利得制御電圧とし
て（Ｖ4＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子１３に利得制御電圧として（Ｖ5＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部１８
のトランジスタＱ13および第２の利得制御部１５のトラ
ンジスタＱ15がそれぞれオン状態となるとともに、第１
の利得制御部１８のトランジスタＱ12およびＱ16並びに
第２の利得制御部１５のトランジスタＱ14がそれぞれオ
フ状態となる。
時には、利得制御電圧印加端子１０に利得制御電圧とし
て（Ｖ4＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子１３に利得制御電圧として（Ｖ5＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部１８
のトランジスタＱ13および第２の利得制御部１５のトラ
ンジスタＱ15がそれぞれオン状態となるとともに、第１
の利得制御部１８のトランジスタＱ12およびＱ16並びに
第２の利得制御部１５のトランジスタＱ14がそれぞれオ
フ状態となる。
【００２７】したがって、第２の利得制御部１５のトラ
ンジスタＱ15にはコレクタ直流電流ＩC15が流れ、トラ
ンジスタＱ14にはコレクタ直流電流ＩC14が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１８に供給される。次に、
第１の利得制御部１８のトランジスタＱ13にはコレクタ
直流電流ＩＣ１３が流れるが、トランジスタＱ１２には
コレクタ直流電流ＩＣ12が極僅かしか流れず、この極僅
かなコレクタ直流電流ＩＣ12がコレクタ直流電流ＩC16
としてトランジスタＱ16に流れる。そして、これらのコ
レクタ直流電流の和（ＩC12＋ＩC13）がトランジスタＱ
11にコレクタ直流電流ＩC11として供給される。この場
合、トランジスタＱ11に流れるコレクタ直流電流ＩC11
は、定電流源Ｉ4があることにより一定であり、このた
め、トランジスタＱ12およびＱ13のそれぞれの流れるコ
レクタ直流電流の和（ＩC12＋ＩC13）は一定となる。
ンジスタＱ15にはコレクタ直流電流ＩC15が流れ、トラ
ンジスタＱ14にはコレクタ直流電流ＩC14が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１８に供給される。次に、
第１の利得制御部１８のトランジスタＱ13にはコレクタ
直流電流ＩＣ１３が流れるが、トランジスタＱ１２には
コレクタ直流電流ＩＣ12が極僅かしか流れず、この極僅
かなコレクタ直流電流ＩＣ12がコレクタ直流電流ＩC16
としてトランジスタＱ16に流れる。そして、これらのコ
レクタ直流電流の和（ＩC12＋ＩC13）がトランジスタＱ
11にコレクタ直流電流ＩC11として供給される。この場
合、トランジスタＱ11に流れるコレクタ直流電流ＩC11
は、定電流源Ｉ4があることにより一定であり、このた
め、トランジスタＱ12およびＱ13のそれぞれの流れるコ
レクタ直流電流の和（ＩC12＋ＩC13）は一定となる。
【００２８】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4＋ΔＶ）（Ｖ）によっ
てその利得が最大に制御された第１の利得制御部１８に
おいて増幅される。なお、上述したように、トランジス
タＱ12およびＱ16がオフ状態であるため、トランジスタ
Ｑ16のエミッタの高周波信号に対する入力インピーダン
スが後段である第２の利得制御部１５と比較して高いの
で、第１の利得制御部１８の最大利得は、上述した第１
の実施例に比べて劣化しない。次に、第１の利得制御部
１８の出力信号電圧は、利得制御電圧印加端子１３に印
加される利得制御電圧（Ｖ5＋ΔＶ）（Ｖ）によってそ
の利得が最大に制御された第２の利得制御部１５におい
て増幅された後、コンデンサＣ5を介して出力端子７か
ら出力される。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4＋ΔＶ）（Ｖ）によっ
てその利得が最大に制御された第１の利得制御部１８に
おいて増幅される。なお、上述したように、トランジス
タＱ12およびＱ16がオフ状態であるため、トランジスタ
Ｑ16のエミッタの高周波信号に対する入力インピーダン
スが後段である第２の利得制御部１５と比較して高いの
で、第１の利得制御部１８の最大利得は、上述した第１
の実施例に比べて劣化しない。次に、第１の利得制御部
１８の出力信号電圧は、利得制御電圧印加端子１３に印
加される利得制御電圧（Ｖ5＋ΔＶ）（Ｖ）によってそ
の利得が最大に制御された第２の利得制御部１５におい
て増幅された後、コンデンサＣ5を介して出力端子７か
ら出力される。
【００２９】いっぽう、利得減少時には、利得制御電圧
印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１８のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１８のトランジスタＱ12およびＱ16並びに第２の利得制
御部１５のトランジスタＱ14がオン状態となる。
印加端子１０に利得制御電圧として（Ｖ4−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子１３
に利得制御電圧として（Ｖ5−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部１８のトランジスタ
Ｑ13および第２の利得制御部１５のトランジスタＱ15が
それぞれオフ状態となる。いっぽう、第１の利得制御部
１８のトランジスタＱ12およびＱ16並びに第２の利得制
御部１５のトランジスタＱ14がオン状態となる。
【００３０】したがって、第２の利得制御部１５のトラ
ンジスタＱ14にはコレクタ直流電流ＩC14が流れ、トラ
ンジスタＱ15にはコレクタ直流電流ＩC15が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１８に供給される。次に、
第１の利得制御部１８のトランジスタＱ16にはコレクタ
直流電流ＩC16が流れ、このコレクタ直流電流ＩＣ16が
コレクタ直流電流ＩC12としてトランジスタＱ12に流れ
る。また、トランジスタＱ13にはコレクタ直流電流Ｉ
C13が極僅か流れる。そして、これらのコレクタ直流電
流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレクタ
直流電流ＩC11として供給される。
ンジスタＱ14にはコレクタ直流電流ＩC14が流れ、トラ
ンジスタＱ15にはコレクタ直流電流ＩC15が極僅か流れ
る。そして、これらのコレクタ直流電流の和（ＩC14＋
ＩC15）が第１の利得制御部１８に供給される。次に、
第１の利得制御部１８のトランジスタＱ16にはコレクタ
直流電流ＩC16が流れ、このコレクタ直流電流ＩＣ16が
コレクタ直流電流ＩC12としてトランジスタＱ12に流れ
る。また、トランジスタＱ13にはコレクタ直流電流Ｉ
C13が極僅か流れる。そして、これらのコレクタ直流電
流の和（ＩC12＋ＩC13）がトランジスタＱ11にコレクタ
直流電流ＩC11として供給される。
【００３１】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によっ
てその利得が減少させられた第１の利得制御部１８にお
いて減衰される。この場合、そのコレクタが信号入力側
に接続されたトランジスタＱ16の逆方向伝達特性並びに
高周波接地用のコンデンサＣ11およびＣ12により、高周
波信号電圧が充分に阻止される。次に、第１の利得制御
部１８の僅かな出力信号電圧は、利得制御電圧印加端子
１３に印加される利得制御電圧（Ｖ5−ΔＶ）（Ｖ）に
よってその利得が減少させられた第２の利得制御部１５
においてさらに減衰された後、コンデンサＣ5を介して
出力端子７から出力される。このように、上述した第４
の実施例によれば、第１の実施例のチョークコイルＬ1
に代えて、トランジスタＱ16、高周波接地用のコンデン
サＣ11およびＣ12、抵抗Ｒ13並びに定電圧源１９を設け
たので、最大利得時の最大利得が第１の実施例より大き
くなる。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ11において増幅された後、利得制御電圧印加端子１０
に印加された利得制御電圧（Ｖ4−ΔＶ）（Ｖ）によっ
てその利得が減少させられた第１の利得制御部１８にお
いて減衰される。この場合、そのコレクタが信号入力側
に接続されたトランジスタＱ16の逆方向伝達特性並びに
高周波接地用のコンデンサＣ11およびＣ12により、高周
波信号電圧が充分に阻止される。次に、第１の利得制御
部１８の僅かな出力信号電圧は、利得制御電圧印加端子
１３に印加される利得制御電圧（Ｖ5−ΔＶ）（Ｖ）に
よってその利得が減少させられた第２の利得制御部１５
においてさらに減衰された後、コンデンサＣ5を介して
出力端子７から出力される。このように、上述した第４
の実施例によれば、第１の実施例のチョークコイルＬ1
に代えて、トランジスタＱ16、高周波接地用のコンデン
サＣ11およびＣ12、抵抗Ｒ13並びに定電圧源１９を設け
たので、最大利得時の最大利得が第１の実施例より大き
くなる。
【００３２】次に、この発明の第５の実施例について説
明する。図７はこの発明の第５の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図７において、Ｑ17およびＱ18はそれぞれ
特性がそろった前置増幅用のトランジスタ、１９は電圧
Ｖ7のバイアス印加用の定電圧源、Ｒ14およびＲ15はそ
れぞれバイアス印加用の抵抗、Ｒ16およびＲ17はそれぞ
れ電流帰還用の抵抗、Ｉ5は定電流源、Ｃ13は高周波信
号接地用のコンデンサである。また、２０は第１の利得
制御電圧が印加される利得制御電圧印加端子、２１は電
圧Ｖ8のバイアス印加用の定電圧源、Ｑ19およびＱ20並
びにＱ21およびＱ22はそれぞれ特性がそろった利得制御
用のトランジスタ、Ｌ2およびＬ3はそれぞれ高周波阻止
用のチョークコイルである。そして、定電圧源２１、ト
ランジスタＱ19〜Ｑ22並びにチョークコイルＬ2および
Ｌ3は、第１の利得制御部２２を構成している。さら
に、２３は第２の利得制御電圧が印加される利得制御電
圧印加端子、２４は電圧Ｖ9のバイアス印加用の定電圧
源、Ｑ23およびＱ24並びにＱ25およびＱ26はそれぞれ特
性がそろった利得制御用のトランジスタ、Ｒ18およびＲ
19はそれぞれ負荷抵抗である。そして、定電圧源２４、
トランジスタＱ23〜Ｑ26並びに負荷抵抗Ｒ18およびＲ19
は、第２の利得制御部２５を構成している。
明する。図７はこの発明の第５の実施例による利得制御
回路の構成を示す回路図であり、この図において、図１
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図７において、Ｑ17およびＱ18はそれぞれ
特性がそろった前置増幅用のトランジスタ、１９は電圧
Ｖ7のバイアス印加用の定電圧源、Ｒ14およびＲ15はそ
れぞれバイアス印加用の抵抗、Ｒ16およびＲ17はそれぞ
れ電流帰還用の抵抗、Ｉ5は定電流源、Ｃ13は高周波信
号接地用のコンデンサである。また、２０は第１の利得
制御電圧が印加される利得制御電圧印加端子、２１は電
圧Ｖ8のバイアス印加用の定電圧源、Ｑ19およびＱ20並
びにＱ21およびＱ22はそれぞれ特性がそろった利得制御
用のトランジスタ、Ｌ2およびＬ3はそれぞれ高周波阻止
用のチョークコイルである。そして、定電圧源２１、ト
ランジスタＱ19〜Ｑ22並びにチョークコイルＬ2および
Ｌ3は、第１の利得制御部２２を構成している。さら
に、２３は第２の利得制御電圧が印加される利得制御電
圧印加端子、２４は電圧Ｖ9のバイアス印加用の定電圧
源、Ｑ23およびＱ24並びにＱ25およびＱ26はそれぞれ特
性がそろった利得制御用のトランジスタ、Ｒ18およびＲ
19はそれぞれ負荷抵抗である。そして、定電圧源２４、
トランジスタＱ23〜Ｑ26並びに負荷抵抗Ｒ18およびＲ19
は、第２の利得制御部２５を構成している。
【００３３】このような構成において、まず、最大利得
時には、利得制御電圧印加端子２０に利得制御電圧とし
て（Ｖ8＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子２３に利得制御電圧として（Ｖ9＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部２２
のトランジスタＱ19およびＱ22並びに第２の利得制御部
２５のトランジスタＱ23およびＱ26がそれぞれオン状態
となるとともに、第１の利得制御部２２のトランジスタ
Ｑ20およびＱ21並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオフ状態となる。
時には、利得制御電圧印加端子２０に利得制御電圧とし
て（Ｖ8＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子２３に利得制御電圧として（Ｖ9＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部２２
のトランジスタＱ19およびＱ22並びに第２の利得制御部
２５のトランジスタＱ23およびＱ26がそれぞれオン状態
となるとともに、第１の利得制御部２２のトランジスタ
Ｑ20およびＱ21並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオフ状態となる。
【００３４】したがって、第２の利得制御部２５のトラ
ンジスタＱ23およびＱ26にはそれぞれコレクタ直流電流
ＩC23およびＩC26が流れ、トランジスタＱ24およびＱ25
にはそれぞれコレクタ直流電流ＩC24およびＩC25が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部２２に供給され、第１の利得制御部２２のトランジス
タＱ19およびＱ22にはそれぞれコレクタ直流電流ＩC19
およびＩC22が流れ、トランジスタＱ20およびＱ21には
それぞれコレクタ直流電流ＩC20およびＩC21が極僅か流
れる。そして、これらのコレクタ直流電流の和（ＩC19
＋ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17
およびＱ18にそれぞれコレクタ直流電流ＩC17およびＩ
C18として供給される。この場合、トランジスタＱ17お
よびＱ18にそれぞれに流れるコレクタ直流電流の和（Ｉ
C17＋ＩC18）は、定電流源Ｉ5があることにより一定で
ある。
ンジスタＱ23およびＱ26にはそれぞれコレクタ直流電流
ＩC23およびＩC26が流れ、トランジスタＱ24およびＱ25
にはそれぞれコレクタ直流電流ＩC24およびＩC25が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部２２に供給され、第１の利得制御部２２のトランジス
タＱ19およびＱ22にはそれぞれコレクタ直流電流ＩC19
およびＩC22が流れ、トランジスタＱ20およびＱ21には
それぞれコレクタ直流電流ＩC20およびＩC21が極僅か流
れる。そして、これらのコレクタ直流電流の和（ＩC19
＋ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17
およびＱ18にそれぞれコレクタ直流電流ＩC17およびＩ
C18として供給される。この場合、トランジスタＱ17お
よびＱ18にそれぞれに流れるコレクタ直流電流の和（Ｉ
C17＋ＩC18）は、定電流源Ｉ5があることにより一定で
ある。
【００３５】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8＋
ΔＶ）（Ｖ）によってその利得が最大に制御された第１
の利得制御部２２において増幅される。この場合、トラ
ンジスタＱ19のベースとトランジスタＱ22のベースとが
接続され、トランジスタＱ20のベースとトランジスタＱ
21のベースとが接続されているため、トランジスタＱ19
とＱ22とには互いに逆相のコレクタ高周波信号電流が流
れるとともに、これらのベースの接続点に流れ込むベー
ス電流が一定となり、同様に、トランジスタＱ20とＱ21
とには互いに逆相の極僅かなコレクタ高周波信号電流が
流れるとともに、これらのベースの接続点に流れ込むベ
ース電流が一定となる。したがって、各トランジスタＱ
19〜Ｑ22の各ベース電圧は、ベースバイアス供給部のイ
ンピーダンスに無関係に一定となるため、各ベース接続
点が高周波的に中点となる、すなわち、高周波的に接地
されたと同様な状態となり、この第１の利得制御部２２
は、高周波においてベース接地回路として動作する。次
に、第１の利得制御部２２の出力信号電圧は、利得制御
電圧印加端子２３に印加される利得制御電圧（Ｖ9＋Δ
Ｖ）（Ｖ）によってその利得が最大に制御された第２の
利得制御部２５において増幅された後、コンデンサＣ5
を介して出力端子７から出力される。この第２の利得制
御部２５も第１の利得制御部２２と同様、高周波におい
てベース接地回路として動作する。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8＋
ΔＶ）（Ｖ）によってその利得が最大に制御された第１
の利得制御部２２において増幅される。この場合、トラ
ンジスタＱ19のベースとトランジスタＱ22のベースとが
接続され、トランジスタＱ20のベースとトランジスタＱ
21のベースとが接続されているため、トランジスタＱ19
とＱ22とには互いに逆相のコレクタ高周波信号電流が流
れるとともに、これらのベースの接続点に流れ込むベー
ス電流が一定となり、同様に、トランジスタＱ20とＱ21
とには互いに逆相の極僅かなコレクタ高周波信号電流が
流れるとともに、これらのベースの接続点に流れ込むベ
ース電流が一定となる。したがって、各トランジスタＱ
19〜Ｑ22の各ベース電圧は、ベースバイアス供給部のイ
ンピーダンスに無関係に一定となるため、各ベース接続
点が高周波的に中点となる、すなわち、高周波的に接地
されたと同様な状態となり、この第１の利得制御部２２
は、高周波においてベース接地回路として動作する。次
に、第１の利得制御部２２の出力信号電圧は、利得制御
電圧印加端子２３に印加される利得制御電圧（Ｖ9＋Δ
Ｖ）（Ｖ）によってその利得が最大に制御された第２の
利得制御部２５において増幅された後、コンデンサＣ5
を介して出力端子７から出力される。この第２の利得制
御部２５も第１の利得制御部２２と同様、高周波におい
てベース接地回路として動作する。
【００３６】いっぽう、利得減少時には、利得制御電圧
印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２２のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２２のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２２のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２２のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
【００３７】したがって、第２の利得制御部２５のトラ
ンジスタＱ24およびＱ25にはそれぞれコレクタ直流電流
ＩC24およびＩC25が流れ、トランジスタＱ23およびＱ26
にはそれぞれコレクタ直流電流ＩC23およびＩC26が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部２２に供給され、第１の利得制御部２２のトランジス
タＱ19およびＱ22にはそれぞれコレクタ直流電流ＩC19
およびＩC22が極僅か流れ、トランジスタＱ20およびＱ
21にはそれぞれコレクタ直流電流ＩC20およびＩC21が流
れる。そして、これらのコレクタ直流電流の和（ＩC19
＋ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17
およびＱ18にそれぞれコレクタ直流電流ＩC17およびＩ
C18として供給される。この場合、トランジスタＱ17お
よびＱ18にそれぞれに流れるコレクタ直流電流の和（Ｉ
C17＋ＩC18）は、定電流源Ｉ5があることにより一定で
ある。
ンジスタＱ24およびＱ25にはそれぞれコレクタ直流電流
ＩC24およびＩC25が流れ、トランジスタＱ23およびＱ26
にはそれぞれコレクタ直流電流ＩC23およびＩC26が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部２２に供給され、第１の利得制御部２２のトランジス
タＱ19およびＱ22にはそれぞれコレクタ直流電流ＩC19
およびＩC22が極僅か流れ、トランジスタＱ20およびＱ
21にはそれぞれコレクタ直流電流ＩC20およびＩC21が流
れる。そして、これらのコレクタ直流電流の和（ＩC19
＋ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17
およびＱ18にそれぞれコレクタ直流電流ＩC17およびＩ
C18として供給される。この場合、トランジスタＱ17お
よびＱ18にそれぞれに流れるコレクタ直流電流の和（Ｉ
C17＋ＩC18）は、定電流源Ｉ5があることにより一定で
ある。
【００３８】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8−
ΔＶ）（Ｖ）によってその利得が減少させられた第１の
利得制御部２２において減衰されるとともに、チョーク
コイルＬ2およびＬ3によってその高周波成分が充分に阻
止される。すなわち、第１の利得制御部２２は高周波に
おいてベース接地回路として動作し、トランジスタＱ19
とＱ22とには互いに逆相の極僅かなコレクタ高周波信号
電流しか流れないため、この第１の利得制御部２２の利
得が減少し、いっぽう、トランジスタＱ20とＱ21とには
互いに逆相のコレクタ高周波信号電流が流れるが、チョ
ークコイルＬ2およびＬ3によってコレクタ電流の高周波
成分が充分に減衰される。次に、第１の利得制御部２２
の僅かな出力信号電圧は、利得制御電圧印加端子２３に
印加される利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によって
その利得が減少させられた第２の利得制御部２５におい
てさらに減衰された後、コンデンサＣ5を介して出力端
子７から出力される。この第２の利得制御部２５も第１
の利得制御部２２と同様、高周波においてベース接地回
路として動作する。以上説明したように、出力端子７か
ら出力される高周波信号電圧に応じて、利得制御電圧印
加端子２０に利得制御電圧として電圧（Ｖ8−ΔＶ）
（Ｖ）から（Ｖ8＋ΔＶ）（Ｖ）までを印加するととも
に、利得制御電圧印加端子２３に利得制御電圧として電
圧（Ｖ9−ΔＶ）（Ｖ）から（Ｖ9＋ΔＶ）（Ｖ）までを
印加することにより、この利得制御回路の出力信号電圧
が所定のレベルに保たれるのである。また、上述した第
５の実施例においては、第１の利得制御部２２と第２の
利得制御部２５に共通のコレクタ直流電流が流れるよう
に構成するとともに、第１の利得制御部２２の出力段と
してチョークコイルＬ2およびＬ3を用いたので、２つの
トランジスタＱ23およびＱ24並びにＱ25およびＱ26のそ
れぞれのコレクタ直流電流（ＩC23＋ＩC24）および（Ｉ
C25＋ＩC26）を合流させて第１の利得制御部２２に供給
することができ、従来の場合に比べて消費電力を大幅に
削減することができる。また、高周波信号の歪も改善す
ることができる。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8−
ΔＶ）（Ｖ）によってその利得が減少させられた第１の
利得制御部２２において減衰されるとともに、チョーク
コイルＬ2およびＬ3によってその高周波成分が充分に阻
止される。すなわち、第１の利得制御部２２は高周波に
おいてベース接地回路として動作し、トランジスタＱ19
とＱ22とには互いに逆相の極僅かなコレクタ高周波信号
電流しか流れないため、この第１の利得制御部２２の利
得が減少し、いっぽう、トランジスタＱ20とＱ21とには
互いに逆相のコレクタ高周波信号電流が流れるが、チョ
ークコイルＬ2およびＬ3によってコレクタ電流の高周波
成分が充分に減衰される。次に、第１の利得制御部２２
の僅かな出力信号電圧は、利得制御電圧印加端子２３に
印加される利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によって
その利得が減少させられた第２の利得制御部２５におい
てさらに減衰された後、コンデンサＣ5を介して出力端
子７から出力される。この第２の利得制御部２５も第１
の利得制御部２２と同様、高周波においてベース接地回
路として動作する。以上説明したように、出力端子７か
ら出力される高周波信号電圧に応じて、利得制御電圧印
加端子２０に利得制御電圧として電圧（Ｖ8−ΔＶ）
（Ｖ）から（Ｖ8＋ΔＶ）（Ｖ）までを印加するととも
に、利得制御電圧印加端子２３に利得制御電圧として電
圧（Ｖ9−ΔＶ）（Ｖ）から（Ｖ9＋ΔＶ）（Ｖ）までを
印加することにより、この利得制御回路の出力信号電圧
が所定のレベルに保たれるのである。また、上述した第
５の実施例においては、第１の利得制御部２２と第２の
利得制御部２５に共通のコレクタ直流電流が流れるよう
に構成するとともに、第１の利得制御部２２の出力段と
してチョークコイルＬ2およびＬ3を用いたので、２つの
トランジスタＱ23およびＱ24並びにＱ25およびＱ26のそ
れぞれのコレクタ直流電流（ＩC23＋ＩC24）および（Ｉ
C25＋ＩC26）を合流させて第１の利得制御部２２に供給
することができ、従来の場合に比べて消費電力を大幅に
削減することができる。また、高周波信号の歪も改善す
ることができる。
【００３９】次に、この発明の第６の実施例について説
明する。図８はこの発明の第６の実施例による利得制御
回路の構成を示す回路図であり、この図において、図７
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図８に示す利得制御回路においては、第１
の利得制御部２２に代えて、第１の利得制御部２６が新
たに設けられている。第１の利得制御部２６が第１の利
得制御部２２と異なる点は、チョークコイルＬ2の一端
とトランジスタＱ20のコレクタとの接続点と接地との間
に、高周波接地用のコンデンサＣ14が新たに設けられて
いる点と、チョークコイルＬ3の一端とトランジスタＱ
21のコレクタとの接続点と接地との間に、高周波接地用
のコンデンサＣ15が新たに設けられている点とである。
明する。図８はこの発明の第６の実施例による利得制御
回路の構成を示す回路図であり、この図において、図７
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図８に示す利得制御回路においては、第１
の利得制御部２２に代えて、第１の利得制御部２６が新
たに設けられている。第１の利得制御部２６が第１の利
得制御部２２と異なる点は、チョークコイルＬ2の一端
とトランジスタＱ20のコレクタとの接続点と接地との間
に、高周波接地用のコンデンサＣ14が新たに設けられて
いる点と、チョークコイルＬ3の一端とトランジスタＱ
21のコレクタとの接続点と接地との間に、高周波接地用
のコンデンサＣ15が新たに設けられている点とである。
【００４０】このような構成において、最大利得時の動
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２６のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２２のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２６のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２２のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
【００４１】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
６において減衰されるとともに、チョークコイルＬ2お
よびＬ3並びにコンデンサＣ14およびＣ15によってその
高周波成分が第５の実施例の場合よりさらに充分に阻止
される。次に、第１の利得制御部２６の僅かな出力信号
電圧は、利得制御電圧印加端子２３に印加される利得制
御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が減少さ
せられた第２の利得制御部２５においてさらに減衰され
た後、コンデンサＣ5を介して出力端子７から出力され
る。このように、上述した第６の実施例によれば、第１
の利得制御部２６に第５の実施例のチョークコイルＬ2
およびＬ3に加えてコンデンサＣ14およびＣ15も設けた
ので、利得減少時の減衰量が第５の実施例より大きくな
る。
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
６において減衰されるとともに、チョークコイルＬ2お
よびＬ3並びにコンデンサＣ14およびＣ15によってその
高周波成分が第５の実施例の場合よりさらに充分に阻止
される。次に、第１の利得制御部２６の僅かな出力信号
電圧は、利得制御電圧印加端子２３に印加される利得制
御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が減少さ
せられた第２の利得制御部２５においてさらに減衰され
た後、コンデンサＣ5を介して出力端子７から出力され
る。このように、上述した第６の実施例によれば、第１
の利得制御部２６に第５の実施例のチョークコイルＬ2
およびＬ3に加えてコンデンサＣ14およびＣ15も設けた
ので、利得減少時の減衰量が第５の実施例より大きくな
る。
【００４２】次に、この発明の第７の実施例について説
明する。図９はこの発明の第７の実施例による利得制御
回路の構成を示す回路図であり、この図において、図７
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図９に示す利得制御回路においては、第１
の利得制御部２２に代えて、チョークコイルＬ2とトラ
ンジスタＱ20との接続点と、チョークコイルＬ3とトラ
ンジスタＱ21との接続点とを接続した第１の利得制御部
２７が新たに設けられている。
明する。図９はこの発明の第７の実施例による利得制御
回路の構成を示す回路図であり、この図において、図７
の各部に対応する部分には同一の符号を付け、その説明
を省略する。図９に示す利得制御回路においては、第１
の利得制御部２２に代えて、チョークコイルＬ2とトラ
ンジスタＱ20との接続点と、チョークコイルＬ3とトラ
ンジスタＱ21との接続点とを接続した第１の利得制御部
２７が新たに設けられている。
【００４３】このような構成において、最大利得時の動
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２７のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２７のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２７のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２７のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
【００４４】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
７において減衰されるとともに、チョークコイルＬ2お
よびＬ3によってその高周波成分が充分に阻止される。
この場合、第５の実施例のところで述べたように、トラ
ンジスタＱ20とＱ21とには互いに逆相のコレクタ高周波
信号電流が流れるので、それぞれのコレクタに発生した
高周波信号電圧は互いに逆相である。このため、この実
施例のように、トランジスタＱ20およびＱ21それぞれの
コレクタを接続すると、この接続点が高周波的に中点と
なる、すなわち、高周波的に接地したと同様な状態とな
り、これらのコレクタに発生した高周波信号電圧は相殺
され、充分に減衰される。次に、第１の利得制御部２７
の僅かな出力信号電圧は、利得制御電圧印加端子２３に
印加される利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によって
その利得が減衰させられた第２の利得制御部２５におい
てさらに減衰された後、コンデンサＣ5を介して出力端
子７から出力される。このように、上述した第７の実施
例によれば、第１の利得制御部２７において、第５の実
施例のチョークコイルＬ2とトランジスタＱ20との接続
点と、チョークコイルＬ3とトランジスタＱ21との接続
点とを接続したので、利得減少時の減衰量が第５の実施
例より大きくなる。
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
７において減衰されるとともに、チョークコイルＬ2お
よびＬ3によってその高周波成分が充分に阻止される。
この場合、第５の実施例のところで述べたように、トラ
ンジスタＱ20とＱ21とには互いに逆相のコレクタ高周波
信号電流が流れるので、それぞれのコレクタに発生した
高周波信号電圧は互いに逆相である。このため、この実
施例のように、トランジスタＱ20およびＱ21それぞれの
コレクタを接続すると、この接続点が高周波的に中点と
なる、すなわち、高周波的に接地したと同様な状態とな
り、これらのコレクタに発生した高周波信号電圧は相殺
され、充分に減衰される。次に、第１の利得制御部２７
の僅かな出力信号電圧は、利得制御電圧印加端子２３に
印加される利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によって
その利得が減衰させられた第２の利得制御部２５におい
てさらに減衰された後、コンデンサＣ5を介して出力端
子７から出力される。このように、上述した第７の実施
例によれば、第１の利得制御部２７において、第５の実
施例のチョークコイルＬ2とトランジスタＱ20との接続
点と、チョークコイルＬ3とトランジスタＱ21との接続
点とを接続したので、利得減少時の減衰量が第５の実施
例より大きくなる。
【００４５】次に、この発明の第８の実施例について説
明する。図１０はこの発明の第８の実施例による利得制
御回路の構成を示す回路図であり、この図において、図
９の各部に対応する部分には同一の符号を付け、その説
明を省略する。図１０に示す利得制御回路においては、
第１の利得制御部２７に代えて、チョークコイルＬ2の
一端とチョークコイルＬ3の一端との接続点と接地との
間に、高周波接地用のコンデンサＣ16を介挿した第１の
利得制御部２８が新たに設けられている。
明する。図１０はこの発明の第８の実施例による利得制
御回路の構成を示す回路図であり、この図において、図
９の各部に対応する部分には同一の符号を付け、その説
明を省略する。図１０に示す利得制御回路においては、
第１の利得制御部２７に代えて、チョークコイルＬ2の
一端とチョークコイルＬ3の一端との接続点と接地との
間に、高周波接地用のコンデンサＣ16を介挿した第１の
利得制御部２８が新たに設けられている。
【００４６】このような構成において、最大利得時の動
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２８のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２８のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
作については、上述した第５の実施例とほぼ同様である
ので、その説明を省略する。利得減少時には、利得制御
電圧印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部２８のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部２８のトランジスタＱ20およびＱ
21並びに第２の利得制御部２５のトランジスタＱ24およ
びＱ25がそれぞれオン状態となる。
【００４７】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
８において減衰されるとともに、チョークコイルＬ2お
よびＬ3並びにコンデンサＣ16によってその高周波成分
が充分に阻止される。この場合、第５の実施例のところ
で述べたように、トランジスタＱ20とＱ21とには互いに
逆相のコレクタ高周波信号電流が流れるので、それぞれ
のコレクタに発生した高周波信号電圧は互いに逆相であ
る。このため、この実施例のように、トランジスタＱ20
およびＱ21それぞれのコレクタを接続すると、この接続
点が高周波的に中点となる、すなわち、高周波的に接地
したと同様な状態となり、これらのコレクタに発生した
高周波信号電圧は相殺され、充分に減衰される。また、
トランジスタＱ20のコレクタとＱ21のコレクタとの接続
点が高周波的に中点とならない場合、すなわち、トラン
ジスタＱ20とＱ21とに互いに逆相であるが、アンバラン
スなコレクタ高周波信号電流が流れた場合でも、高周波
阻止用のコンデンサＣ16があるので、トランジスタＱ20
およびＱ21のコレクタに発生した高周波信号電圧は充分
に減衰される。次に、第１の利得制御部２８の僅かな出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が
減衰させられた第２の利得制御部２５においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部２
８において減衰されるとともに、チョークコイルＬ2お
よびＬ3並びにコンデンサＣ16によってその高周波成分
が充分に阻止される。この場合、第５の実施例のところ
で述べたように、トランジスタＱ20とＱ21とには互いに
逆相のコレクタ高周波信号電流が流れるので、それぞれ
のコレクタに発生した高周波信号電圧は互いに逆相であ
る。このため、この実施例のように、トランジスタＱ20
およびＱ21それぞれのコレクタを接続すると、この接続
点が高周波的に中点となる、すなわち、高周波的に接地
したと同様な状態となり、これらのコレクタに発生した
高周波信号電圧は相殺され、充分に減衰される。また、
トランジスタＱ20のコレクタとＱ21のコレクタとの接続
点が高周波的に中点とならない場合、すなわち、トラン
ジスタＱ20とＱ21とに互いに逆相であるが、アンバラン
スなコレクタ高周波信号電流が流れた場合でも、高周波
阻止用のコンデンサＣ16があるので、トランジスタＱ20
およびＱ21のコレクタに発生した高周波信号電圧は充分
に減衰される。次に、第１の利得制御部２８の僅かな出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が
減衰させられた第２の利得制御部２５においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。
【００４８】次に、この発明の第９の実施例について説
明する。図１１はこの発明の第９の実施例による利得制
御回路の構成を示す回路図であり、この図において、図
８の各部に対応する部分には同一の符号を付け、その説
明を省略する。図１１に示す利得制御回路においては、
第１の利得制御部２６に代えて、チョークコイルＬ2お
よびＬ3の代わりに高周波阻止用の抵抗Ｒ 20 およびＲ 21
が設けられた第１の利得制御部２９が新たに設けられて
いる。なお、動作については、上述した第６実施例とほ
ぼ同様であるので、その説明を省略する。
明する。図１１はこの発明の第９の実施例による利得制
御回路の構成を示す回路図であり、この図において、図
８の各部に対応する部分には同一の符号を付け、その説
明を省略する。図１１に示す利得制御回路においては、
第１の利得制御部２６に代えて、チョークコイルＬ2お
よびＬ3の代わりに高周波阻止用の抵抗Ｒ 20 およびＲ 21
が設けられた第１の利得制御部２９が新たに設けられて
いる。なお、動作については、上述した第６実施例とほ
ぼ同様であるので、その説明を省略する。
【００４９】次に、この発明の第１０の実施例について
説明する。図１２はこの発明の第１０の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図９の各部に対応する部分には同一の符号を付け、
その説明を省略する。図１２に示す利得制御回路におい
ては、第１の利得制御部２７に代えて、チョークコイル
Ｌ2およびＬ3の代わりに高周波阻止用の抵抗Ｒ 20 および
Ｒ 21 が設けられた第１の利得制御部３０が新たに設けら
れている。なお、動作については、上述した第７実施例
とほぼ同様であるので、その説明を省略する。
説明する。図１２はこの発明の第１０の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図９の各部に対応する部分には同一の符号を付け、
その説明を省略する。図１２に示す利得制御回路におい
ては、第１の利得制御部２７に代えて、チョークコイル
Ｌ2およびＬ3の代わりに高周波阻止用の抵抗Ｒ 20 および
Ｒ 21 が設けられた第１の利得制御部３０が新たに設けら
れている。なお、動作については、上述した第７実施例
とほぼ同様であるので、その説明を省略する。
【００５０】次に、この発明の第１１の実施例について
説明する。図１３はこの発明の第１１の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１０の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１３に示す利得制御回路に
おいては、第１の利得制御部２８に代えて、チョークコ
イルＬ2およびＬ3の代わりの高周波阻止用の抵抗Ｒ 20 お
よびＲ 21 が設けられた第１の利得制御部３１が新たに設
けられている。なお、動作については、上述した第８実
施例とほぼ同様であるので、その説明を省略する。
説明する。図１３はこの発明の第１１の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１０の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１３に示す利得制御回路に
おいては、第１の利得制御部２８に代えて、チョークコ
イルＬ2およびＬ3の代わりの高周波阻止用の抵抗Ｒ 20 お
よびＲ 21 が設けられた第１の利得制御部３１が新たに設
けられている。なお、動作については、上述した第８実
施例とほぼ同様であるので、その説明を省略する。
【００５１】次に、この発明の第１２の実施例について
説明する。図１４はこの発明の第１２の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図７の各部に対応する部分には同一の符号を付け、
その説明を省略する。図１４に示す利得制御回路におい
ては、第１の利得制御部２２に代えて、第１の利得制御
部３２が設けられている。第１の利得制御部３２におい
て、Ｑ27およびＱ28はそれぞれ特性のそろった高周波阻
止用のＰＮＰ型トランジスタ、３３は電圧Ｖ10のバイア
ス印加用の定電圧源、Ｒ22およびＲ23はそれぞれバイア
ス印加用の抵抗、Ｃ17およびＣ18はそれぞれ高周波接地
用のコンデンサである。
説明する。図１４はこの発明の第１２の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図７の各部に対応する部分には同一の符号を付け、
その説明を省略する。図１４に示す利得制御回路におい
ては、第１の利得制御部２２に代えて、第１の利得制御
部３２が設けられている。第１の利得制御部３２におい
て、Ｑ27およびＱ28はそれぞれ特性のそろった高周波阻
止用のＰＮＰ型トランジスタ、３３は電圧Ｖ10のバイア
ス印加用の定電圧源、Ｒ22およびＲ23はそれぞれバイア
ス印加用の抵抗、Ｃ17およびＣ18はそれぞれ高周波接地
用のコンデンサである。
【００５２】このような構成において、まず、最大利得
時には、利得制御電圧印加端子２０に利得制御電圧とし
て（Ｖ8＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子２３に利得制御電圧として（Ｖ9＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部３２
のトランジスタＱ19およびＱ22並びに第２の利得制御部
２５のトランジスタＱ23およびＱ26がそれぞれオン状態
となるとともに、第１の利得制御部３２のトランジスタ
Ｑ20、Ｑ21、Ｑ27およびＱ28並びに第２の利得制御部２
５のトランジスタＱ24およびＱ25がそれぞれオフ状態と
なる。
時には、利得制御電圧印加端子２０に利得制御電圧とし
て（Ｖ8＋ΔＶ）（Ｖ）を印加するとともに、利得制御
電圧印加端子２３に利得制御電圧として（Ｖ9＋ΔＶ）
（Ｖ）を印加する。これにより、第１の利得制御部３２
のトランジスタＱ19およびＱ22並びに第２の利得制御部
２５のトランジスタＱ23およびＱ26がそれぞれオン状態
となるとともに、第１の利得制御部３２のトランジスタ
Ｑ20、Ｑ21、Ｑ27およびＱ28並びに第２の利得制御部２
５のトランジスタＱ24およびＱ25がそれぞれオフ状態と
なる。
【００５３】したがって、第２の利得制御部２５のトラ
ンジスタＱ23およびＱ26にはそれぞれコレクタ直流電流
ＩC23およびＩC26が流れ、トランジスタＱ24およびＱ25
にはそれぞれコレクタ直流電流ＩC24およびＩC25が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部３２に供給される。次に、第１の利得制御部３２のト
ランジスタＱ19およびＱ22にはそれぞれコレクタ直流電
流ＩC19およびＩC22が流れるが、トランジスタＱ20およ
びＱ21にはそれぞれコレクタ直流電流ＩC20およびＩC21
が極僅かしか流れず、この極僅かなコレクタ直流電流Ｉ
C20およびＩC21がそれぞれコレクタ直流電流ＩC27およ
びＩC28としてトランジスタＱ27およびＱ27に流れる。
そして、これらのコレクタ直流電流の和（ＩC19＋
ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17お
よびＱ18にそれぞれコレクタ直流電流ＩC17およびＩC18
として供給される。この場合、トランジスタＱ17および
Ｑ18にそれぞれに流れるコレクタ直流電流の和（ＩC17
＋ＩC18）は、定電流源Ｉ5があることにより一定であ
る。
ンジスタＱ23およびＱ26にはそれぞれコレクタ直流電流
ＩC23およびＩC26が流れ、トランジスタＱ24およびＱ25
にはそれぞれコレクタ直流電流ＩC24およびＩC25が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部３２に供給される。次に、第１の利得制御部３２のト
ランジスタＱ19およびＱ22にはそれぞれコレクタ直流電
流ＩC19およびＩC22が流れるが、トランジスタＱ20およ
びＱ21にはそれぞれコレクタ直流電流ＩC20およびＩC21
が極僅かしか流れず、この極僅かなコレクタ直流電流Ｉ
C20およびＩC21がそれぞれコレクタ直流電流ＩC27およ
びＩC28としてトランジスタＱ27およびＱ27に流れる。
そして、これらのコレクタ直流電流の和（ＩC19＋
ＩC20）および（ＩC21＋ＩC22）がトランジスタＱ17お
よびＱ18にそれぞれコレクタ直流電流ＩC17およびＩC18
として供給される。この場合、トランジスタＱ17および
Ｑ18にそれぞれに流れるコレクタ直流電流の和（ＩC17
＋ＩC18）は、定電流源Ｉ5があることにより一定であ
る。
【００５４】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8＋
ΔＶ）（Ｖ）によってその利得が最大に制御された第１
の利得制御部３２において増幅される。この場合、トラ
ンジスタＱ19のベースとトランジスタＱ22のベースとが
接続され、トランジスタＱ20のベースとトランジスタＱ
21のベースとが接続されているため、トランジスタＱ19
とＱ22とには互いに逆相のコレクタ高周波信号電流が流
れるとともに、ベースの接続点に流れ込むベース電流が
一定となり、同様に、トランジスタＱ20とＱ21とには互
いに逆相の極僅かなコレクタ高周波信号電流が流れると
ともに、ベースの接続点に流れ込むベース電流が一定と
なる。したがって、各トランジスタＱ19〜Ｑ22の各ベー
ス電圧は、ベースバイアス供給部のインピーダンスに無
関係に一定となるため、各ベース接続点が高周波的に中
点となる、すなわち、高周波的に接地されたと同様な状
態となり、この第１の利得制御部３２は、高周波におい
てベース接地回路として動作する。なお、上述したよう
に、トランジスタＱ20およびＱ27並びにＱ21およびＱ28
がそれぞれオフ状態であるため、トランジスタＱ27およ
びＱ28のエミッタの高周波信号に対する入力インピーダ
ンスが第２の利得制御部２５と比較して高いので、第１
の利得制御部３２の最大利得は、上述した第５の実施例
に比べて劣化しない。次に、第１の利得制御部３２の出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9＋ΔＶ）（Ｖ）によってその利得が
最大に制御された第２の利得制御部２５において増幅さ
れた後、コンデンサＣ5を介して出力端子７から出力さ
れる。この第２の利得制御部２５も第１の利得制御部３
２と同様、高周波においてベース接地回路として動作す
る。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8＋
ΔＶ）（Ｖ）によってその利得が最大に制御された第１
の利得制御部３２において増幅される。この場合、トラ
ンジスタＱ19のベースとトランジスタＱ22のベースとが
接続され、トランジスタＱ20のベースとトランジスタＱ
21のベースとが接続されているため、トランジスタＱ19
とＱ22とには互いに逆相のコレクタ高周波信号電流が流
れるとともに、ベースの接続点に流れ込むベース電流が
一定となり、同様に、トランジスタＱ20とＱ21とには互
いに逆相の極僅かなコレクタ高周波信号電流が流れると
ともに、ベースの接続点に流れ込むベース電流が一定と
なる。したがって、各トランジスタＱ19〜Ｑ22の各ベー
ス電圧は、ベースバイアス供給部のインピーダンスに無
関係に一定となるため、各ベース接続点が高周波的に中
点となる、すなわち、高周波的に接地されたと同様な状
態となり、この第１の利得制御部３２は、高周波におい
てベース接地回路として動作する。なお、上述したよう
に、トランジスタＱ20およびＱ27並びにＱ21およびＱ28
がそれぞれオフ状態であるため、トランジスタＱ27およ
びＱ28のエミッタの高周波信号に対する入力インピーダ
ンスが第２の利得制御部２５と比較して高いので、第１
の利得制御部３２の最大利得は、上述した第５の実施例
に比べて劣化しない。次に、第１の利得制御部３２の出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9＋ΔＶ）（Ｖ）によってその利得が
最大に制御された第２の利得制御部２５において増幅さ
れた後、コンデンサＣ5を介して出力端子７から出力さ
れる。この第２の利得制御部２５も第１の利得制御部３
２と同様、高周波においてベース接地回路として動作す
る。
【００５５】いっぽう、利得減少時には、利得制御電圧
印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部３２のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３２のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
印加端子２０に利得制御電圧として（Ｖ8−ΔＶ）
（Ｖ）を印加するとともに、利得制御電圧印加端子２３
に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加す
る。これにより、第１の利得制御部３２のトランジスタ
Ｑ19およびＱ22並びに第２の利得制御部２５のトランジ
スタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３２のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
【００５６】したがって、第２の利得制御部２５のトラ
ンジスタＱ24およびＱ25にはそれぞれコレクタ直流電流
ＩC24およびＩC25が流れ、トランジスタＱ23およびＱ26
にはそれぞれコレクタ直流電流ＩC23およびＩC26が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部３２に供給される。次に、第１の利得制御部３２のト
ランジスタＱ27およびＱ28にはそれぞれコレクタ直流電
流ＩC27およびＩC28が流れ、これらのコレクタ直流電流
ＩC27およびＩC28がコレクタ直流電流ＩC20およびＩC21
としてそれぞれトランジスタＱ20およびＱ21に流れる。
また、トランジスタＱ19およびＱ22にはそれぞれコレク
タ直流電流ＩC19およびＩC22が極僅か流れる。そして、
これらのコレクタ直流電流の和（ＩC19＋ＩC20）および
（ＩC21＋ＩC22）がトランジスタＱ17およびＱ18にそれ
ぞれコレクタ直流電流ＩC17およびＩC18として供給され
る。この場合、トランジスタＱ17およびＱ18にそれぞれ
に流れるコレクタ直流電流の和（ＩC17＋ＩC18）は、定
電流源Ｉ5があることにより一定である。
ンジスタＱ24およびＱ25にはそれぞれコレクタ直流電流
ＩC24およびＩC25が流れ、トランジスタＱ23およびＱ26
にはそれぞれコレクタ直流電流ＩC23およびＩC26が極僅
か流れる。そして、これらのコレクタ直流電流の和（Ｉ
C23＋ＩC24）および（ＩC25＋ＩC26）が第１の利得制御
部３２に供給される。次に、第１の利得制御部３２のト
ランジスタＱ27およびＱ28にはそれぞれコレクタ直流電
流ＩC27およびＩC28が流れ、これらのコレクタ直流電流
ＩC27およびＩC28がコレクタ直流電流ＩC20およびＩC21
としてそれぞれトランジスタＱ20およびＱ21に流れる。
また、トランジスタＱ19およびＱ22にはそれぞれコレク
タ直流電流ＩC19およびＩC22が極僅か流れる。そして、
これらのコレクタ直流電流の和（ＩC19＋ＩC20）および
（ＩC21＋ＩC22）がトランジスタＱ17およびＱ18にそれ
ぞれコレクタ直流電流ＩC17およびＩC18として供給され
る。この場合、トランジスタＱ17およびＱ18にそれぞれ
に流れるコレクタ直流電流の和（ＩC17＋ＩC18）は、定
電流源Ｉ5があることにより一定である。
【００５７】これにより、入力端子１から入力された高
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8−
ΔＶ）（Ｖ）によってその利得が減少させられた第１の
利得制御部３２において減衰される。すなわち、第１の
利得制御部３２は高周波においてベース接地回路として
動作し、トランジスタＱ19とＱ22とには互いに逆相の極
僅かなコレクタ高周波信号電流しか流れないため、この
第１の利得制御部３２の利得が減少し、いっぽう、トラ
ンジスタＱ20とＱ21とには互いに逆相のコレクタ高周波
信号電流が流れるが、トランジスタＱ20およびＱ21のそ
れぞれのコレクタに発生した高周波信号電圧は、高周波
接地用のコンデンサＣ17およびＣ18並びにそのコレクタ
が信号入力側に接続された高周波阻止用のＰＮＰ型トラ
ンジスタＱ27およびＱ28の逆方向伝達特性により、充分
に減衰される。次に、第１の利得制御部３２の僅かな出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が
減少させられた第２の利得制御部２５においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。この第２の利得制御部２５も第１の利得制御
部３２と同様、高周波においてベース接地回路として動
作する。このように、上述した第１２の実施例によれ
ば、第５の実施例のチョークコイルＬ2およびＬ3に代え
て、トランジスタＱ27およびＱ28、高周波接地用のコン
デンサＣ17およびＣ18、抵抗Ｒ 22 およびＲ 23 並びに定電
圧源３３を設けたので、最大利得時の最大利得が第５の
実施例より大きくなる。
周波信号電圧は、コンデンサＣ1を経て、トランジスタ
Ｑ17およびＱ18において互いに逆相のコレクタ高周波信
号電流が流れる差動動作によって増幅された後、利得制
御電圧印加端子２０に印加された利得制御電圧（Ｖ8−
ΔＶ）（Ｖ）によってその利得が減少させられた第１の
利得制御部３２において減衰される。すなわち、第１の
利得制御部３２は高周波においてベース接地回路として
動作し、トランジスタＱ19とＱ22とには互いに逆相の極
僅かなコレクタ高周波信号電流しか流れないため、この
第１の利得制御部３２の利得が減少し、いっぽう、トラ
ンジスタＱ20とＱ21とには互いに逆相のコレクタ高周波
信号電流が流れるが、トランジスタＱ20およびＱ21のそ
れぞれのコレクタに発生した高周波信号電圧は、高周波
接地用のコンデンサＣ17およびＣ18並びにそのコレクタ
が信号入力側に接続された高周波阻止用のＰＮＰ型トラ
ンジスタＱ27およびＱ28の逆方向伝達特性により、充分
に減衰される。次に、第１の利得制御部３２の僅かな出
力信号電圧は、利得制御電圧印加端子２３に印加される
利得制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が
減少させられた第２の利得制御部２５においてさらに減
衰された後、コンデンサＣ5を介して出力端子７から出
力される。この第２の利得制御部２５も第１の利得制御
部３２と同様、高周波においてベース接地回路として動
作する。このように、上述した第１２の実施例によれ
ば、第５の実施例のチョークコイルＬ2およびＬ3に代え
て、トランジスタＱ27およびＱ28、高周波接地用のコン
デンサＣ17およびＣ18、抵抗Ｒ 22 およびＲ 23 並びに定電
圧源３３を設けたので、最大利得時の最大利得が第５の
実施例より大きくなる。
【００５８】次に、この発明の第１３の実施例について
説明する。図１５はこの発明の第１３の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１４の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１５に示す利得制御回路に
おいては、第１の利得制御部３２に代えて、トランジス
タＱ27のコレクタとトランジスタＱ20のコレクタとの接
続点と、トランジスタＱ28のコレクタとトランジスタＱ
21のコレクタとの接続点とを接続した第１の利得制御部
３４が新たに設けられている。
説明する。図１５はこの発明の第１３の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１４の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１５に示す利得制御回路に
おいては、第１の利得制御部３２に代えて、トランジス
タＱ27のコレクタとトランジスタＱ20のコレクタとの接
続点と、トランジスタＱ28のコレクタとトランジスタＱ
21のコレクタとの接続点とを接続した第１の利得制御部
３４が新たに設けられている。
【００５９】このような構成において、最大利得時の動
作については、上述した第１２の実施例とほぼ同様であ
るので、その説明を省略する。利得減少時には、利得制
御電圧印加端子２０に利得制御電圧として（Ｖ8−Δ
Ｖ）（Ｖ）を印加するとともに、利得制御電圧印加端子
２３に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加
する。これにより、第１の利得制御部３４のトランジス
タＱ19およびＱ22並びに第２の利得制御部２５のトラン
ジスタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３４のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
作については、上述した第１２の実施例とほぼ同様であ
るので、その説明を省略する。利得減少時には、利得制
御電圧印加端子２０に利得制御電圧として（Ｖ8−Δ
Ｖ）（Ｖ）を印加するとともに、利得制御電圧印加端子
２３に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加
する。これにより、第１の利得制御部３４のトランジス
タＱ19およびＱ22並びに第２の利得制御部２５のトラン
ジスタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３４のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
【００６０】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波電流が流れる差
動動作によって増幅された後、利得制御電圧印加端子２
０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）によ
ってその利得が減少させられた第１の利得制御部３４に
おいて減衰されるとともに、トランジスタＱ27およびＱ
28の逆方向伝達特性により、充分に減衰される。この場
合、第５の実施例のところで述べたように、トランジス
タＱ20とＱ21とには互いに逆相のコレクタ高周波信号電
流が流れるので、それぞれのコレクタに発生した高周波
電圧は互いに逆相である。このため、この実施例のよう
に、トランジスタＱ20およびＱ21それぞれのコレクタを
接続すると、この接続点が高周波的に中点となる、すな
わち、高周波的に接地したと同様な状態となり、これら
のコレクタに発生した高周波電圧は相殺され、充分に減
衰される。次に、第１の利得制御部３４の僅かな出力信
号電圧は、利得制御電圧印加端子２３に印加される利得
制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が減衰
させられた第２の利得制御部２５においてさらに減衰さ
れた後、コンデンサＣ5を介して出力端子７から出力さ
れる。
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波電流が流れる差
動動作によって増幅された後、利得制御電圧印加端子２
０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）によ
ってその利得が減少させられた第１の利得制御部３４に
おいて減衰されるとともに、トランジスタＱ27およびＱ
28の逆方向伝達特性により、充分に減衰される。この場
合、第５の実施例のところで述べたように、トランジス
タＱ20とＱ21とには互いに逆相のコレクタ高周波信号電
流が流れるので、それぞれのコレクタに発生した高周波
電圧は互いに逆相である。このため、この実施例のよう
に、トランジスタＱ20およびＱ21それぞれのコレクタを
接続すると、この接続点が高周波的に中点となる、すな
わち、高周波的に接地したと同様な状態となり、これら
のコレクタに発生した高周波電圧は相殺され、充分に減
衰される。次に、第１の利得制御部３４の僅かな出力信
号電圧は、利得制御電圧印加端子２３に印加される利得
制御電圧（Ｖ9−ΔＶ）（Ｖ）によってその利得が減衰
させられた第２の利得制御部２５においてさらに減衰さ
れた後、コンデンサＣ5を介して出力端子７から出力さ
れる。
【００６１】次に、この発明の第１４の実施例について
説明する。図１６はこの発明の第１４の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１５の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１６に示す利得制御回路に
おいては、第１の利得制御部３４に代えて、トランジス
タＱ20のコレクタとトランジスタＱ21のコレクタとの接
続点と接地との間に、高周波接地用のコンデンサＣ19を
介挿した第１の利得制御部３５が新たに設けられてい
る。
説明する。図１６はこの発明の第１４の実施例による利
得制御回路の構成を示す回路図であり、この図におい
て、図１５の各部に対応する部分には同一の符号を付
け、その説明を省略する。図１６に示す利得制御回路に
おいては、第１の利得制御部３４に代えて、トランジス
タＱ20のコレクタとトランジスタＱ21のコレクタとの接
続点と接地との間に、高周波接地用のコンデンサＣ19を
介挿した第１の利得制御部３５が新たに設けられてい
る。
【００６２】このような構成において、最大利得時の動
作については、上述した第１３の実施例とほぼ同様であ
るので、その説明を省略する。利得減少時には、利得制
御電圧印加端子２０に利得制御電圧として（Ｖ8−Δ
Ｖ）（Ｖ）を印加するとともに、利得制御電圧印加端子
２３に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加
する。これにより、第１の利得制御部３５のトランジス
タＱ19およびＱ22並びに第２の利得制御部２５のトラン
ジスタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３５のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
作については、上述した第１３の実施例とほぼ同様であ
るので、その説明を省略する。利得減少時には、利得制
御電圧印加端子２０に利得制御電圧として（Ｖ8−Δ
Ｖ）（Ｖ）を印加するとともに、利得制御電圧印加端子
２３に利得制御電圧として（Ｖ9−ΔＶ）（Ｖ）を印加
する。これにより、第１の利得制御部３５のトランジス
タＱ19およびＱ22並びに第２の利得制御部２５のトラン
ジスタＱ23およびＱ26がそれぞれオフ状態となるととも
に、第１の利得制御部３５のトランジスタＱ20、Ｑ21、
Ｑ27およびＱ28並びに第２の利得制御部２５のトランジ
スタＱ24およびＱ25がそれぞれオン状態となる。
【００６３】入力端子１から入力された高周波信号電圧
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部３
５において減衰されるとともに、コンデンサＣ19並びに
トランジスタＱ27およびＱ28の逆方向伝達特性により、
充分に減衰される。この場合、第５の実施例のところで
述べたように、トランジスタＱ20とＱ21とには互いに逆
相のコレクタ高周波信号電流が流れるので、それぞれの
コレクタに発生した高周波電圧は互いに逆相である。こ
のため、この実施例のように、トランジスタＱ20および
Ｑ21それぞれのコレクタを接続すると、この接続点が高
周波的に中点となる、すなわち、高周波的に接地したと
同様な状態となり、これらのコレクタに発生した高周波
電圧は相殺され、充分に減衰される。また、トランジス
タＱ20のコレクタとＱ21のコレクタとの接続点が高周波
的に中点とならない場合、すなわち、トランジスタＱ20
とＱ21とに互いに逆相であるが、アンバランスなコレク
タ高周波電流が流れた場合でも、高周波阻止用のコンデ
ンサＣ19があるので、トランジスタＱ20およびＱ21のコ
レクタに発生した高周波電圧は充分に減衰される。次
に、第１の利得制御部３５の僅かな出力信号電圧は、利
得制御電圧印加端子２３に印加される利得制御電圧（Ｖ
9−ΔＶ）（Ｖ）によってその利得が減衰させられた第
２の利得制御部２５においてさらに減衰された後、コン
デンサＣ5を介して出力端子７から出力される。なお、
上述した各実施例においては、能動素子としてバイポー
ラトランジスタを用いる例を示したが、このバイポーラ
トランジスタに代えて、ＦＥＴ（電界効果トランジス
タ）を用いても上述の場合と同様な作用効果が得られる
ことはいうまでもない。
は、コンデンサＣ1を経て、トランジスタＱ17およびＱ
18において互いに逆相のコレクタ高周波信号電流が流れ
る差動動作によって増幅された後、利得制御電圧印加端
子２０に印加された利得制御電圧（Ｖ8−ΔＶ）（Ｖ）
によってその利得が減少させられた第１の利得制御部３
５において減衰されるとともに、コンデンサＣ19並びに
トランジスタＱ27およびＱ28の逆方向伝達特性により、
充分に減衰される。この場合、第５の実施例のところで
述べたように、トランジスタＱ20とＱ21とには互いに逆
相のコレクタ高周波信号電流が流れるので、それぞれの
コレクタに発生した高周波電圧は互いに逆相である。こ
のため、この実施例のように、トランジスタＱ20および
Ｑ21それぞれのコレクタを接続すると、この接続点が高
周波的に中点となる、すなわち、高周波的に接地したと
同様な状態となり、これらのコレクタに発生した高周波
電圧は相殺され、充分に減衰される。また、トランジス
タＱ20のコレクタとＱ21のコレクタとの接続点が高周波
的に中点とならない場合、すなわち、トランジスタＱ20
とＱ21とに互いに逆相であるが、アンバランスなコレク
タ高周波電流が流れた場合でも、高周波阻止用のコンデ
ンサＣ19があるので、トランジスタＱ20およびＱ21のコ
レクタに発生した高周波電圧は充分に減衰される。次
に、第１の利得制御部３５の僅かな出力信号電圧は、利
得制御電圧印加端子２３に印加される利得制御電圧（Ｖ
9−ΔＶ）（Ｖ）によってその利得が減衰させられた第
２の利得制御部２５においてさらに減衰された後、コン
デンサＣ5を介して出力端子７から出力される。なお、
上述した各実施例においては、能動素子としてバイポー
ラトランジスタを用いる例を示したが、このバイポーラ
トランジスタに代えて、ＦＥＴ（電界効果トランジス
タ）を用いても上述の場合と同様な作用効果が得られる
ことはいうまでもない。
【００６４】
【発明の効果】以上説明したように、この発明によれ
ば、消費電力を少なくすることができるとともに、出力
信号の歪を改善することができるという効果がある。
ば、消費電力を少なくすることができるとともに、出力
信号の歪を改善することができるという効果がある。
【図１】この発明の第１の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図２】コレクタ直流電流ＩC13およびＩC15のベース・
エミッタ間電圧ＶBEに対する特性の一例を示す図であ
る。
エミッタ間電圧ＶBEに対する特性の一例を示す図であ
る。
【図３】減衰量Ｇrの利得制御電圧ΔＶに対する特性の
一例を示す図である。
一例を示す図である。
【図４】この発明の第２の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図５】この発明の第３の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図６】この発明の第４の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図７】この発明の第５の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図８】この発明の第６の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図９】この発明の第７の実施例による利得制御回路の
構成を示す回路図である。
構成を示す回路図である。
【図１０】この発明の第８の実施例による利得制御回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１１】この発明の第９の実施例による利得制御回路
の構成を示す回路図である。
の構成を示す回路図である。
【図１２】この発明の第１０の実施例による利得制御回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１３】この発明の第１１の実施例による利得制御回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１４】この発明の第１２の実施例による利得制御回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１５】この発明の第１３の実施例による利得制御回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１６】この発明の第１４の実施例による利得制御回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１７】従来の利得制御回路の構成例を示す回路図で
ある。
ある。
１ 入力端子 ４，９，１１，１４，１９，２１，２４，３３ 定電圧
源 ７ 出力端子 １０，１３，２０，２３ 利得制御電圧印加端子 １２，１６〜１８，２２，２６〜３１，３２，３４，３
５ 第１の利得制御部 １５，２５ 第２の利得制御部 Ｃ1〜Ｃ19 コンデンサ Ｉ4，Ｉ5 定電流源 Ｌ1〜Ｌ3 チョークコイル Ｑ12〜Ｑ28 トランジスタ Ｒ9〜Ｒ23 抵抗
源 ７ 出力端子 １０，１３，２０，２３ 利得制御電圧印加端子 １２，１６〜１８，２２，２６〜３１，３２，３４，３
５ 第１の利得制御部 １５，２５ 第２の利得制御部 Ｃ1〜Ｃ19 コンデンサ Ｉ4，Ｉ5 定電流源 Ｌ1〜Ｌ3 チョークコイル Ｑ12〜Ｑ28 トランジスタ Ｒ9〜Ｒ23 抵抗
Claims (1)
- 【請求項１】 前置増幅部と、前段利得制御回路部（１
２）と、後段利得制御回路部（１５）とを有し、 前記前置増幅部は、エミッタが定電流源（Ｉ 4 ）を介し
て接地され、ベースに高周波信号が入力される第１のト
ランジスタ（Ｑ 11 ）を含み、 前記前段利得制御回路部（１２）は、エミッタ同士が接
続され、接続された共通のエミッタが、前記前置増幅部
に含まれる第１のトランジスタ（Ｑ 11 ）のコレクタに接
続され、コレクタ間に、高周波信号電流を阻止し、直流
電流を通過させる高周波阻止手段（Ｌ 1 ）が接続された
一対の第２のトランジスタ（Ｑ 12 ）および第３のトラン
ジスタ（Ｑ 13 ）を含み、 前記第３のトランジスタ（Ｑ 13 ）のベースには利得制御
電圧が加えられ、前記第２のトランジスタ（Ｑ 12 ）のベ
ースにはバイアス電圧が加えられ、 前記後段利得制御回路部（１５）は、エミッタ同士が接
続され、接続された共通のエミッタが、前記前段利得制
御回路部（１２）に含まれる第３のトランジスタ
（Ｑ 13 ）のコレクタに接続された一対の第４のトランジ
スタ（Ｑ 14 ）および第５のトランジスタ（Ｑ 15 ）を含
み、 前記第４のトランジスタ（Ｑ 14 ）のコレクタは電源
（４）に接続され、前記第５のトランジスタ（Ｑ 15 ）の
コレクタは出力端と接続されると共に、負荷抵抗
（Ｒ 11 ）を介して前記電源（４）に接続され、 前記第５のトランジスタ（Ｑ 15 ）のベースには利得制御
電圧が加えられ、前記第４のトランジスタ（Ｑ 14 ）のベ
ースにはバイアス電圧が加えられている ことを特徴とす
る利得制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010389A JP3061674B2 (ja) | 1992-01-23 | 1992-01-23 | 利得制御回路 |
| US08/006,336 US5327097A (en) | 1992-01-23 | 1993-01-19 | Gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010389A JP3061674B2 (ja) | 1992-01-23 | 1992-01-23 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677739A JPH0677739A (ja) | 1994-03-18 |
| JP3061674B2 true JP3061674B2 (ja) | 2000-07-10 |
Family
ID=11748770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010389A Expired - Fee Related JP3061674B2 (ja) | 1992-01-23 | 1992-01-23 | 利得制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5327097A (ja) |
| JP (1) | JP3061674B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09270723A (ja) * | 1996-03-29 | 1997-10-14 | Alps Electric Co Ltd | 携帯電話機の受信回路用ｉｃ |
| JP3479408B2 (ja) * | 1996-04-23 | 2003-12-15 | アルプス電気株式会社 | Ａｇｃ電圧補正回路 |
| EP1022848B1 (en) * | 1999-01-19 | 2010-05-05 | Panasonic Corporation | Amplifier and radio communication apparatus using the same |
| US6215355B1 (en) * | 1999-10-13 | 2001-04-10 | Tropian, Inc. | Constant impedance for switchable amplifier with power control |
| US6480067B1 (en) * | 2000-11-27 | 2002-11-12 | Sirenza Microdevices, Inc. | Peaking control for wideband laser driver applications |
| IT1319142B1 (it) * | 2000-11-28 | 2003-09-23 | St Microelectronics Srl | Amplificatore a basso rumore |
| KR102585866B1 (ko) * | 2016-06-21 | 2023-10-06 | 삼성전기주식회사 | 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1211106B (it) * | 1981-09-16 | 1989-09-29 | Ates Componenti Elettron | Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore. |
| JPS58181310A (ja) * | 1982-04-15 | 1983-10-24 | Mitsubishi Electric Corp | 電圧利得制御増幅装置 |
-
1992
- 1992-01-23 JP JP4010389A patent/JP3061674B2/ja not_active Expired - Fee Related
-
1993
- 1993-01-19 US US08/006,336 patent/US5327097A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677739A (ja) | 1994-03-18 |
| US5327097A (en) | 1994-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| JP2004343244A (ja) | 高周波増幅回路 | |
| JP3263089B2 (ja) | 低電圧アナログフロントエンド | |
| EP0938776A1 (en) | Folded-cascode amplifier stage | |
| JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形ｃ級増幅器 | |
| JP3061674B2 (ja) | 利得制御回路 | |
| JP2003060456A (ja) | 利得可変増幅回路 | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| JPH11340785A (ja) | 能動低域通過フィルタ | |
| JP2853763B2 (ja) | 増幅回路 | |
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| JP2002217659A (ja) | 利得制御回路 | |
| JP3004138B2 (ja) | 利得切換回路 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| JPS6335121B2 (ja) | ||
| JPH10126215A (ja) | 可変減衰装置 | |
| JP3562977B2 (ja) | 減衰回路 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JPH01213008A (ja) | 増幅回路 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| JP2002185274A (ja) | 利得切替増幅回路 | |
| JPH05291842A (ja) | 電力回路 | |
| JPS626363B2 (ja) | ||
| JP2577946B2 (ja) | 増幅回路 | |
| JPH0434844B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| LAPS | Cancellation because of no payment of annual fees |