JPH05291842A - 電力回路 - Google Patents
電力回路Info
- Publication number
- JPH05291842A JPH05291842A JP4113122A JP11312292A JPH05291842A JP H05291842 A JPH05291842 A JP H05291842A JP 4113122 A JP4113122 A JP 4113122A JP 11312292 A JP11312292 A JP 11312292A JP H05291842 A JPH05291842 A JP H05291842A
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitor
- circuit
- pin diode
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Abstract
(57)【要約】
【目的】ディジタルモードに必要なリニアリティを確保
しつつアナログモードにおける高い効率を維持できるア
ナログ・ディジタル共用の電力回路を実現する。 【構成】所定周波数帯域の信号を所定の利得をもって増
幅する電力増幅回路１と、電力増幅回路１の出力端に接
続されたコンデンサＣ20と、このコンデンサＣ20に接続
されたＰＩＮダイオードＤ20とを有するスイッチング回
路２とを設け、コンデンサＣ20とＰＩＮダイオードＤ20
の接続点に、所定の電圧の切替信号ＶSWを印加して、Ｐ
ＩＮダイオードＤ20をオンまたオフさせる。これによ
り、電力増幅回路１の出力端から効率のよいアナログ用
電力またはリニアリティの良好なディジタル用電力を選
択的に出力する。
しつつアナログモードにおける高い効率を維持できるア
ナログ・ディジタル共用の電力回路を実現する。 【構成】所定周波数帯域の信号を所定の利得をもって増
幅する電力増幅回路１と、電力増幅回路１の出力端に接
続されたコンデンサＣ20と、このコンデンサＣ20に接続
されたＰＩＮダイオードＤ20とを有するスイッチング回
路２とを設け、コンデンサＣ20とＰＩＮダイオードＤ20
の接続点に、所定の電圧の切替信号ＶSWを印加して、Ｐ
ＩＮダイオードＤ20をオンまたオフさせる。これによ
り、電力増幅回路１の出力端から効率のよいアナログ用
電力またはリニアリティの良好なディジタル用電力を選
択的に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、移動体通信などに適用
されるアナログ・ディジタル共用の電力回路に関するも
のである。
されるアナログ・ディジタル共用の電力回路に関するも
のである。
【０００２】
【従来の技術】移動体通信、たとえばセルラー方式に代
表される自動車電話の分野では、アナログ通信からディ
ジタル通信へと移行されつつあり、信号処理方式として
は周波数変調方式（ＦＭ；FREQUENCY MODULATION）から
位相変調方式（ＰＭ；PHASE MODULATION）による時分割
多重接続方式（ＴＤＭＡ；TIME DIVISION MULTIPLE ACC
ESS ）が採用されるようになっている。
表される自動車電話の分野では、アナログ通信からディ
ジタル通信へと移行されつつあり、信号処理方式として
は周波数変調方式（ＦＭ；FREQUENCY MODULATION）から
位相変調方式（ＰＭ；PHASE MODULATION）による時分割
多重接続方式（ＴＤＭＡ；TIME DIVISION MULTIPLE ACC
ESS ）が採用されるようになっている。
【０００３】したがって、自動車電話などの移動体通信
機における電力回路もアナログ方式からディジタル方式
へと移行しつつあるが、アナログ式セルラー方式とディ
ジタル式セルラー方式を併用するなど通信方式などにお
いてアナログとディジタルを併用するアナログ・ディジ
タル共用の電力回路を備えた移動体通信機が必要な場合
がある。このような移動体通信機の従来のディジタル用
電力回路は、広いリニアリティを確保するために、Ａ級
またはＡＢ級の電力増幅回路を飽和出力電力より小さな
出力電力の線形領域にて動作させる。一方、アナログ用
電力回路では、ディジタル通信ほどのリニアリティは必
要としないが、移動体通信においてはバッテリを電力源
とするため、その消費電力を最小にさせるために高い効
率が要求される。以上の二律背反する要求を満足させる
ため、従来はディジタル用電力回路とアナログ用電力回
路とを設け、これらを切り替えて使用するという試みが
なされている。
機における電力回路もアナログ方式からディジタル方式
へと移行しつつあるが、アナログ式セルラー方式とディ
ジタル式セルラー方式を併用するなど通信方式などにお
いてアナログとディジタルを併用するアナログ・ディジ
タル共用の電力回路を備えた移動体通信機が必要な場合
がある。このような移動体通信機の従来のディジタル用
電力回路は、広いリニアリティを確保するために、Ａ級
またはＡＢ級の電力増幅回路を飽和出力電力より小さな
出力電力の線形領域にて動作させる。一方、アナログ用
電力回路では、ディジタル通信ほどのリニアリティは必
要としないが、移動体通信においてはバッテリを電力源
とするため、その消費電力を最小にさせるために高い効
率が要求される。以上の二律背反する要求を満足させる
ため、従来はディジタル用電力回路とアナログ用電力回
路とを設け、これらを切り替えて使用するという試みが
なされている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たようにディジタル用電力回路とアナログ用電力回路と
を併用する方式では、二つの電力回路が必要で、装備さ
れる通信機などの装置の高価格化および大型化を招くと
いう問題がある。
たようにディジタル用電力回路とアナログ用電力回路と
を併用する方式では、二つの電力回路が必要で、装備さ
れる通信機などの装置の高価格化および大型化を招くと
いう問題がある。
【０００５】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ディジタルモードに必要な広範
囲なリニアリティを確保し、アナログモードにおける高
い効率を維持でき、しかも装備される装置の低価格化、
小型化並びに低消費電力化を図れるアナログ・ディジタ
ル共用の電力回路を提供することにある。
のであり、その目的は、ディジタルモードに必要な広範
囲なリニアリティを確保し、アナログモードにおける高
い効率を維持でき、しかも装備される装置の低価格化、
小型化並びに低消費電力化を図れるアナログ・ディジタ
ル共用の電力回路を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電力回路では、所定周波数帯域の信号を所
定の利得をもって増幅する電力増幅回路と、上記電力増
幅回路の出力端に接続されたコンデンサと、このコンデ
ンサに接続されたＰＩＮダイオードとを有するスイッチ
ング回路とを備えた。
め、本発明の電力回路では、所定周波数帯域の信号を所
定の利得をもって増幅する電力増幅回路と、上記電力増
幅回路の出力端に接続されたコンデンサと、このコンデ
ンサに接続されたＰＩＮダイオードとを有するスイッチ
ング回路とを備えた。
【０００７】また、本発明の電力回路では、上記コンデ
ンサとＰＩＮダイオードの接続点に、上記周波数で規定
される波長のλ／４または同等の長さを有するストリッ
プライン、このストリップラインの他端に接続された抵
抗を介して、上記ＰＩＮダイオードをオンまたはオフさ
せる制御電圧が印加されるようにした。
ンサとＰＩＮダイオードの接続点に、上記周波数で規定
される波長のλ／４または同等の長さを有するストリッ
プライン、このストリップラインの他端に接続された抵
抗を介して、上記ＰＩＮダイオードをオンまたはオフさ
せる制御電圧が印加されるようにした。
【０００８】
【作用】本発明によれば、コンデンサとＰＩＮダイオー
ドの接続点に、所定のオン・オフ電圧が印加されて、Ｐ
ＩＮダイオードがオンまたオフされる。これにより、電
力増幅回路の出力端から効率の高いアナログ用電力また
は広いリニアリティのディジタル用電力が選択的に出力
される。また、コンデンサを挿入したことにより、アナ
ログモードにおける効率が高く維持される。
ドの接続点に、所定のオン・オフ電圧が印加されて、Ｐ
ＩＮダイオードがオンまたオフされる。これにより、電
力増幅回路の出力端から効率の高いアナログ用電力また
は広いリニアリティのディジタル用電力が選択的に出力
される。また、コンデンサを挿入したことにより、アナ
ログモードにおける効率が高く維持される。
【０００９】また、本発明によれば、所定の周波数で規
定される波長のλ／４または同等の長さを有するストリ
ップライン、このストリップラインの他端に接続された
抵抗を介して、ＰＩＮダイオードをオンまたはオフさせ
る制御電圧が、コンデンサとＰＩＮダイオードの接続点
に印加される。
定される波長のλ／４または同等の長さを有するストリ
ップライン、このストリップラインの他端に接続された
抵抗を介して、ＰＩＮダイオードをオンまたはオフさせ
る制御電圧が、コンデンサとＰＩＮダイオードの接続点
に印加される。
【００１０】
【実施例】図１は本発明に係る電力回路の一実施例を示
すブロック構成図、図２は図１の詳細な回路図で、図
中、１は電力増幅回路、２はスイッチング回路をそれぞ
れ示している。
すブロック構成図、図２は図１の詳細な回路図で、図
中、１は電力増幅回路、２はスイッチング回路をそれぞ
れ示している。
【００１１】電力増幅回路１は、図１に示すように、第
１の広帯域高周波増幅部（以下、第１の増幅部という）
Ｑ１と第２の広帯域高周波増幅部（以下、第２の増幅部
という）Ｑ２が直列に接続されて構成され、入力電力を
所定の利得をもって、電力として要求されるレベルまで
増幅する。具体的には、たとえば入力端子Ｐinに入力し
た電力３ｄＢｍを約３０ｄＢｍ以上に増幅して出力端子
Ｐout から出力する。
１の広帯域高周波増幅部（以下、第１の増幅部という）
Ｑ１と第２の広帯域高周波増幅部（以下、第２の増幅部
という）Ｑ２が直列に接続されて構成され、入力電力を
所定の利得をもって、電力として要求されるレベルまで
増幅する。具体的には、たとえば入力端子Ｐinに入力し
た電力３ｄＢｍを約３０ｄＢｍ以上に増幅して出力端子
Ｐout から出力する。
【００１２】第１の増幅部Ｑ１は、図２に示すように、
高周波電界効果トランジスタ（以下、単に電界効果トラ
ンジスタという）ＦＥＴ１、コイルＬ10，Ｌ11、コンデ
ンサＣ10〜Ｃ14および抵抗Ｒ10，Ｒ11により構成されて
いる。電界効果トランジスタＦＥＴ１のゲートＧは入力
端子Ｐin およびコイルＬ10の一端と接続されている。
コイルＬ10の他端はコンデンサＣ10の一方の電極、抵抗
Ｒ10およびＲ11の一端に接続されている。コンデンサＣ
10の他方の電極および抵抗Ｒ11の他端は接地され、抵抗
Ｒ10の他端はゲート電源電圧Ｖｇに接続されている。ま
た、電界効果トランジスタＦＥＴ１のソースＳは接地さ
れ、ドレインＤはコイルＬ11の一端と接続され、コイル
Ｌ11の他端はドレイン電源電圧Ｖd1およびコンデンサＣ
11の一方の電極と接続され、コンデンサＣ11の他方の電
極は接地されている。さらに、電界効果トランジスタＦ
ＥＴ１のドレインＤとコイルＬ11の一端との接続中点は
コンデンサＣ12およびカップリングコンデンサＣ13の一
方の電極に接続され、コンデンサＣ12の他方の電極は接
地されている。また、コンデンサＣ13の他方の電極はコ
ンデンサＣ14の一方の電極と接続され、コンデンサＣ14
の他方の電極は接地されている。
高周波電界効果トランジスタ（以下、単に電界効果トラ
ンジスタという）ＦＥＴ１、コイルＬ10，Ｌ11、コンデ
ンサＣ10〜Ｃ14および抵抗Ｒ10，Ｒ11により構成されて
いる。電界効果トランジスタＦＥＴ１のゲートＧは入力
端子Ｐin およびコイルＬ10の一端と接続されている。
コイルＬ10の他端はコンデンサＣ10の一方の電極、抵抗
Ｒ10およびＲ11の一端に接続されている。コンデンサＣ
10の他方の電極および抵抗Ｒ11の他端は接地され、抵抗
Ｒ10の他端はゲート電源電圧Ｖｇに接続されている。ま
た、電界効果トランジスタＦＥＴ１のソースＳは接地さ
れ、ドレインＤはコイルＬ11の一端と接続され、コイル
Ｌ11の他端はドレイン電源電圧Ｖd1およびコンデンサＣ
11の一方の電極と接続され、コンデンサＣ11の他方の電
極は接地されている。さらに、電界効果トランジスタＦ
ＥＴ１のドレインＤとコイルＬ11の一端との接続中点は
コンデンサＣ12およびカップリングコンデンサＣ13の一
方の電極に接続され、コンデンサＣ12の他方の電極は接
地されている。また、コンデンサＣ13の他方の電極はコ
ンデンサＣ14の一方の電極と接続され、コンデンサＣ14
の他方の電極は接地されている。
【００１３】第２の増幅部Ｑ２は、図２に示すように、
高周波電界効果トランジスタ（以下、単に電界効果トラ
ンジスタという）ＦＥＴ２、コイルＬ12，Ｌ13、コンデ
ンサＣ15〜Ｃ19および抵抗Ｒ12，Ｒ13により構成されて
いる。電界効果トランジスタＦＥＴ２のゲートＧは、第
１の増幅部Ｑ１のカップリングコンデンサＣ13とコンデ
ンサＣ14との接続中点およびコイルＬ12の一端と接続さ
れている。コイルＬ12の他端はコンデンサＣ15の一方の
電極、抵抗Ｒ12およびＲ13の一端に接続されている。コ
ンデンサＣ15の他方の電極および抵抗Ｒ13の他端は接地
され、抵抗Ｒ12の他端はゲート電源電圧Ｖｇに接続され
ている。また、電界効果トランジスタＦＥＴ２のソース
Ｓは接地され、ドレインＤはコイルＬ13の一端と接続さ
れ、コイルＬ13の他端はドレイン電源電圧Ｖd2およびコ
ンデンサＣ16の一方の電極と接続され、コンデンサＣ16
の他方の電極は接地されている。さらに、電界効果トラ
ンジスタＦＥＴ２のドレインＤとコイルＬ13の一端との
接続中点はコンデンサＣ17およびカップリングコンデン
サＣ18の一方の電極に接続され、コンデンサＣ17の他方
の電極は接地されている。また、カップリングコンデン
サＣ18の他方の電極はコンデンサＣ19の一方の電極およ
び出力端子Ｐoutと接続され、コンデンサＣ19の他方の
電極は接地されている。
高周波電界効果トランジスタ（以下、単に電界効果トラ
ンジスタという）ＦＥＴ２、コイルＬ12，Ｌ13、コンデ
ンサＣ15〜Ｃ19および抵抗Ｒ12，Ｒ13により構成されて
いる。電界効果トランジスタＦＥＴ２のゲートＧは、第
１の増幅部Ｑ１のカップリングコンデンサＣ13とコンデ
ンサＣ14との接続中点およびコイルＬ12の一端と接続さ
れている。コイルＬ12の他端はコンデンサＣ15の一方の
電極、抵抗Ｒ12およびＲ13の一端に接続されている。コ
ンデンサＣ15の他方の電極および抵抗Ｒ13の他端は接地
され、抵抗Ｒ12の他端はゲート電源電圧Ｖｇに接続され
ている。また、電界効果トランジスタＦＥＴ２のソース
Ｓは接地され、ドレインＤはコイルＬ13の一端と接続さ
れ、コイルＬ13の他端はドレイン電源電圧Ｖd2およびコ
ンデンサＣ16の一方の電極と接続され、コンデンサＣ16
の他方の電極は接地されている。さらに、電界効果トラ
ンジスタＦＥＴ２のドレインＤとコイルＬ13の一端との
接続中点はコンデンサＣ17およびカップリングコンデン
サＣ18の一方の電極に接続され、コンデンサＣ17の他方
の電極は接地されている。また、カップリングコンデン
サＣ18の他方の電極はコンデンサＣ19の一方の電極およ
び出力端子Ｐoutと接続され、コンデンサＣ19の他方の
電極は接地されている。
【００１４】スイッチング回路２は、電力増幅回路１の
出力端に接続され、モード切替端子ＴSWへの切替信号Ｖ
SWの入力レベルに応じて、電力増幅回路１の出力端、す
なわち出力端子Ｐout から効率のよいアナログ用電力ま
たはリニアリティの良好なディジタル用電力を選択的に
出力させるようアナログモード時とディジタルモード時
の出力制御を行う。
出力端に接続され、モード切替端子ＴSWへの切替信号Ｖ
SWの入力レベルに応じて、電力増幅回路１の出力端、す
なわち出力端子Ｐout から効率のよいアナログ用電力ま
たはリニアリティの良好なディジタル用電力を選択的に
出力させるようアナログモード時とディジタルモード時
の出力制御を行う。
【００１５】スイッチング回路２は、図１および図２に
示すように、インピーダンス可変用コンデンサＣ20，バ
イパス用コンデンサＣ21、ＰＩＮダイオードＤ20、出力
端子Ｐout に出力される電力の周波数ｆの波長λのλ／
４の長さまたは同等の長さのストリップラインＬ20およ
び消費電流を制限する抵抗Ｒ20により構成されている。
具体的な接続は、コンデンサＣ20の一方の電極は、電力
増幅回路１のコンデンサＣ19の一方の電極と出力端子Ｐ
out との接続中点と接続され、他方の電極はＰＩＮダイ
オードＤ20のカソードおよびストリップラインＬ20の一
端と接続されている。また、ＰＩＮダイオードＤ20のア
ノードは接地され、ストリップラインＬ20の他端はコン
デンサＣ21の一方の電極および抵抗Ｒ20の一端と接続さ
れている。さらに、コンデンサＣ21の他方の電極は接地
され、抵抗Ｒ20の他端はモード切替端子ＴSWと接続され
ている。
示すように、インピーダンス可変用コンデンサＣ20，バ
イパス用コンデンサＣ21、ＰＩＮダイオードＤ20、出力
端子Ｐout に出力される電力の周波数ｆの波長λのλ／
４の長さまたは同等の長さのストリップラインＬ20およ
び消費電流を制限する抵抗Ｒ20により構成されている。
具体的な接続は、コンデンサＣ20の一方の電極は、電力
増幅回路１のコンデンサＣ19の一方の電極と出力端子Ｐ
out との接続中点と接続され、他方の電極はＰＩＮダイ
オードＤ20のカソードおよびストリップラインＬ20の一
端と接続されている。また、ＰＩＮダイオードＤ20のア
ノードは接地され、ストリップラインＬ20の他端はコン
デンサＣ21の一方の電極および抵抗Ｒ20の一端と接続さ
れている。さらに、コンデンサＣ21の他方の電極は接地
され、抵抗Ｒ20の他端はモード切替端子ＴSWと接続され
ている。
【００１６】以上の構成を有するスイッチング回路２
は、モード切替端子ＴSWへの所定レベル、具体的には、
アナログモード時には、ＰＩＮダイオードＤ20をオンに
維持させるため、ＰＩＮダイオードＤ20のアノード電
位、すなわち０Ｖ以下、たとえば−４Ｖで、ディジタル
モード時には、ＰＩＮダイオードＤ20をオフに維持させ
るため、ＰＩＮダイオードＤ20のアノード電位より十分
高い電圧、たとえば＋５．８Ｖである切替信号ＶSWの入
力状態に応じてＰＩＮダイオードＤ20をオンとオフの状
態に切り替え、これによりコンデンサＣ20を接地レベル
に対してオン・オフさせて、出力端子Ｐout とグランド
との間のインピーダンスを変更可能とし、ＰＩＮダイオ
ードＤ20がオンのとき出力端子Ｐout から効率のよいア
ナログ用電力を出力させ、また、ＰＩＮダイオードＤ20
がオフのときリニアリティの良好なディジタル用電力を
出力させ、モードに応じて選択的に出力させるように構
成されている。
は、モード切替端子ＴSWへの所定レベル、具体的には、
アナログモード時には、ＰＩＮダイオードＤ20をオンに
維持させるため、ＰＩＮダイオードＤ20のアノード電
位、すなわち０Ｖ以下、たとえば−４Ｖで、ディジタル
モード時には、ＰＩＮダイオードＤ20をオフに維持させ
るため、ＰＩＮダイオードＤ20のアノード電位より十分
高い電圧、たとえば＋５．８Ｖである切替信号ＶSWの入
力状態に応じてＰＩＮダイオードＤ20をオンとオフの状
態に切り替え、これによりコンデンサＣ20を接地レベル
に対してオン・オフさせて、出力端子Ｐout とグランド
との間のインピーダンスを変更可能とし、ＰＩＮダイオ
ードＤ20がオンのとき出力端子Ｐout から効率のよいア
ナログ用電力を出力させ、また、ＰＩＮダイオードＤ20
がオフのときリニアリティの良好なディジタル用電力を
出力させ、モードに応じて選択的に出力させるように構
成されている。
【００１７】次に、上記構成による動作を説明する。た
とえば、周波数ｆ＝８２４ＭＨｚの信号波が所定電力５
ｍＷ程度で入力端子Ｐinに入力されると、電力増幅回路
１の第１の増幅部Ｑ１の電界トランジスタＦＥＴ１によ
り所定の増幅作用を受けた後、さらに第２の増幅部Ｑ２
の電界トランジスタＦＥＴ２により所定の増幅作用を受
けて電力増幅回路１から、たとえば１〜２Ｗ程度の電力
が出力される。
とえば、周波数ｆ＝８２４ＭＨｚの信号波が所定電力５
ｍＷ程度で入力端子Ｐinに入力されると、電力増幅回路
１の第１の増幅部Ｑ１の電界トランジスタＦＥＴ１によ
り所定の増幅作用を受けた後、さらに第２の増幅部Ｑ２
の電界トランジスタＦＥＴ２により所定の増幅作用を受
けて電力増幅回路１から、たとえば１〜２Ｗ程度の電力
が出力される。
【００１８】このとき、ディジタルモード時には、切替
信号ＶSWが＋５．８Ｖのハイレベルでモード切替端子Ｔ
SWに入力される。これにより、ＰＩＮダイオードＤ20の
カソードが接地電位より高くなりＰＩＮダイオードＤ20
がオフ状態となって、出力端子Ｐout とグランドとの間
のインピーダンスがコンデンサＣ20，ストリップライン
Ｌ20およびコンデンサＣ21で規定されるインピーダンス
となる。その結果、本電力回路の出力として大きな飽和
出力電力が得られるようになり、所定の効率を維持しな
がら広範囲のリニアリティが確保され、広い線形領域に
てディジタル動作が可能な電力を提供する。
信号ＶSWが＋５．８Ｖのハイレベルでモード切替端子Ｔ
SWに入力される。これにより、ＰＩＮダイオードＤ20の
カソードが接地電位より高くなりＰＩＮダイオードＤ20
がオフ状態となって、出力端子Ｐout とグランドとの間
のインピーダンスがコンデンサＣ20，ストリップライン
Ｌ20およびコンデンサＣ21で規定されるインピーダンス
となる。その結果、本電力回路の出力として大きな飽和
出力電力が得られるようになり、所定の効率を維持しな
がら広範囲のリニアリティが確保され、広い線形領域に
てディジタル動作が可能な電力を提供する。
【００１９】一方、アナログモード時には、切替信号Ｖ
SWが−４Ｖのローレベルでモード切替端子ＴSWに入力さ
れる。これにより、ＰＩＮダイオードＤ20のカソードが
接地電位より低くなり、ＰＩＮダイオードＤ20がオン状
態となって、出力端子Ｐoutとグランドとの間のインピ
ーダンスがコンデンサＣ20の静電容量のみとなる。その
結果、本電力回路の出力として小さな飽和出力電力で高
い効率の電力を提供でき、図示しない後段の回路は飽和
領域にてアナログ動作するようになる。
SWが−４Ｖのローレベルでモード切替端子ＴSWに入力さ
れる。これにより、ＰＩＮダイオードＤ20のカソードが
接地電位より低くなり、ＰＩＮダイオードＤ20がオン状
態となって、出力端子Ｐoutとグランドとの間のインピ
ーダンスがコンデンサＣ20の静電容量のみとなる。その
結果、本電力回路の出力として小さな飽和出力電力で高
い効率の電力を提供でき、図示しない後段の回路は飽和
領域にてアナログ動作するようになる。
【００２０】なお、本例の場合、スイッチング回路２で
使用されるコンデンサＣ20，Ｃ21の容量および抵抗Ｒ20
の抵抗値は、たとえばコンデンサＣ20の容量が３ｐＦ、
コンデンサＣ21の容量が１０００ｐＦ、抵抗Ｒ20の抵抗
値が１ｋΩにそれぞれ設定される。
使用されるコンデンサＣ20，Ｃ21の容量および抵抗Ｒ20
の抵抗値は、たとえばコンデンサＣ20の容量が３ｐＦ、
コンデンサＣ21の容量が１０００ｐＦ、抵抗Ｒ20の抵抗
値が１ｋΩにそれぞれ設定される。
【００２１】以上のように、本電力回路では、ディジタ
ルモード時およびアナログモード時で、スイッチング回
路２のスイッチング動作により動作領域を変化させて、
ディジタルモード時に必要な広範囲のリニアリティを確
保しつつ、アナログモード時の効率を高いレベルに維持
することができ、また、出力端子からモードに応じた信
号波が約１Ｗの電力をもって出力される。
ルモード時およびアナログモード時で、スイッチング回
路２のスイッチング動作により動作領域を変化させて、
ディジタルモード時に必要な広範囲のリニアリティを確
保しつつ、アナログモード時の効率を高いレベルに維持
することができ、また、出力端子からモードに応じた信
号波が約１Ｗの電力をもって出力される。
【００２２】図３〜図５は、図１および図２に示す電力
回路の特性例を示している。図３はディジタルモード時
の出力電力と相互変調ひずみ（ＩＭＤ；INTERMODULATIO
N DISTORTION）との関係を示すグラフ、図４はディジタ
ルモード時の入力電力と出力電力ＰO および効率ηとの
関係を示すグラフ、図５はアナログモード時の入力電力
と出力電力ＰO および効率ηとの関係を示すグラフであ
る。図３に示すような、リニアリティの評価としての３
次、５次、７次についてのＩＭＤ特性を得るためには、
飽和出力電力を伸ばし線形領域にて動作させなければな
らないため、本電力回路におけるディジタルモードで
は、図４に示すように、入力電力３ｄＢｍで出力電力＋
３０ｄＢｍ時の効率ηはほぼ３５％程度にすぎない。し
かし、この場合、広いリニアリティが確保されている。
ここで、スイッチング回路２のモード切替端子ＴSWに切
替信号ＶSWを−４Ｖのローレベルで入力させてディジタ
ルモードからアナログモードに切り替えると、上述した
ように飽和領域で動作することになるため、入力電力３
ｄＢｍで出力電力＋３０ｄＢｍ時の効率ηはほぼ４５％
に向上する。
回路の特性例を示している。図３はディジタルモード時
の出力電力と相互変調ひずみ（ＩＭＤ；INTERMODULATIO
N DISTORTION）との関係を示すグラフ、図４はディジタ
ルモード時の入力電力と出力電力ＰO および効率ηとの
関係を示すグラフ、図５はアナログモード時の入力電力
と出力電力ＰO および効率ηとの関係を示すグラフであ
る。図３に示すような、リニアリティの評価としての３
次、５次、７次についてのＩＭＤ特性を得るためには、
飽和出力電力を伸ばし線形領域にて動作させなければな
らないため、本電力回路におけるディジタルモードで
は、図４に示すように、入力電力３ｄＢｍで出力電力＋
３０ｄＢｍ時の効率ηはほぼ３５％程度にすぎない。し
かし、この場合、広いリニアリティが確保されている。
ここで、スイッチング回路２のモード切替端子ＴSWに切
替信号ＶSWを−４Ｖのローレベルで入力させてディジタ
ルモードからアナログモードに切り替えると、上述した
ように飽和領域で動作することになるため、入力電力３
ｄＢｍで出力電力＋３０ｄＢｍ時の効率ηはほぼ４５％
に向上する。
【００２３】また、図６は、周波数ｆ＝８２４ＭＨｚ、
周波数間隔Δｆ＝１０ｋＨｚの２波の信号波を入力した
ときの本電力回路の１Ｗ出力時のＩＭＤ特性を示す図
で、横軸は周波数を、縦軸は相対出力をそれぞれ示して
いる。図６からわかるように、本電力回路によれば、Ｉ
ＭＤ特性が良好な出力を得ることができる。
周波数間隔Δｆ＝１０ｋＨｚの２波の信号波を入力した
ときの本電力回路の１Ｗ出力時のＩＭＤ特性を示す図
で、横軸は周波数を、縦軸は相対出力をそれぞれ示して
いる。図６からわかるように、本電力回路によれば、Ｉ
ＭＤ特性が良好な出力を得ることができる。
【００２４】以上説明したように、本実施例によれば、
ディジタルモードで必要なリニアリティを確保しつつ、
アナログモードでの効率を高いレベルに維持することが
できアナログ・ディジタル共用の自動車などに適用可能
である。
ディジタルモードで必要なリニアリティを確保しつつ、
アナログモードでの効率を高いレベルに維持することが
できアナログ・ディジタル共用の自動車などに適用可能
である。
【００２５】なお、本実施例では、特定的な例示とし
て、主としてアナログ・ディジタル併用セルラー方式に
適用する電力回路について説明したが、本発明の電力回
路の適用範囲は、移動体通信に限定されるものではな
い。また、本実施例では、スイッチング回路２のスイッ
チング素子として高周波特性に優れたＰＩＮダイオード
Ｄ20を用いたが、特に高速性などを要求されない装置の
電力回路として用いる場合には、他のダイオードを用い
ることができる。
て、主としてアナログ・ディジタル併用セルラー方式に
適用する電力回路について説明したが、本発明の電力回
路の適用範囲は、移動体通信に限定されるものではな
い。また、本実施例では、スイッチング回路２のスイッ
チング素子として高周波特性に優れたＰＩＮダイオード
Ｄ20を用いたが、特に高速性などを要求されない装置の
電力回路として用いる場合には、他のダイオードを用い
ることができる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
アナログ・ディジタル共用の電力回路における電力増幅
回路の出力端に接続されたコンデンサと、このコンデン
サに接続されたＰＩＮダイオードとを有するスイッチン
グ回路のスイッチングにより、ディジタルモードで必要
な広範囲なリニアリティを確保しつつ、アナログモード
での効率を高いレベルに維持することができる。また、
二つの電力回路を必要としないため、装備される装置の
低価格化、小型化並びに低消費電力化を図れ、ディジタ
ルモードとアナログモードとをスイッチングできる。
アナログ・ディジタル共用の電力回路における電力増幅
回路の出力端に接続されたコンデンサと、このコンデン
サに接続されたＰＩＮダイオードとを有するスイッチン
グ回路のスイッチングにより、ディジタルモードで必要
な広範囲なリニアリティを確保しつつ、アナログモード
での効率を高いレベルに維持することができる。また、
二つの電力回路を必要としないため、装備される装置の
低価格化、小型化並びに低消費電力化を図れ、ディジタ
ルモードとアナログモードとをスイッチングできる。
【図１】本発明に係る電力回路の一実施例を示すブロッ
ク図である。
ク図である。
【図２】図１の電力回路の詳細な回路図である。
【図３】ディジタルモード時の出力電力と相互変調ひず
みとの関係を示すグラフである。
みとの関係を示すグラフである。
【図４】ディジタルモード時の入力電力と出力電力およ
び効率との関係を示すグラフである。
び効率との関係を示すグラフである。
【図５】アナログモード時の入力電力と出力電力および
効率との関係を示すグラフである。
効率との関係を示すグラフである。
【図６】周波数ｆ＝８２４ＭＨｚ、周波数間隔Δｆ＝１
０ｋＨｚの２波の信号波を入力したときのＩＭＤ（相互
変調ひずみ）特性を示す図である。
０ｋＨｚの２波の信号波を入力したときのＩＭＤ（相互
変調ひずみ）特性を示す図である。
１…電力増幅回路 Ｑ１…第１の広帯域高周波増幅部 ＦＥＴ１…高周波電界効果トランジスタ Ｌ10，Ｌ11…コイル Ｃ10〜Ｃ14…コンデンサ Ｒ10，Ｒ11…抵抗 Ｑ２…第２の広帯域高周波増幅部 ＦＥＴ２…高周波電界効果トランジスタ Ｌ12，Ｌ13…コイル Ｃ15〜Ｃ19…コンデンサ Ｒ12，Ｒ13…抵抗 ２…スイッチング回路 Ｃ20…インピーダンス可変用コンデンサ Ｃ21…バイパス用コンデンサＣ21 Ｄ20…ＰＩＮダイオード Ｌ20…ストリップライン Ｒ20…抵抗 ＴSW…モード切替端子 Ｐin…入力端子 Ｐout …出力端子 ＶSW…切替信号
Claims (2)
- 【請求項１】 所定周波数帯域の信号を所定の利得をも
って増幅する電力増幅回路と、 上記電力増幅回路の出力端に接続されたコンデンサと、
このコンデンサに接続されたＰＩＮダイオードとを有す
るスイッチング回路とを備え、 上記コンデンサと上記ＰＩＮダイオードの接続点に、上
記ＰＩＮダイオードをオンまたはオフさせる電圧を印加
して、上記電力増幅回路の出力端から効率のよいアナロ
グ用電力またはリニアリティの良好なディジタル用電力
を選択的に出力するようにしたことを特徴とする電力回
路。 - 【請求項２】 上記コンデンサとＰＩＮダイオードの接
続点に、上記周波数で規定される波長λのλ／４または
同等の長さを有するストリップライン、このストリップ
ラインの他端に接続された抵抗を介して、上記ＰＩＮダ
イオードをオンまたはオフさせる制御電圧が印加される
請求項１記載の電力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4113122A JPH05291842A (ja) | 1992-04-06 | 1992-04-06 | 電力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4113122A JPH05291842A (ja) | 1992-04-06 | 1992-04-06 | 電力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291842A true JPH05291842A (ja) | 1993-11-05 |
Family
ID=14604084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4113122A Pending JPH05291842A (ja) | 1992-04-06 | 1992-04-06 | 電力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291842A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344255A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| US6980780B2 (en) * | 2001-03-26 | 2005-12-27 | Media Tek Inc. | Power controller |
| JP2007081604A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | スイッチ回路 |
-
1992
- 1992-04-06 JP JP4113122A patent/JPH05291842A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980780B2 (en) * | 2001-03-26 | 2005-12-27 | Media Tek Inc. | Power controller |
| JP2002344255A (ja) * | 2001-05-18 | 2002-11-29 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| JP2007081604A (ja) * | 2005-09-13 | 2007-03-29 | Nec Electronics Corp | スイッチ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811557B2 (ja) | 複数周波数帯域高効率線形電力増幅器 | |
| JP5512731B2 (ja) | ２段のマイクロ波のｅ級電力増幅器 | |
| US5745857A (en) | Gaas power amplifier for analog/digital dual-mode cellular phones | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| JPH06310954A (ja) | 半導体電力増幅集積回路 | |
| JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形ｃ級増幅器 | |
| US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
| JPH0376609B2 (ja) | ||
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JP3853604B2 (ja) | 周波数変換回路 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH05291842A (ja) | 電力回路 | |
| JP4389360B2 (ja) | 利得制御装置 | |
| JPH01173908A (ja) | 発振装置 | |
| JP3970454B2 (ja) | 高周波アイソレーションアンプ | |
| JPS62100006A (ja) | 低抗帰還形増幅器 | |
| JP4071549B2 (ja) | 多段増幅器 | |
| JPS5922416A (ja) | 高周波増幅回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH0955633A (ja) | 送信出力回路 | |
| JPH0537245A (ja) | 電子回路 | |
| JPH06101653B2 (ja) | モノリシツクマイクロ波増幅器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH0983268A (ja) | 高周波増幅器 |