JPH06101653B2 - モノリシツクマイクロ波増幅器 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はモノリシツクマイクロ波増幅器の利得制御回路
に関する。

（従来の技術） 近年マイクロ波固体回路ではGaAs等の半絶縁性基板上に
入出力整合回路やFET等の半導体素子を一体化するモノ
リシツクマイクロ波集積回路（以下MMICと称する）技術
が装置の小形化，低価格化が実現できるために広く用い
られる傾向にある。特にMMIC技術を用いたVHF帯からUHF
帯をカバーする広帯域，低雑音増幅器は、CATV幹線増幅
器，車載電話用低雑音増幅器や衛星放送屋外受信機用IF
増幅器等への応用が知られている。これらの各種の用途
では総合利得を一定に保つために増幅器には利得制御機
能が要求されている。

第４図は従来用いられている利得制御機能付きMMIC増幅
器の構成の一例である。第４図に示すように利得制御機
能付きMMIC増幅器では、多くの場合利得制御回路部１を
入力回路部２と出力回路部３の段間に設けている。

ここでマイクロ波信号は入力回路部２に接続した入力端
子４に入力され、入力回路部２を介して利得制御回路部
１に供給される。この利得制御回路部１では利得制御電
圧供給端子５から供給された制御信号により利得制御回
路部１の利得が変化し、種々に増幅されたマイクロ波信
号が出力される。さらにこの出力信号は出力回路部３を
介して出力端子６より出力される。又、利得制御回路1,
入力回路部２及び出力回路部３にはドレインバイアス供
給端子7,ゲートバイアス供給端子８からそれぞれドレイ
ンバイアス，ゲートバイアスが供給される。

次に、この利得制御回路部１として従来から用いられる
回路の一例を第５図に示す。第５図に示すように利得制
御回路部はカスコード接続された２個のGaAsFET（11,1
2）を用いている。すなわち増幅用FET11のドレイン端子
と利得制御用FET12のソース端子は接続している。又、
増幅用FET11のゲート端子は直流阻止用のキヤパシタ13
を介して信号入力端子14及びゲートバイアス抵抗15を介
してゲートバイアス端子16にそれぞれ接続している。一
方、利得制御用FET12のゲート端子は利得制御用のゲー
トバイアス信号Vcを供給するゲートバイアス端子17に接
続し、ドレイン端子は直流阻止用のキヤパシタ18を介し
て信号出力端子19及びドレインバイアス抵抗20を介して
ドレインバイアス端子21にそれぞれ接続している。

このような構成の回路では、信号入力端子14へ供給され
たマイクロ波信号は増幅用FET11により増幅された後、
利得制御用FET12を介して信号出力端子19から出力され
る。このときゲートバイアス信号をゲートバイアス端子
17に供給し、利得制御用FET12のゲートバイアス電圧を
変化させることで、利得制御用FET12のドレイン・ソー
ス間電圧が変化するために利得を制御することができ
る。

しかしながら第４図，第５図に示した構成のMMIC増幅器
では、ドレインバイアス用電源以外に利得制御用のバイ
アス電源が必要となるため、装置が複雑になり発振等を
起こしたり、電源変動により動作が不安定になる恐れが
あつた。又、利得制御用のバイアス電源とゲートバイア
ス端子17との距離が長くなると、寄生インダクタンスが
生じて利得制御用FETのゲートの負荷インピーダンスが
変化するので、増幅器の動作が不安定となる欠点も生じ
た。

（発明が解決しようとする問題点） 以上述べたように従来のモノリシツクマイクロ波増幅器
では、利得を制御するための電源が必要であり、このた
めに装置が複雑になるので発振等が生じたり動作が不安
定になつて性能が低下してしまう恐れが生じた。

そこで本発明ではこのような欠点を除去し、動作の安定
したモノリシツクマイクロ波増幅器を提供することを目
的とする。

〔発明の構成〕

（問題点を解決するための手段） 上記目的を達成するために本発明の増幅器では、カスコ
ード接続されたFETの増幅用FETのソース端子と接地間に
第１の抵抗及び第１のキヤパシタを接続し、利得制御用
FETのゲート端子と接地間に第２のキヤパシタと可変抵
抗器とを接続する。さらに利得制御用FETのゲート端子
及びドレイン端子はそれぞれ第２の抵抗及びドレインバ
イアス抵抗を介して電源供給端子に接続することにより
構成する。

（作用） 本発明のMMIC増幅器では利得制御用FETのゲート端子に
は第２の抵抗と可変抵抗により電源供給端子から利得制
御用電圧が供給される。又可変抵抗器の抵抗値を変化さ
せ、利得制御用FETのゲート端子に供給されるゲート電
圧を変化させると、増幅用FETのソース端子に接続した
第１抵抗により利得制御用FETのドレイン・ソース間電
圧が変化する。すなわち、増幅用FETで増幅されたマイ
クロ波信号は利得制御回路により利得制御が行なわれて
出力される。

したがつて、利得制御用FETのゲート端子へ供給する制
御信号を供給する電源を新たに設ける必要がなく装置の
構成を簡単にすることができる。

（実施例） 以下本発明の一つの実施例を図面を参照して説明する。

本発明のモノリトツクマイクロ波増幅器は利得制御回路
を改良したものであり、入力回路部や出力回路部あるい
はそれらと利得制御回路との接続は第４図に示した従来
のモノリシツクマイクロ波増幅器と同様である。第１図
は本発明に係る利得制御回路を示したものであり、第５
図の従来の利得制御回路と共通する部分には同一の番号
を付した。

第１図に示すように利得制御回路は、カスコード接続さ
れた２個のFETの第１のFET（以下増幅器用FETと称す
る）11のゲート端子は直流阻止用キヤパシタ13を介して
入力端子14及び抵抗31を介して接地端子とそれぞれ接続
している。又、増幅用FET11のソース電極は並列に接続
された抵抗32とバイパス用キヤパシタ33を介して接地し
ている。

一方、カスコード接続された第２のFET（以下利得制御
用FETと称する）12のゲート端子は外部に設けられる可
変抵抗器34を介して接地端子及び抵抗35を介してドレイ
ンバイアス端子21にそれぞれ接続している。又、利得制
御用FET12のドレイン端子はドレインバイアス抵抗20を
介してドレインバイアス端子及び直流阻止用コンデンサ
18を介して出力端子19にそれぞれ接続している。

以上の構成のモノリシツクマイクロ波増幅器では、入力
回路部を通つて入力端子17に供給した入力信号は増幅用
FET11で増幅された後、利得接続用FET12のソース端子に
供給する。ここで、利得制御用FET12のゲート端子には
抵抗35と可変抵抗器34によりドレインバイアス端子21か
ら制御用電圧が供給される。ここで、可変抵抗器34の抵
抗値を変化させることにより利得制御用FET12のゲート
端子に供給されるゲート電圧が変化し、又増幅用FET11
のソース端子には抵抗32が接続されるので、利得制御用
FET12のドレイン・ソース間電圧が変化して利得制御用F
ET12のドレイン端子から出力されるマイクロ波信号は変
化する。したがつて、従来使用されていた利得制御用の
電源が不要になる。

なお、利得制御用FET12のゲート端子には高周波を短絡
させるためにキヤパシタ36を接続しているが、可変抵抗
器34,抵抗35を抵抗値が１〜4kΩのものを使用すること
により、キヤパシタ36の値は３〜5PFに設計すれば高周
波では充分低インピーダンスとなりキヤパシタ36の小形
化を図ることができる。又、増幅用FET11のゲート端子
に接続されるゲートバイアス用抵抗31を接地することに
よりゲートバイアス電源が不要になる。

ところで、可変抵抗器34を変化させて増幅用FETの利得
を制御する場合、可変抵抗器34の抵抗値が高周波短絡用
キヤパシタ36のインピーダンスより小さくなり、可変抵
抗器34と利得制御用FET12のゲート端子との距離が長く
なるとMMIC増幅器の動作が不安定となることがある。こ
の問題を解決するために本発明の他の実施例を第２図に
示す。

すなわち、第２図は第１図に示した本発明の第１の実施
例において、利得制御用FET12のゲート端子に抵抗41を
介して可変抵抗器34,抵抗35,高周波短絡用キヤパシタ36
を接続し、又、ゲート端子には一端が接地されたキヤパ
シタ42を接続している。

このような構成にすることにより可変抵抗器34の抵抗値
の変化に関係なくゲートの終端条件が一定になり、可変
抵抗器34の抵抗値が小さくなつても抵抗41により利得制
御用FET12のゲート側インピーダンスはほぼ一定となつ
てMMIC増幅器を安定に動作させることができる。

又、第１図のMMIC増幅器の利得制御回路において２個の
FET（11,12）のかわりにデデユアルゲートFETを使用し
てもよい。すなわち、デユアルゲートFETの第１のゲー
ト端子，ソース端子をそれぞれ増幅用FET11のゲート端
子，ソース端子の接続個所に接続し、デユアルゲートFE
Tの第２のゲート端子，ソース端子をそれぞれ利得制御
用FET12のゲート端子，ドレイン端子の接続個所に接続
した回路を構成することも可能である。

第３図にデユアルゲートFET43を使用したMMIC増幅器の
利得制御回路部を示すが、動作は第１図に示した２個の
FETを使用した利得制御回路部と同様であり、外部に設
けた可変抵抗器34の抵抗値を変化させることにより利得
が変化する。したがつて利得変化用の外部電源を必要と
せず、回路の小形化を図ることができる。

〔発明の効果〕

以上述べたように本発明によれば、MMIC増幅器の利得を
制御する場合、ドレインバイアス電源を利用して行うの
で、利得を制御するための電源が不要になり、発振が起
きにくく動作の安定したMMIC増幅器を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明のMMIC増幅器に係る利得制御回路部を示
す回路図、第２図及び第３図は本発明の他の実施例を示
す回路図、第４図は従来のMMIC増幅器の構成図、第５図
は従来の利得制御回路部を示す回路図である。 11……増幅用FET、12……利得制御用FET、14……入力端
子、19……出力端子、21……ドレインバイアス供給端
子、31,32,35……抵抗、34……可変抵抗器、36……高周
波バイパス用キヤパシタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】そのゲート端子に入力されるマイクロ波信
   号を増幅する第１のFETと、そのソース端子が前記第１
   のFETのドレイン端子に接続し、そのドレイン端子から
   増幅されたマイクロ波信号を出力する第２のFETと、前
   記第１のFETのゲート端子と接地間に接続したゲートバ
   イアス抵抗と、前記第１のFETのソース端子と接地間に
   接続し、互いに並列接続した第１の抵抗及び第１のキヤ
   パシタと、前記第２のFETのドレイン端子と電源供給端
   子間に接続したドレインバイアス抵抗と、前記第２のFE
   Tのゲート端子と接地間に接続した可変抵抗器及び第２
   のキヤパシタと、前記第２のFETのゲート端子と前記電
   源供給端子間に接続した第２の抵抗とを具備することを
   特徴とするモノリシツクマイクロ波増幅器。
2. 【請求項２】前記可変抵抗器、第２のキヤパシタ及び前
   記第２の抵抗が第３の抵抗を介して前記第２のFETのゲ
   ート端子に接続し、かつ前記第２のFETのゲート端子と
   接地間に第３のキヤパシタを接続することを特徴とする
   特許請求の範囲第（１）項記載のモノリシツクマイクロ
   波増幅器