JPH01269304A - 出力インピーダンス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は出力インピーダンス制御回路に関し、特に入力
信号周波数がマイクロ波帯であるＦＥＴミキサと中間周
波増幅回路間の整合性を改善するためのＦＥＴミキサの
出力インピーダンスの制御回路に関する。

従来の技術 近年ＧａＡｓ　　ＭＥＳ　　ＦＥＴ　（ｍｅｔａｌｌｉ
ｃｓｈ。

ｔｔｏｋｅｙ　ｂａｒｒｉｅｒＦ　Ｅ　Ｔ）の高性能化
に伴ない、これを周波数混合素子として使用したマイク
ロ波帯ミキサ、及びＦＥＴミキサと中間周波増幅器を単
一基板上に集積化したミキザモノリシソクマイクロ波Ｉ
Ｃ（ミキサＭＭＩＣ）の開発が進められている。ＦＥＴ
ミキサはグイオートミキサに較べて雑音指数は若干劣る
が、増幅機能を有し、しかもＦＥＴにおけるドレイン・
ゲート間のアイソレーション効果が利用できるため、フ
ィルタ系が簡単になる等の特長があり、量産性、低価格
化の要請に応え得るミキサＭＭ　Ｉ　Ｃの開発が待たれ
ている。

第３図は従来のＦＥＴミキサの一例を示す図であり、３
１は入力信号に対する整合回路、３２は局発入力に対す
る整合回路、３３はデュアルゲ−１−Ｆ　ＥＴミミキ、
３４はローパスフィルタを兼ねた中間周波ＩＦ倍信号対
する整合回路である。

ところで上記のような回路を単一基板」二にモノリシッ
ク化する場合、通常大面積を必要とする中間周波信号に
対する整合回路部３４は除去され、ＦＥＴミキサからの
ＩＦ出力信号はＩＦ増幅器となるバッファアンプに直接
結合する構成が採られている。第４図にＩＦ出力信号を
バッファアンプに直接与えてなるＦＥＴミキサＭＭＩＣ
回路構成の一例を示す。４１はＩＦ増幅器となるバッフ
ァアンプであり、４２はＦＥＴミキサの出力インピーダ
ンスを制御するための抵抗（Ｒ１）でＦＥＴのドレイン
バイアス用の負荷抵抗を兼ねている。

見目が解決しようとする課題 一般的にＩＦバッファアンプ４１は帯域内利得の平坦性
、低出力ＶＳＷＲ（電圧定在波比）等の必要性から負帰
還増幅回路が採用され、このような回路では入力インピ
ーダンスも５０Ωに近くなり低入力ＶＳＷＲとなってい
る。それに対してＧａＡｓ　　ＭＥＳ　　ＦＥＴをマイ
クロ波ミキサとして使用した場合、１Ｆ周波数帯域にお
ける出力インピーダンスは通常数にΩと高く、ＦＥＴミ
キサと■Ｆバッファアンプを直結する場合、インピーダ
ンス整合を改善するために抵抗Ｒ１！、によるＦＥＴミ
キサの出力インピーダンスの調整制御が必要となる。し
かしインピーダンス整合を改善するように抵抗１’ｌを
設定しようとすると、抵抗値は比較的小さく設定する必
要があり、ＦＥＴミキサの出力端でのＩＦ信号レしルが
低下し、整合性の改善は図れるが結果的に変換利得が改
善されないという不都合が生しる。このような問題に対
して高入力インピーダンスを低出力インピーダンスに変
換する方法としてＦＥＴソースフォロワ回路の適用が提
案されている。

第５図にＦＥＴソースフォロワ回路の一例を示す。第６
図は同ソースフォロワ回路の等価回路図である。この回
路における電圧利得Ａｖはであり入力インピーダンスＺ
ｉは 出力インピーダンスＺｏは ｅｏ　　　　　　　　　　　　　　１ ここでＣｇｓはゲートソース間、Ｃｇｄはゲート・ドレ
イン間容量である。

通常ｇｍ＞＞ｇｄｌｇｍ＞＞ｊωＣｇｓであり、１／Ｒ
ｓ＜　＜　ｇ　ｍすなわちソース負荷抵抗Ｒｓが充分ｇ
ｍ ちソースフォロワ回路は□＜　＜　ｇ　ｍとするこＲｓ とによってＩＦ信号レベルの低下が少なく、かつ出力イ
ンピーダンスをＦＥＴの変換コンダクタンスｇｍで調整
できるという利点があり、かつＦＥＴと抵抗で構成でき
るのでＭＭ　Ｉ　Ｃ化に有利である。一方ソースフォロ
ワ回路では電圧利得、出力インピーダンスの制御性及び
位相推移の点よりソース負荷抵抗Ｒｓが大きい方が有利
となる。しかしＲｓの大きさは直流バイアス条件によっ
て制限される。

第７図にＲｓ負負荷場合の動作曲線（Ａ）を示す。

ドレインバイアスＶｄｄ一定の場合、ソース負荷抵抗Ｒ
ｓを大きく設定するとＦＥＴに流し得るドレイン電流は
低く制限さ、れ、ＦＥＴゲートへのバイアス印加によっ
て制御し得るＦＥＴのｇｍの範囲も狭くなる。すなわち
ソースフォロワ回路の出力インピーダンスの制御範囲が
制限される。又ソース負荷抵抗としてソース・ゲート間
が接続されたＦＥＴを負荷とする方法も考えられるが、
その場合同じ第７図に示す動作曲線（Ｂ）となり、ソー
スフォロワＦＥＴのゲートバイアスを深くかけた時、負
荷ＦＥＴは非飽和領域での動作となりソースフォロワ回
路の実効的なソース負荷抵抗は低くなってしまうと云う
不都合が生じる。

本発明は上記の問題点に鑑み、ソースフォロワ回路によ
るインピーダンス変換手段において電圧利得Ａｖをほぼ
１とした状態下で出力インピーダンスの制御範囲を大巾
に拡大し得る回路を提供するものである。

課題を”するための手段 本発明の出力インピーダンス制御回路は、ＦＥＴのドレ
イン電圧・電流特性における飽和ドレイン電流特性が、
ソースフォロワＦＥＴのそれよりも小さなＦＥＴをソー
ス負荷とし、ソースフォロワＦＥＴのゲート及び負荷Ｆ
ＥＴのゲートに各々抵抗を介して共通のゲートバイアス
を印加する端子を設けてＦＥＴ負荷のソースフォロワ回
路を構成する。

作用 通常、ソースフォロワＦＥＴのｇｒｎを制御するために
共通のゲートバイアス印加端子より出力インピーダンス
制御電圧Ｖｇを印加すると、ソースフォロワＦＥＴのゲ
ート・ソース間電圧Ｖｇｓ。

と負荷ＦＥＴのゲート・ソース間電圧Ｖｇｓ２との関係
は常にＶｇｓ、≦Ｖｇ　ｓ２となり、負荷ＦＥＴにはよ
り浅いゲート・ソース間バイアスが印加されることにな
る。本発明の回路ではソース負荷ＦＥＴの飽和ドレイン
電流特性をソースフォロワＦＥＴのそれよりも小さく設
定しているため、両ＦＥＴとも飽和領域での動作がより
行われやすくなり実効的なソース負荷抵抗を大きく保ち
ながら制御電圧ＶｇによるＦＥＴのｇｍの制御範囲を広
くできる。その結果出力インピーダンス制御回路の電圧
利得はほぼ１に保たれ、制御電圧Ｖｇの印加によるソー
スフォロワＦＥＴのｇｍの変化に従って出力インピーダ
ンスが有効に制御できる。

又本発明の出力インピーダンス制御回路はＭＭＴＣ化す
る上で問題も少なく以下の実施例で示ずようにＦＥＴミ
キサＭＭ　Ｉ　Ｃの高性能化、歩留の向上が図れる。

実施例 第１図（ａ）は本発明のソースフォロワ回路による出力
インピーダンス制御回路の一実施例を示す。

同制御回路はＧａＡｓ基板を用いてモノリシックＩＣに
構成され、ソースフォロワＦＥＴＩＩはゲートを入力と
し、ドレインをバイアス電源Ｖｄｄに、ソースを出力に
接続してなる。ソースフォロワＦＥＴ１．１にはソース
負荷となるＦＥＴが接続されている。ここで」二記負荷
ＦＥＴ１２は、ドレイン電圧電流特性における飽和ドレ
イン電流特性が上記ソースフォロワＦＥＴ１１の飽和ド
レイン電流特性よりも小さく設計され、例えばゲート巾
がソースフォロワＦＥＴＩＩのゲート巾の約２に設計さ
れている。

上記ソースフォロワＦＥＴＩＩのゲートには抵抗１３が
、また負荷ＦＥ７１２のゲートにはバイアス用の抵抗１
４が接続され、各抵抗１３．１４の他端は共通に接続さ
れてソースフォロワ回路の出力インピーダンスをコント
ロールするための共通ゲートバイアス印加端子１５とな
る。尚、上記バイアス抵抗］３．１４の値は具体的には
２にΩ程度とし、またドレインバイアス電圧Ｖｄｄとし
て両ＦＥＴを飽和領域で動作させるのに充分でかつドレ
イン耐圧以下である＋５Ｖを印加する。

共通ゲートバイアス印加端子１５に制御電圧Ｖｇを印加
することによってソースフォロワＦＥＴＩＩのゲート・
ソース間電圧Ｖｇｓ、が変動して変換コンダクタンスｇ
ｍを制御し、ソースフォロワ回路の出力インピーダンス
が制御出来る。その特質荷ＦＥＴ１２のゲート・ソース
間電圧はＶｇｓ２−Ｖｇであり、ソースフォロワＦＥＴ
ＩＩの動作点は第１図（ｂ）に示す負荷曲線（ｘ）上に
存在する。もし負荷ＦＥＴ１２としてその飽和ドレイン
電流特性がソースフォロワＦＥＴＩＩのそれと同等又は
より大きなＦＥＴを使用すると仮定すると、第１回（Ｃ
）に示すようにソースフォロワＦＥＴの動作点は点Ｑと
なってしまい負荷ＦＥＴ１２は飽和領域で動作しにくく
なる。それに対して本実施例では、負荷ＦＥＴ１２のゲ
ー１−ｒｌ］を小さく設計しているため飽和ドレイン電
流特性がソースフォロワＦＥＴ１１のそれよりも小さく
なっている。そのため、ソースフォロワＦＥＴＩＩのゲ
ート・ソース間電圧■ｇｓ＋　＝ｖｇ−Ｖｄｓｚ（但し
Ｖｇｓ２は負荷ＦＥＴ１２のドレイン・ソース間電圧）
時の動作曲線と、負荷ＦＥＴ１２のゲート・ソース間電
圧”　ｇ　Ｓ　ｚ　−Ｖｇ時の動作曲線とが第１図（ｂ
）に示す点（Ｐ）で交わることになり、各ＦＥＴＩＩ、
１２の動作は飽和領域での動作となりやすい。その結果
、ソース負荷ＦＥＴ１２はより飽和領域で動作させるこ
とが可能となって実効的なソース負荷抵抗は充分大きな
値とすることができ、電圧利得の低下、位相推移を極力
抑えながら外部より出力インピーダンスを広範囲に制御
することができる。

第２図はデュアルゲー）ＦＥＴミキサと上記構成からな
る出力インピーダンス制御回路とＩＦバッファアンプよ
り構成したＦＥＴミキサＩＣの一実施例を示す回路図で
ある。１Ｆ周波数帯域において高出力インピーダンスで
あるＦＥＴミキサに上記出力インピーダンス制御回路を
接続することによってＦＥＴミキサの出力インピーダン
スが制御でき、ＩＦバッファアンプとの良好な整合が得
られ、ＦＥＴミキサＩＣの変換利得の大巾な向上が図れ
る。又このようなＦＥＴミキサＩＣをＭＭＩＣ化した場
合、ＦＥＴ、抵抗、ＭＩＭキャパシタですべての回路要
素を構成できるため一般的プロセスで製造することがで
きる。そして出力インピーダンス制御機能が有効に働く
のでＦＥＴミキサ、及びＩＦバッファアンプの特性のバ
ラツキも吸収できＦＥＴミキサＭＭＩＣの歩留向上が図
られる。

発１μパか果 以上詳細に説明したように、本発明によればインピーダ
ンス変換手段としてのソースフォロワ回路の出力インピ
ーダンスの制御範囲を大巾に拡大することができ、広範
囲の入力信号に対して安定したインピーダンス変換を施
こすことができるため回路動作の信顛性が高まるだけで
なく、回路設計もし易くなり、特に高性能で小形なＦＥ
ＴミキサＩＣが提供できる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例による出力インピーダ
ンス制御回路図、第１図（ｂ）は同実施例のソースフォ
ロワＦＥＴの動作点を示す図、第１図（ｃ）はソース負
荷ＦＥＴとして飽和ドレイン電流特性の大きなＦＥＴを
接続した場合のソースフォロワＦＥＴの動作点を示す図
、第２図は本発明の一実施例による出力インピーダンス
制御回路を組込んだＦＥＴミキサＩＣの回路図、第３図
は従来のＦＥＴミキサの構成図、第４図は従来のＦＥＴ
ミキサＭＭＩＣの構成図、第５図は一般的なＦＥＴソー
スフォロワ回路図、第６図はその等価回路図、第７図は
ソースフォロワＦＥＴのソース負荷が抵抗（Ｒｓ）の場
合とＦＥＴである場合の動作曲線を示す図である。 １１−　ソースフォロワＦＥＴ。 １２−　ソース負荷ＦＥＴ。 １３．１４−−一抵抗。 １５−ゲートバイアス印加端子。

Claims (1)

【特許請求の範囲】
1. （１）電界効果トランジスタ（ＦＥＴ）のゲートを入力
   としソースより出力を取り出すソースフォロワＦＥＴの
   ソース負荷として、ソースフォロワＦＥＴのドレイン電
   圧電流特性における飽和ドレイン電流特性よりも小さな
   飽和ドレイン電流特性を示すＦＥＴを接続し、ソースフ
   ォロワＦＥＴのゲート及び負荷ＦＥＴのゲートに共通な
   ゲートバイアスを印加する制御端子を設けたことを特徴
   とする出力インピーダンス制御回路。