JP2642600B2 - 半導体高周波スイッチ回路 - Google Patents
半導体高周波スイッチ回路Info
- Publication number
- JP2642600B2 JP2642600B2 JP19836894A JP19836894A JP2642600B2 JP 2642600 B2 JP2642600 B2 JP 2642600B2 JP 19836894 A JP19836894 A JP 19836894A JP 19836894 A JP19836894 A JP 19836894A JP 2642600 B2 JP2642600 B2 JP 2642600B2
- Authority
- JP
- Japan
- Prior art keywords
- switch circuit
- frequency switch
- fet
- semiconductor high
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、概ね１ＧＨｚ以上のマ
イクロ波帯、準ミリ波帯、ミリ波帯などの高周波帯にお
いて用いられる半導体高周波スイッチ回路に関する。
イクロ波帯、準ミリ波帯、ミリ波帯などの高周波帯にお
いて用いられる半導体高周波スイッチ回路に関する。
【０００２】
【従来の技術】図１０に、３個のＰチャンネル電界効果
トランジスタ（以下、電界効果トランジスタをＦＥＴと
いう。）を用いた従来例の半導体高周波スイッチ回路の
構成例を示す。図１０に示すように、入力端子１と出力
端子２との間に、３つのＰチャンネルＦＥＴ６，７，８
が接続される。ここで、入力端子１は、ＦＥＴ６のソー
スとドレインとを介して、ＦＥＴ７及びＦＥＴ８の各ソ
ースに接続される。ＦＥＴ８のドレインはアースに接地
され、ＦＥＴ７のドレインは出力端子２に接続される。
さらに、ＦＥＴ６，７，８の各ゲートはそれぞれ抵抗素
子９，１１，１０を介して制御端子３，５，４に接続さ
れる。
トランジスタ（以下、電界効果トランジスタをＦＥＴと
いう。）を用いた従来例の半導体高周波スイッチ回路の
構成例を示す。図１０に示すように、入力端子１と出力
端子２との間に、３つのＰチャンネルＦＥＴ６，７，８
が接続される。ここで、入力端子１は、ＦＥＴ６のソー
スとドレインとを介して、ＦＥＴ７及びＦＥＴ８の各ソ
ースに接続される。ＦＥＴ８のドレインはアースに接地
され、ＦＥＴ７のドレインは出力端子２に接続される。
さらに、ＦＥＴ６，７，８の各ゲートはそれぞれ抵抗素
子９，１１，１０を介して制御端子３，５，４に接続さ
れる。
【０００３】以上のように構成された従来例の半導体高
周波スイッチ回路において、ＦＥＴ６及び７の各制御端
子３，５にそれぞれ０Ｖを印加すると同時に、ＦＥＴ８
の制御端子４にＦＥＴ８のピンチオフ電圧以上の負電圧
を印加すると、ＦＥＴ６及び７がオンとなるとともにＦ
ＥＴ８がオフとなる。このとき、入力端子１と出力端子
２との間はほぼ短絡状態となり、当該半導体高周波スイ
ッチ回路はオンとなる。一方、ＦＥＴ６及び７の各制御
端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧以
上の負電圧を印加すると同時に、ＦＥＴ８の制御端子４
に０Ｖを印加すると、ＦＥＴ６及び７がオフとなるとと
もにＦＥＴ８がオンとなる。このとき、入力端子１と出
力端子２との間はほぼ開放状態となり、当該半導体高周
波スイッチ回路はオフとなる。
周波スイッチ回路において、ＦＥＴ６及び７の各制御端
子３，５にそれぞれ０Ｖを印加すると同時に、ＦＥＴ８
の制御端子４にＦＥＴ８のピンチオフ電圧以上の負電圧
を印加すると、ＦＥＴ６及び７がオンとなるとともにＦ
ＥＴ８がオフとなる。このとき、入力端子１と出力端子
２との間はほぼ短絡状態となり、当該半導体高周波スイ
ッチ回路はオンとなる。一方、ＦＥＴ６及び７の各制御
端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧以
上の負電圧を印加すると同時に、ＦＥＴ８の制御端子４
に０Ｖを印加すると、ＦＥＴ６及び７がオフとなるとと
もにＦＥＴ８がオンとなる。このとき、入力端子１と出
力端子２との間はほぼ開放状態となり、当該半導体高周
波スイッチ回路はオフとなる。
【０００４】
【発明が解決しようとする課題】図１１は、図１０の従
来例の半導体高周波スイッチ回路のシミュレーション結
果である通過損失の周波数特性のグラフである。図１１
から明らかなように、オン時の通過損失は０に近い値と
なるが、オフ時には、周波数が高くなるにつれて通過損
失が低下し、オン時とオフ時の通過損失比（以下、通過
損失比という。）又はアイソレーションが小さくなると
いう問題点があった。これは、ＦＥＴ６，７の寄生容量
のために、オフ時に信号が出力端子２に漏れるためであ
り、当該通過損失比のとり得る値に限界がある。さらに
高い通過損失比をとるためには、スイッチとしての段数
を増やせばよいが、そうした場合にはスイッチのオン時
の挿入損失が増し、回路面積も大きくなるという欠点が
ある。
来例の半導体高周波スイッチ回路のシミュレーション結
果である通過損失の周波数特性のグラフである。図１１
から明らかなように、オン時の通過損失は０に近い値と
なるが、オフ時には、周波数が高くなるにつれて通過損
失が低下し、オン時とオフ時の通過損失比（以下、通過
損失比という。）又はアイソレーションが小さくなると
いう問題点があった。これは、ＦＥＴ６，７の寄生容量
のために、オフ時に信号が出力端子２に漏れるためであ
り、当該通過損失比のとり得る値に限界がある。さらに
高い通過損失比をとるためには、スイッチとしての段数
を増やせばよいが、そうした場合にはスイッチのオン時
の挿入損失が増し、回路面積も大きくなるという欠点が
ある。
【０００５】本発明の目的は、従来例に比較してより大
きなオン時とオフ時の通過損失比を得ることができ、し
かも回路構成が簡単である半導体高周波スイッチ回路を
提供することにある。
きなオン時とオフ時の通過損失比を得ることができ、し
かも回路構成が簡単である半導体高周波スイッチ回路を
提供することにある。
【０００６】
【課題を解決するための手段】この発明に係る半導体高
周波スイッチ回路は、一方の電極が入力端子に接続され
た第１のＦＥＴの他方の電極と、一方の電極が出力端子
に接続された第２のＦＥＴの他方の電極と、一方の電極
が接地された第３のＦＥＴの他方の電極とを接続し、上
記第１のＦＥＴと上記第２のＦＥＴと上記第３のＦＥＴ
の各ゲートが制御端子に接続されてなる半導体高周波ス
イッチ回路において、上記入力端子と上記出力端子との
間に、それぞれ概略１／４波長の線路長を有し互いに直
列に接続された第１及び第２の伝送線路を接続し、上記
第１の伝送線路と上記第２の伝送線路との接続点と接地
点との間に、概略１／４波長の線路長を有する第３の伝
送線路を接続し、上記入力端子と接地点との間に、概略
１／１６波長の線路長を有する第４の伝送線路を接続
し、上記出力端子と接地点との間に、概略１／１６波長
の線路長を有する第５の伝送線路を接続して構成したこ
とを特徴とする。
周波スイッチ回路は、一方の電極が入力端子に接続され
た第１のＦＥＴの他方の電極と、一方の電極が出力端子
に接続された第２のＦＥＴの他方の電極と、一方の電極
が接地された第３のＦＥＴの他方の電極とを接続し、上
記第１のＦＥＴと上記第２のＦＥＴと上記第３のＦＥＴ
の各ゲートが制御端子に接続されてなる半導体高周波ス
イッチ回路において、上記入力端子と上記出力端子との
間に、それぞれ概略１／４波長の線路長を有し互いに直
列に接続された第１及び第２の伝送線路を接続し、上記
第１の伝送線路と上記第２の伝送線路との接続点と接地
点との間に、概略１／４波長の線路長を有する第３の伝
送線路を接続し、上記入力端子と接地点との間に、概略
１／１６波長の線路長を有する第４の伝送線路を接続
し、上記出力端子と接地点との間に、概略１／１６波長
の線路長を有する第５の伝送線路を接続して構成したこ
とを特徴とする。
【０００７】
【作用】以上のように構成された半導体高周波スイッチ
回路においては、従来例とは逆に各ＦＥＴの制御端子の
電圧を制御し、すなわち、第１と第２のＦＥＴをオフと
しかつ第３のＦＥＴをオンとなるように制御端子に電圧
を印加することによって、当該スイッチ回路をオンと
し、一方、第１と第２のＦＥＴをオンとしかつ第３のＦ
ＥＴをオフとなるように制御端子に電圧を印加すること
によって、当該スイッチ回路をオフとすることができ
る。
回路においては、従来例とは逆に各ＦＥＴの制御端子の
電圧を制御し、すなわち、第１と第２のＦＥＴをオフと
しかつ第３のＦＥＴをオンとなるように制御端子に電圧
を印加することによって、当該スイッチ回路をオンと
し、一方、第１と第２のＦＥＴをオンとしかつ第３のＦ
ＥＴをオフとなるように制御端子に電圧を印加すること
によって、当該スイッチ回路をオフとすることができ
る。
【０００８】ここで、当該スイッチ回路がオフの時に
は、当該スイッチ回路の等価回路は図５のように書き換
えることができる。図５からわかるように、当該スイッ
チ回路の入力端子と出力端子との間に、一端が接地され
た一種の直列共振トラップ回路が接続され、これによっ
て、例えば図９の通過損失の周波数特性に示すように、
所定の直列共振周波数において通過損失が極めて大きく
なる。一方、当該スイッチ回路がオンの時には、当該ス
イッチ回路の等価回路は図８のように書き換えることが
できる。図８からわかるように、入力端子と出力端子と
の間に、各一端が接地された３個の並列共振回路が接続
されて、当該スイッチ回路は一種の帯域通過フィルタと
みなすことができる。これより、低損失な、すなわち良
好なオン特性を得ることができる。以上より、当該スイ
ッチ回路の通過損失比は、従来例に比較して極めて大き
くなる。
は、当該スイッチ回路の等価回路は図５のように書き換
えることができる。図５からわかるように、当該スイッ
チ回路の入力端子と出力端子との間に、一端が接地され
た一種の直列共振トラップ回路が接続され、これによっ
て、例えば図９の通過損失の周波数特性に示すように、
所定の直列共振周波数において通過損失が極めて大きく
なる。一方、当該スイッチ回路がオンの時には、当該ス
イッチ回路の等価回路は図８のように書き換えることが
できる。図８からわかるように、入力端子と出力端子と
の間に、各一端が接地された３個の並列共振回路が接続
されて、当該スイッチ回路は一種の帯域通過フィルタと
みなすことができる。これより、低損失な、すなわち良
好なオン特性を得ることができる。以上より、当該スイ
ッチ回路の通過損失比は、従来例に比較して極めて大き
くなる。
【０００９】
【実施例】図１に、本発明に係る一実施例の半導体高周
波スイッチ回路の回路図を示す。この実施例の半導体高
周波スイッチ回路は、図１０のスイッチ回路に加えて、
以下の如く５個の伝送線路１２乃至１６を接続したこと
を特徴とする。 （ａ）入力端子１と出力端子２との間に、それぞれ１／
４波長の線路長を有し互いに直列に接続された伝送線路
１２，１３を接続する。 （ｂ）伝送線路１２と第２の伝送線路１３との接続点と
接地点との間に、１／４波長の線路長を有する伝送線路
１４を接続する。 （ｃ）入力端子１と接地点との間に、１／１６波長の線
路長を有する伝送線路１５を接続する。 （ｄ）出力端子２と接地点との間に、１／１６波長の線
路長を有する伝送線路１６を接続する。
波スイッチ回路の回路図を示す。この実施例の半導体高
周波スイッチ回路は、図１０のスイッチ回路に加えて、
以下の如く５個の伝送線路１２乃至１６を接続したこと
を特徴とする。 （ａ）入力端子１と出力端子２との間に、それぞれ１／
４波長の線路長を有し互いに直列に接続された伝送線路
１２，１３を接続する。 （ｂ）伝送線路１２と第２の伝送線路１３との接続点と
接地点との間に、１／４波長の線路長を有する伝送線路
１４を接続する。 （ｃ）入力端子１と接地点との間に、１／１６波長の線
路長を有する伝送線路１５を接続する。 （ｄ）出力端子２と接地点との間に、１／１６波長の線
路長を有する伝送線路１６を接続する。
【００１０】この実施例の半導体高周波スイッチ回路
は、図１に示すように、入力端子１と出力端子２との間
に、３つのＰチャンネルＦＥＴ６，７，８が接続され
る。ここで、入力端子１は、ＦＥＴ６のソースとドレイ
ンとを介して、ＦＥＴ７及びＦＥＴ８の各ソースに接続
される。ＦＥＴ８のドレインはアースに接地され、ＦＥ
Ｔ７のドレインは出力端子２に接続される。さらに、Ｆ
ＥＴ６，７，８の各ゲートはそれぞれ抵抗素子９，１
１，１０を介して制御端子３，５，４に接続される。ま
た、入力端子１と出力端子２との間に、それぞれ１／４
波長の線路長を有し互いに直列に接続された伝送線路１
２，１３を接続する。さらに、伝送線路１２と第２の伝
送線路１３との接続点と接地点との間に、１／４波長の
線路長を有する伝送線路１４を接続する。またさらに、
入力端子１と接地点との間に、１／１６波長の線路長を
有する伝送線路１５を接続するとともに、出力端子２と
接地点との間に、１／１６波長の線路長を有する伝送線
路１６を接続する。
は、図１に示すように、入力端子１と出力端子２との間
に、３つのＰチャンネルＦＥＴ６，７，８が接続され
る。ここで、入力端子１は、ＦＥＴ６のソースとドレイ
ンとを介して、ＦＥＴ７及びＦＥＴ８の各ソースに接続
される。ＦＥＴ８のドレインはアースに接地され、ＦＥ
Ｔ７のドレインは出力端子２に接続される。さらに、Ｆ
ＥＴ６，７，８の各ゲートはそれぞれ抵抗素子９，１
１，１０を介して制御端子３，５，４に接続される。ま
た、入力端子１と出力端子２との間に、それぞれ１／４
波長の線路長を有し互いに直列に接続された伝送線路１
２，１３を接続する。さらに、伝送線路１２と第２の伝
送線路１３との接続点と接地点との間に、１／４波長の
線路長を有する伝送線路１４を接続する。またさらに、
入力端子１と接地点との間に、１／１６波長の線路長を
有する伝送線路１５を接続するとともに、出力端子２と
接地点との間に、１／１６波長の線路長を有する伝送線
路１６を接続する。
【００１１】以上のように構成された本実施例の半導体
高周波スイッチ回路において、ＦＥＴ６及び７の各制御
端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧以
上の負電圧を印加すると同時に、ＦＥＴ８の制御端子４
に０Ｖを印加すると、ＦＥＴ６及び７がオフとなるとと
もにＦＥＴ８がオンとなる。このとき、当該半導体高周
波スイッチ回路は後述するようにオンとなる。一方、Ｆ
ＥＴ６及び７の各制御端子３，５にそれぞれ０Ｖを印加
すると同時に、ＦＥＴ８の制御端子４にＦＥＴ８のピン
チオフ電圧以上の負電圧を印加すると、ＦＥＴ６及び７
がオンとなるとともにＦＥＴ８がオフとなる。このと
き、当該半導体高周波スイッチ回路は後述するようにオ
フとなる。
高周波スイッチ回路において、ＦＥＴ６及び７の各制御
端子３，５にそれぞれＦＥＴ３，５のピンチオフ電圧以
上の負電圧を印加すると同時に、ＦＥＴ８の制御端子４
に０Ｖを印加すると、ＦＥＴ６及び７がオフとなるとと
もにＦＥＴ８がオンとなる。このとき、当該半導体高周
波スイッチ回路は後述するようにオンとなる。一方、Ｆ
ＥＴ６及び７の各制御端子３，５にそれぞれ０Ｖを印加
すると同時に、ＦＥＴ８の制御端子４にＦＥＴ８のピン
チオフ電圧以上の負電圧を印加すると、ＦＥＴ６及び７
がオンとなるとともにＦＥＴ８がオフとなる。このと
き、当該半導体高周波スイッチ回路は後述するようにオ
フとなる。
【００１２】図２に、図１の半導体高周波スイッチ回路
のオフ時の等価回路を示す。ここで、伝送線路はインダ
クタＬとキャパシタＣの集中定数素子で等価的に表し
た。すなわち、１／４波長の伝送線路１２乃至１４はそ
れぞれ、Ｃ−Ｌ−Ｃのπ型回路で置き換えるとともに、
１／１６波長の伝送線路１５及び１６はインダクタＬで
置き換えた。ここで、１７ａ，１７ｂはそれぞれ、ＦＥ
Ｔ６，７がオン時の等価抵抗であり、１８はＦＥＴ８が
オフ時の等価容量である。また、１９ａ乃至１９ｅはそ
れぞれ、伝送線路１２乃至１４の等価インダクタであ
り、２０ａ乃至２０ｆは伝送線路１２乃至１４の等価容
量である。
のオフ時の等価回路を示す。ここで、伝送線路はインダ
クタＬとキャパシタＣの集中定数素子で等価的に表し
た。すなわち、１／４波長の伝送線路１２乃至１４はそ
れぞれ、Ｃ−Ｌ−Ｃのπ型回路で置き換えるとともに、
１／１６波長の伝送線路１５及び１６はインダクタＬで
置き換えた。ここで、１７ａ，１７ｂはそれぞれ、ＦＥ
Ｔ６，７がオン時の等価抵抗であり、１８はＦＥＴ８が
オフ時の等価容量である。また、１９ａ乃至１９ｅはそ
れぞれ、伝送線路１２乃至１４の等価インダクタであ
り、２０ａ乃至２０ｆは伝送線路１２乃至１４の等価容
量である。
【００１３】図２の等価回路において、一端が接地され
た等価容量２０ｆが接地された等価容量２０ｆを無視す
るとともに、等価容量２０ｂ，２０ｃおよび２０ｅを１
つの等価容量２１にまとめて簡単にすると、図３の等価
回路になる。ここで、ＦＥＴ６及び７の等価抵抗１７
ａ，１７ｂの抵抗値は一般に数Ωであるので、零とみな
し、また、接続線と接地点との間に接続されたインダク
タ１９ｃ，１９ｄ，１９ｅは主として低周波領域におい
て支配的であるが、準ミリ波帯又はミリ波帯ではこれら
のインダクタの影響は少ないので無視することができ零
とすると、図４の等価回路のように書き換えることがで
きる。
た等価容量２０ｆが接地された等価容量２０ｆを無視す
るとともに、等価容量２０ｂ，２０ｃおよび２０ｅを１
つの等価容量２１にまとめて簡単にすると、図３の等価
回路になる。ここで、ＦＥＴ６及び７の等価抵抗１７
ａ，１７ｂの抵抗値は一般に数Ωであるので、零とみな
し、また、接続線と接地点との間に接続されたインダク
タ１９ｃ，１９ｄ，１９ｅは主として低周波領域におい
て支配的であるが、準ミリ波帯又はミリ波帯ではこれら
のインダクタの影響は少ないので無視することができ零
とすると、図４の等価回路のように書き換えることがで
きる。
【００１４】さらに、図４において、等価インダクタ１
９ａ，１９ｂを１つの等価インダクタ２２で書き換える
とともに、等価容量１８，２０ａ，２０ｄを１つの等価
容量２３で書き換えると、図５の等価回路のようにな
る。図５から明らかなように、当該スイッチ回路の入力
端子と出力端子との間に、一端が接地された一種の直列
共振トラップ回路が接続され、これによって、所定の直
列共振周波数ｆ0において通過損失が極めて大きくな
る。それ故、上記通過損失比が従来例に比較して大きく
なる。上記直列共振周波数ｆ0は次の数１で表わすこと
ができる。
９ａ，１９ｂを１つの等価インダクタ２２で書き換える
とともに、等価容量１８，２０ａ，２０ｄを１つの等価
容量２３で書き換えると、図５の等価回路のようにな
る。図５から明らかなように、当該スイッチ回路の入力
端子と出力端子との間に、一端が接地された一種の直列
共振トラップ回路が接続され、これによって、所定の直
列共振周波数ｆ0において通過損失が極めて大きくな
る。それ故、上記通過損失比が従来例に比較して大きく
なる。上記直列共振周波数ｆ0は次の数１で表わすこと
ができる。
【００１５】
【数１】ｆ0＝１／｛２π√（Ｌ22・Ｃ21）｝
【００１６】ここで、Ｌ22は等価インダクタ２２のイン
ダクタンスであり、Ｃ22は等価容量２１のキャパシタン
スである。従って、容量素子、またはインダクタの値、
すなわち伝送回路のインピーダンスと線路長を選定すれ
ば、上記直列共振周波数ｆ0に等しい、目的とする動作
周波数で、入力端子１と出力端子２との間は概ね開放状
態となり、当該スイッチ回路はオフ状態となる。例え
ば、入力端子１にミリ波信号を入力したとき、出力端子
２から出力されるミリ波信号は非常に小さくなり、優れ
たオフ特性が得られる。
ダクタンスであり、Ｃ22は等価容量２１のキャパシタン
スである。従って、容量素子、またはインダクタの値、
すなわち伝送回路のインピーダンスと線路長を選定すれ
ば、上記直列共振周波数ｆ0に等しい、目的とする動作
周波数で、入力端子１と出力端子２との間は概ね開放状
態となり、当該スイッチ回路はオフ状態となる。例え
ば、入力端子１にミリ波信号を入力したとき、出力端子
２から出力されるミリ波信号は非常に小さくなり、優れ
たオフ特性が得られる。
【００１７】次いで、図６に、図１の半導体高周波スイ
ッチ回路のオン時の等価回路を示す。ここで、２４はＦ
ＥＴ８がオン時の等価抵抗であり、２５ａ，２５ｂはそ
れぞれＦＥＴ６及び７がオフ時の等価容量である。この
図６において、一端が接地された等価容量２０ｆを無視
し、等価容量２０ｂ，２０ｃ及び２０ｅを１つの等価容
量２１に代表させて、簡単化すると図７の等価回路を得
る。ここで、等価抵抗２４を上述と同様に零とみなして
無視するととともに、等価容量２５ａと２０ａとを１つ
の等価容量２６ａに置き換え、等価容量２５ｂと２０と
を１つの等価容量２６ｂに置き換えて簡単化すると、図
８の等価回路のようになる。図８から明らかなように、
入力端子１と出力端子２との間に、各一端が接地された
３個の並列共振回路が接続されて、当該スイッチ回路は
一種の帯域通過フィルタとみなすことができる。これよ
り、低損失な、すなわち良好なオン特性を得ることがで
きる。
ッチ回路のオン時の等価回路を示す。ここで、２４はＦ
ＥＴ８がオン時の等価抵抗であり、２５ａ，２５ｂはそ
れぞれＦＥＴ６及び７がオフ時の等価容量である。この
図６において、一端が接地された等価容量２０ｆを無視
し、等価容量２０ｂ，２０ｃ及び２０ｅを１つの等価容
量２１に代表させて、簡単化すると図７の等価回路を得
る。ここで、等価抵抗２４を上述と同様に零とみなして
無視するととともに、等価容量２５ａと２０ａとを１つ
の等価容量２６ａに置き換え、等価容量２５ｂと２０と
を１つの等価容量２６ｂに置き換えて簡単化すると、図
８の等価回路のようになる。図８から明らかなように、
入力端子１と出力端子２との間に、各一端が接地された
３個の並列共振回路が接続されて、当該スイッチ回路は
一種の帯域通過フィルタとみなすことができる。これよ
り、低損失な、すなわち良好なオン特性を得ることがで
きる。
【００１８】図９は、図１の半導体高周波スイッチ回路
のシミュレーション結果である通過損失の周波数特性の
グラフである。この図９からわかるように、本実施例の
半導体高周波スイッチ回路は、数１で表される直列共振
周波数に等しい、目的とする所望の動作周波数ｆ0で、
従来例の図１０の半導体高周波スイッチ回路と比べて極
めて大きな、オン時とオフ時の通過損失比（又はアイソ
レーション）を得ることができる。しかも、本実施例の
半導体高周波スイッチ回路は、図１に示すように極めて
簡単な回路構成を有し、小型・軽量に製造することがで
きるという特有の効果を有する。
のシミュレーション結果である通過損失の周波数特性の
グラフである。この図９からわかるように、本実施例の
半導体高周波スイッチ回路は、数１で表される直列共振
周波数に等しい、目的とする所望の動作周波数ｆ0で、
従来例の図１０の半導体高周波スイッチ回路と比べて極
めて大きな、オン時とオフ時の通過損失比（又はアイソ
レーション）を得ることができる。しかも、本実施例の
半導体高周波スイッチ回路は、図１に示すように極めて
簡単な回路構成を有し、小型・軽量に製造することがで
きるという特有の効果を有する。
【００１９】以上の実施例において、ＰチャンネルＦＥ
Ｔ６，７，８を用いているが、本発明はこれに限らず、
ＮチャンネルＦＥＴを用いてもよい。また、Ｐチャンネ
ルＦＥＴ及びＮチャンネルＦＥＴに限らず、図１におけ
る各ＦＥＴ６，７，８のソースとドレインの電極を入れ
替えてもよい。以上の実施例において、伝送線路１２乃
至１４は１／４波長の線路長を有し、伝送線路１５，１
６は１／１６波長の線路長を有しているが、本発明はこ
れに限らず、それぞれ概略の各線路長を有するように構
成してもよい。
Ｔ６，７，８を用いているが、本発明はこれに限らず、
ＮチャンネルＦＥＴを用いてもよい。また、Ｐチャンネ
ルＦＥＴ及びＮチャンネルＦＥＴに限らず、図１におけ
る各ＦＥＴ６，７，８のソースとドレインの電極を入れ
替えてもよい。以上の実施例において、伝送線路１２乃
至１４は１／４波長の線路長を有し、伝送線路１５，１
６は１／１６波長の線路長を有しているが、本発明はこ
れに限らず、それぞれ概略の各線路長を有するように構
成してもよい。
【００２０】
【発明の効果】以上詳述したようにこの発明によれば、
一方の電極が入力端子に接続された第１のＦＥＴの他方
の電極と、一方の電極が出力端子に接続された第２のＦ
ＥＴの他方の電極と、一方の電極が接地された第３のＦ
ＥＴの他方の電極とを接続し、上記第１のＦＥＴと上記
第２のＦＥＴと上記第３のＦＥＴの各ゲートが制御端子
に接続されてなる半導体高周波スイッチ回路において、
上記入力端子と上記出力端子との間に、それぞれ概略１
／４波長の線路長を有し互いに直列に接続された第１及
び第２の伝送線路を接続し、上記第１の伝送線路と上記
第２の伝送線路との接続点と接地点との間に、概略１／
４波長の線路長を有する第３の伝送線路を接続し、上記
入力端子と接地点との間に、概略１／１６波長の線路長
を有する第４の伝送線路を接続し、上記出力端子と接地
点との間に、概略１／１６波長の線路長を有する第５の
伝送線路を接続して構成した。このように、この発明
は、回路構成が簡単であって小型・軽量に製造すること
ができるとともに、従来例に比較してより大きなオン時
とオフ時の通過損失比を得ることができるという特有の
効果を有する。
一方の電極が入力端子に接続された第１のＦＥＴの他方
の電極と、一方の電極が出力端子に接続された第２のＦ
ＥＴの他方の電極と、一方の電極が接地された第３のＦ
ＥＴの他方の電極とを接続し、上記第１のＦＥＴと上記
第２のＦＥＴと上記第３のＦＥＴの各ゲートが制御端子
に接続されてなる半導体高周波スイッチ回路において、
上記入力端子と上記出力端子との間に、それぞれ概略１
／４波長の線路長を有し互いに直列に接続された第１及
び第２の伝送線路を接続し、上記第１の伝送線路と上記
第２の伝送線路との接続点と接地点との間に、概略１／
４波長の線路長を有する第３の伝送線路を接続し、上記
入力端子と接地点との間に、概略１／１６波長の線路長
を有する第４の伝送線路を接続し、上記出力端子と接地
点との間に、概略１／１６波長の線路長を有する第５の
伝送線路を接続して構成した。このように、この発明
は、回路構成が簡単であって小型・軽量に製造すること
ができるとともに、従来例に比較してより大きなオン時
とオフ時の通過損失比を得ることができるという特有の
効果を有する。
【図１】 本発明に係る一実施例の半導体高周波スイッ
チ回路の回路図である。
チ回路の回路図である。
【図２】 図１の半導体高周波スイッチ回路のオフ時の
等価回路図である。
等価回路図である。
【図３】 図１の半導体高周波スイッチ回路のオフ時の
動作を示すための第１の等価回路図である。
動作を示すための第１の等価回路図である。
【図４】 図１の半導体高周波スイッチ回路のオフ時の
動作を示すための第２の等価回路図である。
動作を示すための第２の等価回路図である。
【図５】 図１の半導体高周波スイッチ回路のオフ時の
動作を示すための第３の等価回路図である。
動作を示すための第３の等価回路図である。
【図６】 図１の半導体高周波スイッチ回路のオン時の
等価回路図である。
等価回路図である。
【図７】 図１の半導体高周波スイッチ回路のオン時の
動作を示すための第１の等価回路図である。
動作を示すための第１の等価回路図である。
【図８】 図１の半導体高周波スイッチ回路のオン時の
動作を示すための第２の等価回路図である。
動作を示すための第２の等価回路図である。
【図９】 図１の半導体高周波スイッチ回路のオン時と
オフ時の通過損失の周波数特性を示すグラフである。
オフ時の通過損失の周波数特性を示すグラフである。
【図１０】 従来例の半導体高周波スイッチ回路の回路
図である。
図である。
【図１１】 図１０の半導体高周波スイッチ回路のオン
時とオフ時の通過損失の周波数特性を示すグラフであ
る。
時とオフ時の通過損失の周波数特性を示すグラフであ
る。
１…入力端子、 ２…出力端子、 ３，４，５…制御端子、 ６，７，８…ＦＥＴ、 ９，１０，１１…抵抗素子、 １２，１３，１４…１／４波長の伝送線路、 １５，１６…１／１６波長の伝送線路、 １７ａ，１７ｂ，２４…等価抵抗、 １８，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０
ｆ，２１，２３，２５ａ，２５ｂ，２６ａ，２６ｂ…等
価容量、 １９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，２２…伝送
線路の等価インダクタ。
ｆ，２１，２３，２５ａ，２５ｂ，２６ａ，２６ｂ…等
価容量、 １９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，２２…伝送
線路の等価インダクタ。
フロントページの続き (56)参考文献 特開 平６−169246（ＪＰ，Ａ) 特開 平５−252016（ＪＰ，Ａ) 特開 昭61−208307（ＪＰ，Ａ) 電気学会研究会資料電子デバイス研究 会ＥＤＤ−95−44〜59，ＰＰ．21−30, 1995年８月28日，「ミリ波回路１多層化 ＭＭＩＣ技術とそのミリ波回路への応 用」，皆川晃、他 電子情報通信学会1994年秋季大会−ソ サイエティ先行大会−講演論文集 エレ クトロニクス１，講演番号Ｃ−70，Ｐ 70，「ミリ波ＭＭＩＣＦＥＴスイッチの 高アイソレーション化の検討」，皆川 晃，他，1994年９月５日
Claims (1)
- 【請求項１】 一方の電極が入力端子に接続された第１
の電界効果トランジスタの他方の電極と、一方の電極が
出力端子に接続された第２の電界効果トランジスタの他
方の電極と、一方の電極が接地された第３の電界効果ト
ランジスタの他方の電極とを接続し、上記第１の電界効
果トランジスタと上記第２の電界効果トランジスタと上
記第３の電界効果トランジスタの各ゲートが制御端子に
接続されてなる半導体高周波スイッチ回路において、 上記入力端子と上記出力端子との間に、それぞれ概略１
／４波長の線路長を有し互いに直列に接続された第１及
び第２の伝送線路を接続し、 上記第１の伝送線路と上記第２の伝送線路との接続点と
接地点との間に、概略１／４波長の線路長を有する第３
の伝送線路を接続し、 上記入力端子と接地点との間に、概略１／１６波長の線
路長を有する第４の伝送線路を接続し、 上記出力端子と接地点との間に、概略１／１６波長の線
路長を有する第５の伝送線路を接続して構成したことを
特徴とする半導体高周波スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836894A JP2642600B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体高周波スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19836894A JP2642600B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体高周波スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0865003A JPH0865003A (ja) | 1996-03-08 |
| JP2642600B2 true JP2642600B2 (ja) | 1997-08-20 |
Family
ID=16389951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19836894A Expired - Fee Related JP2642600B2 (ja) | 1994-08-23 | 1994-08-23 | 半導体高周波スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2642600B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385067B (zh) * | 2006-12-28 | 2012-11-14 | 罗姆股份有限公司 | 显示控制装置和使用了它的电子设备 |
| JP5944813B2 (ja) * | 2012-11-08 | 2016-07-05 | 太陽誘電株式会社 | スイッチングデバイスおよびモジュール |
-
1994
- 1994-08-23 JP JP19836894A patent/JP2642600B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 電子情報通信学会１９９４年秋季大会−ソサイエティ先行大会−講演論文集 エレクトロニクス１，講演番号Ｃ−７０，Ｐ７０，「ミリ波ＭＭＩＣＦＥＴスイッチの高アイソレーション化の検討」，皆川晃，他，１９９４年９月５日 |
| 電気学会研究会資料電子デバイス研究会ＥＤＤ−９５−４４〜５９，ＰＰ．２１−３０，１９９５年８月２８日，「ミリ波回路１多層化ＭＭＩＣ技術とそのミリ波回路への応用」，皆川晃、他 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0865003A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| US6331815B1 (en) | Dual-frequency matching circuit | |
| US5349306A (en) | Apparatus and method for high performance wide-band power amplifier monolithic microwave integrated circuits | |
| Zhang et al. | Broad-band, lossless monolithic microwave active floating inductor | |
| US5202655A (en) | Microwave active filter circuit using pseudo gyrator | |
| JPH11195960A (ja) | 半導体移相器 | |
| WO2022088445A1 (zh) | 一种应用于射频集成电路的耦合式单刀双掷开关 | |
| JP2642600B2 (ja) | 半導体高周波スイッチ回路 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH04284005A (ja) | 発振回路 | |
| JP2000036564A (ja) | 可変抵抗器及び可変利得回路 | |
| JP2001326558A (ja) | 移相器 | |
| JP2001339276A (ja) | 移相器 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JPH05251962A (ja) | 増幅器 | |
| JPH08321726A (ja) | 増幅回路 | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JPS63142716A (ja) | 入力切換回路 | |
| JP3315299B2 (ja) | マイクロ波スイッチ | |
| JPH08288703A (ja) | マイクロ波スイッチ | |
| JP3469680B2 (ja) | 半導体スイッチ回路 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH0590935A (ja) | Ｆｅｔスイツチ装置 | |
| JPH09289443A (ja) | 半導体高周波スイッチ回路 | |
| JPH09135102A (ja) | 減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |