JPS63142716A - 入力切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、オン状態にあるときは人力される高周波信号
を出力し、オフ状態にあるときは入力される高周波信号
を出力しない入力切換回路に関するものであり、テレビ
受イ言機におけるＵＨＦとＶＨＦの切換受信回路に好適
に用い得る如き入力切換回路に関するものである。

〔従来の技術〕

従来のＦＥＴ（電界効果形トランジスタ）を用いた広帯
域高周波信号の入力切換回路としての高周波スイッチを
第２図に示す。

第２図において、１は高周波信号入力端子、７５は信号
出力端子、２１はスイッチ用ＦＥＴ、１６．１７はそれ
ぞれ抵抗、８０はコンデンサ、７８．７９はそれぞれＦ
ＥＴ、１２．１３はそれぞれ制御電圧印加端子、である
。

回路動作は次の如くである。即ち、スイッチ用ＦＥＴ２
１のゲートに抵抗１６を介して制御電圧印加端子１２か
ら制御電圧を印加するか、しないかにより該ＦＥＴ２１
のチャネル抵抗を変えてそのオン、オフ動作を制御する
。、オン時には入力端子１から入力された高周波信号が
ＦＦＥ’ｒ２１を通過して出力端子７５に至り、オフ時
には通過しない。

オフ時には、もう一方の制御電圧印加端子１３から電圧
を印加してＦＥＴ７８．７９を導通させてスイッチ用Ｆ
ＥＴ２１のゲートをコンデンサ８０、ＦＥＴ７９を介し
て接地すると共に、入力端子１から入力される高周波信
号をＦＥＴ７８を介してアースへ流し減衰させて、高周
波信号がスイッチ用ＦＥＴ２１を漏れ出て出力端子７５
に至らないようにしている。

なお、この種のスイッチ回路を記載した文献として例え
ば特開昭５９−８０９７４号公報、特開昭６０−１３７
１０４号公報等を挙げることができる。

〔発明が解決しようとする問題点〕

上記従来の高周波信号入力切換回路は、すでに述べたよ
うに、スイッチ用ＦＥＴ２１のゲートに電圧を加えてオ
ンとする回路で、オフ時には入出力間のアイソレーショ
ン（分Ｍ）を確保するため、ゲートを高周波的に接地し
たり、入力側をアースに接続したりしなければならず、
コンデンサ８０と、別の切換用ＦＥＴ７８．７９と制御
端子１３と抵抗１７を付加しており、これらの素子にお
いて高周波損失が発生し、高周波特性が良好でなくなる
という問題がある。また集積化した場合、容量の形成に
は大きなチップ面積を必要とするため、多入力の切換回
路を小形に集積化するには問題があった。

本発明の目的は、一つまたは複数の入力系統の高周波信
号の切換を、高周波損失を少なく、かつ集積化に適する
よう容量不要の構成で可能とする入力切換回路を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的は、高周波入力信号のオン、オフ切換用として
スイッチ用ＦＥＴを用い、そのゲートを接地してドレイ
ンを出力なら出力、ソースを入力°　なら入力とし、入
力側のソース電圧を変えてオン、オフのスイッチング動
作をさせ、ソース側印加電圧が低電位の場合にスイッチ
用ＦＥＴがオンとなる構成とすることにより達成される
。

〔作用〕

スイッチ用ＦＥＴのゲートを接地し、ソースに高周波信
号と共に制御電圧を入力する構成にして、オフ時にはＦ
ＥＴがピンチオフ状態となるような高電位のソース電圧
を制御電圧として与え、オン時にはＦＥＴがピンチオフ
とならないような低電位のソース電圧を制御電圧として
与えることにより高周波入力信号のオン、オフ切換を行
なう。スイッチ用ＦＥＴはゲート接地のため、従来ゲー
トを高周波的に接地するため必要としたコンデンサなど
が不要になり、高周波損失が改善されると共に、集積化
した場合のチップ面積が小さくでき、オフ時のアイソレ
ーションが良い集積化に適した入力切換回路が構成でき
る。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示す回路図である。

同図に示した実施例は、１入力側号をオン、オフする入
力切換回路を２個、出力側を共通に並列接続することに
より構成した実施例である。

第１図において、１及び３が高周波信号入力端子、７５
が高周波信号出力端子、１２及び１３が直流制御電圧印
加端子、１６及び１７が抵抗、２１及び２２が信号切換
用ＦＥＴで、２系統の入力信号切換を行なう。ＦＥＴ２
１及び２２はゲート接地であり、入力側をソース、出力
側をドレインとする。ソース電圧を正の高電位にすると
オフとなり、負の低電圧とするとオンとなる。デプレシ
ョン型ＦＥＴではソース電圧が正の低電位でもオンとな
る。

入力端子１より入力された高周波信号は、ゲート接地Ｆ
ＥＴ２１のソースに入力され、制御電圧印加端子１２よ
り印加される直流制御電圧によってＦＥＴ２１のゲート
、ソース間電圧が変わり、ＦＥＴ２１がオン時には信号
がドレイン側に流れて端子７５に出力され、オフ時には
抵抗１６に流れ、このようにゲート接地ＦＥＴのために
入出力アイソレーションが高くとれる。入力端子３より
入力された高周波信号についても同様である。

従って、直流制御電圧印加端子１２を高電位、１３、を
低電位にすると、ＦＥＴ２１がオフ、ＦＥＴ２２がオン
となり、直流側′４Ｂ電圧印加端子１２を低電位、１３
を高電位にすると、ＦＥＴ２１がオン、ＦＥＴ２２がオ
フとなる。

このように１つの入力信号の切換をＦＥＴと抵抗の２素
子で行ない、しかもそのＦＥＴをゲート接地とする回路
構成としたこにより、高周波損失が少なく、入出力アイ
ソレーションも高くとれる。

このため、多数の広帯域入力信号や平衡入力高周波信号
の切換に用いた場合、効果があり、集積化に適する。

第３図は本発明の別の実施例を示す回路図である。同図
に示す実施例は、ＦＥＴダブルバランスミクサに本発明
による入力切換回路を実例した例である。

第３図において、１から４が局部発振信号入力端子、５
から８が高周波信号入端子でそれぞれ２系統の平衡信号
用端子から成っている。９及び１０は周波数変換された
平衡信号出力端子で、１１が電源供給端子である。１２
及び１３は切換制御信号印加端子で１４が切換制御回路
である。１５はＦＥＴによるダブルバランスミクサ、２
５から２８がデプレション型ＦＥＴ、２９及び３０がド
レイン負荷抵抗である。

１６から２４は本発明による入力切換回路を構成する素
子で、扱う人力信号が平衡信号のため、平衡回路を構成
する対称な素子にはダッシュ′を付けている。以下説明
はダッシュ′を付した回路については省略する。

１６から１９は切換制御電圧を信号入力端子に印加する
ための抵抗、２１から２４が切換用デプレション型ＦＥ
Ｔで、平衡信号入力端子１から８とダブルバランスミク
サ１５の間に接続されている。２０はＦＥＴ２５から２
８のゲート電圧を加えるための抵抗である。端子１２及
び１３には片方にアース電位を、もう一方に電源電圧を
加えて入力信号の切換を行なう。

例えば端子１２がアース電位の場合、ＦＥＴ２１及び２
３はゲート接地となるためソース電圧Ｖ。

が低電位となりソースとドレイン間のインピーダンスが
小さくなるので、入力信号が通過する。同時に端子１３
は電源電圧が加わりＦＥＴ２２及び２４のソース電圧■
、が高電位となりピンチオフ状態となる。この場合のソ
ースとドレイン間インピーダンスは、オンのＦＥＴに比
べて十分大きいため入力信号は通過せず、はぼ開放とな
る。

次に、ダブルバランスミクサ１５のゲート側の切換回路
の動作について説明する。

端子１２がアース電位の場合、ＦＥＴ２１がオンとなり
入力端子１及び２より入力された平衡信号はミクサ１５
のゲートに加わる。端子１３は電源電圧のため、ＦＥＴ
２２はオフとなり入力端子３及び４から入力された平衡
信号は大きく減衰する。ここで、ミクサ１５のゲート電
圧は、抵抗２０とＦＥＴ２１のオン抵抗及び抵抗１６に
より分圧された電圧となる。

次に、ダブルバランスミクサ１５のソース側入力切換回
路動作について説明する。端子１２がアース電位となっ
た場合、ＦＥＴ２３がオンとなり入力端子５及び６より
入力された平衡信号がミクサ１５のソース側に加わる。

オフ状態のＦＥＴ２４により入力端子７及び８に入力さ
れた平衡信号はミクサ１５に加わらない。この場合、Ｆ
ＥＴ２３と抵抗１８によって定電流源となリミクサ１５
を安定に動作させることができる。又、従来定電流源と
して動作させていたＦＥＴを信号切換用ＦＥＴと兼用す
ることにより、回路素子の削減が図れ集積化に適する。

本実施例のダブルバランスミクサのソース側端子のよう
に、低入力インピーダンス端子の入力切換回路に用いた
場合は、制御電圧印加用抵抗の影響を少なくでき、より
低損失な切換回路を構成することができる。

第４図は、不平衡入力信号の切換えを行なうミクサに本
発明を適用した実施例を示す回路図である。

同図において、１及び２は局部発振信号平衡入力端子、
３９及び４０は２系統の不平衡信号入力端子である。３
５及び３６はスイッチ用ＦＥＴ、３７及び３８は切換電
圧印加用抵抗°、３３及び３４がミクサ用ＦＥＴ、３１
及び３２が負荷抵抗である。１２及び１３は切換電圧を
印加する端子である。制御電圧入力端子１２が低電位の
時にＦＥＴ３５がオンとなり、入力端子３９より入力さ
れた不平衡信号はミクサ用ＦＥＴ３３及び３４のソース
側に加わる。制御電圧入力端子１３は高電位であるため
ＦＥＴ３６はオフであり、入力端子４０から入力された
不平衡信号はミクサ用ＦＥＴに加わらない。制御電圧入
力端子１３が低電位の場合は、入力端子４０から入力さ
れた不平衡信号がミクサ用ＦＥＴのソース側に加わり、
制御電圧入力端子１２が高電位のため入力端子３９から
入力された不平衡信号はミクサ用ＦＥＴに加わらない。

従って、オンとなる入力切換回路が定電流源としての動
作も兼ねるため、良好なミキシングができ回路素子の削
減となる。

第５図は、平衡出力増幅器に本発明による不平衡入力切
換回路を接続した場合の実施例を示す回路図である。

同図において、４１及び４２は２系統の不平衡信号入力
端子である。４３は高周波接地端子、４４が高周波接地
用コンデンサである。１２及び１３が切換制御印加電圧
入力端子、５５及び５６がスイッチ用ＦＥＴ、４７及び
４８は増幅用ＦＥＴ。

４５及び４６がドレイン負荷抵抗、４９のＦＥＴと５１
の抵抗で定電流源回路を構成している。５３のＦＥＴと
５４の抵抗は、入力切換用のＦＥＴ及び抵抗と同じ素子
値とする。

ここでＦＥＴ５３はゲート接地でオン状態である。例え
ば制御電圧入力端子１２が低電位の場合、入力端子４１
から入力された不平衡信号はオンされたＦＥＴ５５を通
りＦＥＴ４７のゲートへ加わる。ＦＥＴ４７及び４８の
ゲート側オンは、ソＬス測定電流回路及びゲート側オン
ＦＥＴと抵抗が同じ動作状態にあるため等しく、ＦＥＴ
４８のゲートにはオン状態のＦＥＴ５３を介して高周波
的に接地されている端子４３があるため、バイアス変動
のない平衡信号が出力できる。

第６図は、第３図のミクサのゲート側切換回路の制御電
圧を抵抗の代わりにインダクタンスを介して加える実施
例である。

同図において、６１及び６２がインダクタンス、５９及
び６０が切換制御電圧印加端子である。ゲート側入力切
換回路の他は第１図と同じためその説明を省略する。

制御電圧印加端子５９が低電位の場合、ＦＥＴ２１がオ
ンとなり入力端子１及び２に加えられた平衡信号はミク
サのゲート側に加わる。制御電圧印加端子５９を高電位
とすると、ＦＥＴ２１はオフとなり入力信号はミクサに
加わらない。端子６０側についても同様である。

第６図では、ミクサのゲート電圧が自己バイアスとなる
構成であり、制御電圧印加端子５９又は６０に加える電
圧を連続的に変化させると、スイッチ用ＦＥＴの内部イ
ンピーダンスが変わり、ミクサのゲート電圧を変えるこ
とができ、切換制御と共にミクサの変換利得を変化させ
ることが可能である。

第７図は、テレビ用チューナ装置に本発明による入力切
換回路を接続した実施例を示す構成図である。

同図において５及び６はＵＨＦ帯入力端子、７及び８は
ＶＨＦＨＦ内入力端子３はＵＨＦ帯発振器、６４はＶＨ
Ｆ帯発振器、６５はＵＨＦ帯入力増幅器、６６及び６７
が本発明に係るゲート接地ＦＥＴと抵抗による２入力切
換回路、６８は発振信号のバッファ増幅器、６９はダブ
ルバランスミクサ、７０及び７２は中間周波数増幅器、
７１は段間フィルタであり、各回路の電源については矢
印で示しである。

ＵＨＦ帯で動作させる時は制御電圧入力端子１２を低電
位、制御電圧入力端子１３を高電位にしてＵＨＦ帯発振
器６３とＵＨＦ帯入力増幅器６５を動作させ、ＶＨＦ帯
で動作させる時は制御電圧入力端子１２を高電位、制御
電圧入力端子１３を低電位としてＶＨＦ帯発振器６４を
動作させる。

このため、２台の発振器６３及び６４は同時に発振動作
をしないので、相互干渉を起こさない。

切換によって使用しない回路については、電源電圧を低
電位にするため消費電力を少なくでき、ミクサ等のシス
テム回路用電源端子１１と切換制御電圧端子１２及び１
３が分離しているために、電源間のアイソレーションが
良い。

第８図は、第７図の入力増幅器６５と切換回路６６の回
路例を示す回路図である。同図において、７４が増幅回
路、７５が切換信号出力端子である。

制御電圧入力端子１２が低電位で１３が高電位の場合、
ＵＨＦ帯入力端子５及び６から入力された信号は増幅回
路７４により増幅されて、オン状態の切換用ＦＥＴ２３
に加わり、出力端子７５に発生する。ＶＨＦＨＦ内入力
端子７８から入力された信号は、制御電圧入力端子１３
が高電位のため切換用ＦＥ７２４がオフとなり出力側に
現れない。制御電圧入力端子１３が低電位で制御電圧入
力端子１２が高電位となると、ＦＥＴ２３がオフとなり
ＵＨＦ帯入力端子５及び６からの入力信号は通過できな
いが、ＦＥＴ２４がオンとなりＶＨＦＨＦ内入力端子７
８からの入力信号が通過する。

ここで、ＦＥＴをオフにするための制御電圧をある範囲
で変動させても切換動作に影響しないため、高電位の制
御電圧値を一定の範囲で変えることにより、増幅回路の
利得を制御できる。更に、低電位の制御電圧値を変える
と切換動作電流が変化し、出力側に接続されるミクサあ
るいは増幅器の動作電流が変わり、利得が制御できる。

第９図は、第７図の人力増幅器６５と切換回路６６の部
分の別の回路例を示した回路図である。

同図において、７７はゲート入力構成のＦＥＴ切換回路
、７６はＦＥＴ２３のゲート抵抗である。

制御電圧入力端子１２が低電位の場合には、ゲート抵抗
７６に電流はほとんど流れずＦＥＴ２３のゲート電圧が
低電位となるのでオン状態になり、ゲートから入力され
た場合は通過し、制御電圧入力端子１３が高電位のため
ＦＥＴ２４はオフとなる。

制御電圧入力端子１２が高電位の場合、ＦＥＴ２３のゲ
ート電圧が高電位となるためオフとなり、１３が低電位
のためＦＥＴ２４はオンになる。

ＴＶチューナでミクサ等での信号減衰量が大きいＵＨＦ
帯の信号を、ゲート入力構成の切換回路に入力すること
により、ソース入力構成の切換回路に入力するＶＨＦ帯
の信号よりも利得を大きくとれる。この場合、ＵＨＦ側
入力インピーダンスはゲート入力のためにソース入力に
比べ高くなるが、周波数が高いことにより低入力インピ
ーダンスになる。又、オン時の低電位の制御電圧値を変
えると動作電流が変化するため利得を可変にすることが
できる。

以上のように本発明による入力切換回路は、切換制御電
圧を切換動作の他に有効に利用することにより、簡単な
構成で利得制御が可能であり、集積化に適する。

〔発明の効果〕

本発明によれば、本発明による入力切換回路をミクサや
増幅器の人出力信号切換端子に用いた場合、スイッチ用
ＦＥＴと制御電圧印加用抵抗だけで高周波人力信号の切
換を行ない、更にオフ時にはスイッチ用ＦＥＴがゲート
接地のために入出力のアイソレーションが良く、高周波
損失も少な（、また容量も不要なので、集積化に適した
切換回路を構成できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の入力切換回路としての高周波スイッチを示す回路図、
第３図乃至第６図はそれぞれ本発明の他の実施例を示す
回路図、第７図は本発明の一実施例を適用して構成した
チューナの構成図、第８図及び第９図はそれぞれ入力信
号の増幅機能を付加した場合の本発明の実施例を示す回
路図、である。 符号の説明 １．３・・・信号入力端子、１２．１３・・・切換制御
電圧印加端子、１６．１７・・・切換制御電圧印加抵抗
、２１．２２・・・切換用ゲート接地ＦＥＴ、７５・・
・信号出力端子 代理人　弁理士　並　木　昭　夫 第１図 第２図 第３図 第４　図 第５図 第７図

Claims (1)

1. 【特許請求の範囲】 １、オン状態にあるときは入力される高周波信号を出力
   し、オフ状態にあるときは入力される高周波信号を出力
   しない入力切換回路において、 ゲート側を直接接地されたＦＥＴ（電界効果形トランジ
   スタ）を有し、該ＦＥＴのソース側またはドレイン側を
   入力側、ドレイン側またはソース側を出力側とし、オン
   、オフ切換制御電圧は高周波信号と共に入力側に印加し
   て前記ＦＥＴのオン、オフ状態を制御することを特徴と
   する入力切換回路。 ２、特許請求の範囲第１項記載の入力切換回路を出力側
   を共通として並列接続し、一方の入力切換回路をオン状
   態にしたとき他方の入力切換回路をオフ状態とするよう
   に、両入力切換回路のオン、オフ状態を互いに逆に切り
   換え制御することを特徴とする入力切換回路。 ３、特許請求の範囲第２項記載の入力切換回路において
   、オン、オフ切換制御電圧は抵抗を介して印加し、該切
   換制御電圧を低電位にしたときにＦＥＴがオンし、高電
   位にしたときにオフとすることを特徴とする入力切換回
   路。 ４、特許請求の範囲第３項記載の入力切換回路において
   、２組の入力切換回路のうち、いずれか一方の入力切換
   回路の入力側に増幅回路を付加し、増幅回路を付加され
   た側の入力切換回路のオン動作時にはその切換用ＦＥＴ
   のソース側制御電圧を低電位にすると共に、増幅回路を
   付加されない側の入力切換回路をオフ動作させるためそ
   のソース側制御電圧として印加される高電位の電圧を前
   記増幅回路に印加して動作させ、高電位のかかる制御電
   圧を変化させて増幅回路の利得を制御することを特徴と
   する入力切換回路。 ５、特許請求の範囲第３項記載の入力切換回路において
   、２組の入力切換回路のうち、いずれか一方を、ゲート
   が接地されたＦＥＴから成りそのソースより信号が入力
   されてドレインより出力する第１のスイッチ回路により
   構成し、他方を、ゲートが直流的に接地されたＦＥＴか
   ら成りそのゲートより信号が入力されドレインより出力
   される第２のスイッチ回路により構成し、前記第１、第
   ２のスイッチ回路のドレイン端子同士を接続すると共に
   、該第１、第２のスイッチ回路においてＦＥＴのソース
   端の電圧を低電位と高電位に切り換えてスイッチング動
   作を行わせることを特徴とする入力切換回路。