JP3094920B2 - 半導体スイッチ - Google Patents
半導体スイッチInfo
- Publication number
- JP3094920B2 JP3094920B2 JP08268995A JP26899596A JP3094920B2 JP 3094920 B2 JP3094920 B2 JP 3094920B2 JP 08268995 A JP08268995 A JP 08268995A JP 26899596 A JP26899596 A JP 26899596A JP 3094920 B2 JP3094920 B2 JP 3094920B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance circuit
- circuit
- resonance
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Description
【０００１】
【発明の属する技術分野】本発明は、半導体を利用した
信号切換スイッチに関し、特に移動体通信の端末器にお
ける送受信号切換など高周波信号の切換スイッチに好適
な半導体スイッチに関する。
信号切換スイッチに関し、特に移動体通信の端末器にお
ける送受信号切換など高周波信号の切換スイッチに好適
な半導体スイッチに関する。
【０００２】
【従来の技術】従来、この種のスイッチとしては、ＦＥ
Ｔのｏｎ抵抗，ｏｆｆ抵抗の差を利用したＦＥＴスイッ
チおよびＰＩＮダイオードのｏｎ抵抗，ｏｆｆ抵抗の差
を利用したＰＩＮダイオードスイッチが知られている。
これらのスイッチは、いずれも半導体素子の「ｏｎ抵
抗，ｏｆｆ抵抗の差」を利用したものである。前者のＦ
ＥＴスイッチは、消費電流が小さいこと及び集積化しや
すいことの理由により、最近の移動体通信端末器では、
ＦＥＴを用いたスイッチＩＣが主流となってきている。
Ｔのｏｎ抵抗，ｏｆｆ抵抗の差を利用したＦＥＴスイッ
チおよびＰＩＮダイオードのｏｎ抵抗，ｏｆｆ抵抗の差
を利用したＰＩＮダイオードスイッチが知られている。
これらのスイッチは、いずれも半導体素子の「ｏｎ抵
抗，ｏｆｆ抵抗の差」を利用したものである。前者のＦ
ＥＴスイッチは、消費電流が小さいこと及び集積化しや
すいことの理由により、最近の移動体通信端末器では、
ＦＥＴを用いたスイッチＩＣが主流となってきている。
【０００３】ここで、ＦＥＴスイッチの動作原理につい
て図３（従来のＦＥＴスイッチの回路図）を用いて説明
する。図３において、ＦＥＴ50とＦＥＴ53のゲートは、
抵抗43，46を介してコントロール端子60と接続し、ＦＥ
Ｔ51とＦＥＴ52は、抵抗44，45を介してコントロール端
子61と接続している。各々のＦＥＴは、ディプレション
タイプ，エンハンスメントタイプのどちらでも原理的に
は同じであるが、ここではディプレションタイプについ
て説明する。
て図３（従来のＦＥＴスイッチの回路図）を用いて説明
する。図３において、ＦＥＴ50とＦＥＴ53のゲートは、
抵抗43，46を介してコントロール端子60と接続し、ＦＥ
Ｔ51とＦＥＴ52は、抵抗44，45を介してコントロール端
子61と接続している。各々のＦＥＴは、ディプレション
タイプ，エンハンスメントタイプのどちらでも原理的に
は同じであるが、ここではディプレションタイプについ
て説明する。
【０００４】ＦＥＴのピンチオフ電圧をＶｐとする。コ
ントロール端子60の電圧を“ＶC1”，コントロール端子
61の電圧を“ＶC2”とし、「ＶC1＝０Ｖ，ＶC2＜Ｖｐ」
となるようにコントロール電圧を印加すると、ＦＥＴ50
とＦＥＴ53はｏｎ状態，ＦＥＴ51とＦＥＴ52はｏｆｆ状
態となる。この場合、ＦＥＴ50とＦＥＴ53のドレイン・
ソース間は低抵抗となり、ＦＥＴ51とＦＥＴ52のドレイ
ン・ソース間は高抵抗となるので、入力端子１から入力
した信号は出力端子２へ出力される。
ントロール端子60の電圧を“ＶC1”，コントロール端子
61の電圧を“ＶC2”とし、「ＶC1＝０Ｖ，ＶC2＜Ｖｐ」
となるようにコントロール電圧を印加すると、ＦＥＴ50
とＦＥＴ53はｏｎ状態，ＦＥＴ51とＦＥＴ52はｏｆｆ状
態となる。この場合、ＦＥＴ50とＦＥＴ53のドレイン・
ソース間は低抵抗となり、ＦＥＴ51とＦＥＴ52のドレイ
ン・ソース間は高抵抗となるので、入力端子１から入力
した信号は出力端子２へ出力される。
【０００５】逆に「ＶC1＜Ｖｐ，ＶC2＝０Ｖ」とする
と、ＦＥＴ50とＦＥＴ53が高抵抗、ＦＥＴ51とＦＥＴ52
が低抵抗となり、入力端子１からの信号は出力端子３へ
出力される。ＦＥＴ52及びＦＥＴ53は、出力端子２と出
力端子３との間のアイソレーション改善の役割をしてい
る。つまり、ｏｆｆしている端子に対して低抵抗で接地
することにより、漏れてきた信号をＧＮＤへ落としてい
る。
と、ＦＥＴ50とＦＥＴ53が高抵抗、ＦＥＴ51とＦＥＴ52
が低抵抗となり、入力端子１からの信号は出力端子３へ
出力される。ＦＥＴ52及びＦＥＴ53は、出力端子２と出
力端子３との間のアイソレーション改善の役割をしてい
る。つまり、ｏｆｆしている端子に対して低抵抗で接地
することにより、漏れてきた信号をＧＮＤへ落としてい
る。
【０００６】以上のように、コントロール端子60の電圧
ＶC1およびコントロール端子61の電圧ＶC2を交互に切換
えることにより、入力信号を出力端子２と出力端子３に
切換えることができる。（なお、図３中の30，31，32は
ＤＣカットキャパシタである。）
ＶC1およびコントロール端子61の電圧ＶC2を交互に切換
えることにより、入力信号を出力端子２と出力端子３に
切換えることができる。（なお、図３中の30，31，32は
ＤＣカットキャパシタである。）
【０００７】上記図３に示した従来技術(ＦＥＴスイッ
チ)では、コントロール端子が２つ必要であり、このた
め、制御回路が複雑となる欠点があった。この欠点を解
消した従来技術を図４に示す。図４に示す従来技術は、
ＰＩＮダイオードを用いたスイッチであつて、ＰＩＮダ
イオードの「ｏｎ−ｏｆｆ抵抗の差」を利用したもので
ある。
チ)では、コントロール端子が２つ必要であり、このた
め、制御回路が複雑となる欠点があった。この欠点を解
消した従来技術を図４に示す。図４に示す従来技術は、
ＰＩＮダイオードを用いたスイッチであつて、ＰＩＮダ
イオードの「ｏｎ−ｏｆｆ抵抗の差」を利用したもので
ある。
【０００８】コントロール端子４にＰＩＮダイオード5
4，55がｏｎ状態となるように電圧を印加すると、ＰＩ
Ｎダイオード54，55はいずれも低抵抗となる。ここで、
入力端子１とＰＩＮダイオード54の間は、使用周波数に
おいて１／４波長となる分布定数伝送回路(λ/4伝送線
路70)に接続されており、ＰＩＮダイオード54が低抵抗
時には入力端子１から見たＰＩＮダイオード54側のイン
ピーダンスが高インピーダンスとなって見える。従っ
て、信号は出力端子３へ出力される。
4，55がｏｎ状態となるように電圧を印加すると、ＰＩ
Ｎダイオード54，55はいずれも低抵抗となる。ここで、
入力端子１とＰＩＮダイオード54の間は、使用周波数に
おいて１／４波長となる分布定数伝送回路(λ/4伝送線
路70)に接続されており、ＰＩＮダイオード54が低抵抗
時には入力端子１から見たＰＩＮダイオード54側のイン
ピーダンスが高インピーダンスとなって見える。従っ
て、信号は出力端子３へ出力される。
【０００９】ＰＩＮダイオードがｏｆｆ状態となる電圧
がコントロール端子４に印加されている時は、ＰＩＮダ
イオード54，55はいずれも高抵抗であり、信号は出力端
子２に出力される。このように、ＰＩＮダイオードのｏ
ｎ−ｏｆｆ時の抵抗の差とλ/4伝送線路70を用いてスイ
ッチ動作を実現している。（なお、図４において、30，
31，32はＤＣカットキャパシタ、40，47は抵抗を示
す。）
がコントロール端子４に印加されている時は、ＰＩＮダ
イオード54，55はいずれも高抵抗であり、信号は出力端
子２に出力される。このように、ＰＩＮダイオードのｏ
ｎ−ｏｆｆ時の抵抗の差とλ/4伝送線路70を用いてスイ
ッチ動作を実現している。（なお、図４において、30，
31，32はＤＣカットキャパシタ、40，47は抵抗を示
す。）
【００１０】一方、バラクタダイオードを高周波スイッ
チとして利用した例として、例えば特開平7−312543号
公報に開示された技術が知られている。この公報に記載
の高周波スイッチ回路を図５に示す。図５に示す従来技
術では、“ＰＩＮダイオード56，57と抵抗40，48，49”
で構成されるダイオードスイッチ回路と、“バラクタダ
イオード(可変容量ダイオード)58とキャパシタ24”等で
構成されるフィルター回路とからなる高周波スイッチで
ある。（なお、図５において、１は入力端子、２は出力
端子、４はコントロール電圧端子、33，34はＤＣカット
キャパシタである。）
チとして利用した例として、例えば特開平7−312543号
公報に開示された技術が知られている。この公報に記載
の高周波スイッチ回路を図５に示す。図５に示す従来技
術では、“ＰＩＮダイオード56，57と抵抗40，48，49”
で構成されるダイオードスイッチ回路と、“バラクタダ
イオード(可変容量ダイオード)58とキャパシタ24”等で
構成されるフィルター回路とからなる高周波スイッチで
ある。（なお、図５において、１は入力端子、２は出力
端子、４はコントロール電圧端子、33，34はＤＣカット
キャパシタである。）
【００１１】このように図５に示す従来技術では、バラ
クタダイオード58は、フィルター回路を構成する共振回
路に使用されているにすぎず、スイッチングは、前掲の
図４に示した従来技術と同様、ＰＩＮダイオード56，57
の「ｏｎ抵抗，ｏｆｆ抵抗」を利用しているものであ
る。
クタダイオード58は、フィルター回路を構成する共振回
路に使用されているにすぎず、スイッチングは、前掲の
図４に示した従来技術と同様、ＰＩＮダイオード56，57
の「ｏｎ抵抗，ｏｆｆ抵抗」を利用しているものであ
る。
【００１２】
【発明が解決しようとする課題】図３に示した従来技術
(ＦＥＴスイッチ)では、コントロール端子が２つ必要で
あるため、制御回路が複雑となる欠点がある上に、より
集積化する場合に端子数が多くなるので、小型化がし難
くなるという問題があった(第１の問題点)。
(ＦＥＴスイッチ)では、コントロール端子が２つ必要で
あるため、制御回路が複雑となる欠点がある上に、より
集積化する場合に端子数が多くなるので、小型化がし難
くなるという問題があった(第１の問題点)。
【００１３】上記第１の問題点を解決する前記図４に示
した従来技術(ＰＩＮダイオードによるスイッチＩＣ)で
は、電流が流れるため、低消費電力化が重要な移動体通
信の端末器には適さないものである(第２の問題点)。そ
の上、この従来技術では、分布定数回路(λ/4伝送線路7
0)を用いているものであり(前掲の図４参照)、この分布
定数回路を用いることで面積が大きくなり、セットが大
きくなる欠点がある上に、更にＩＣ化する場合、面積が
大きいためコスト的に見合わず、実用的でないという問
題点を有している(第３の問題点)。
した従来技術(ＰＩＮダイオードによるスイッチＩＣ)で
は、電流が流れるため、低消費電力化が重要な移動体通
信の端末器には適さないものである(第２の問題点)。そ
の上、この従来技術では、分布定数回路(λ/4伝送線路7
0)を用いているものであり(前掲の図４参照)、この分布
定数回路を用いることで面積が大きくなり、セットが大
きくなる欠点がある上に、更にＩＣ化する場合、面積が
大きいためコスト的に見合わず、実用的でないという問
題点を有している(第３の問題点)。
【００１４】本発明は、前記第１〜３問題点に鑑み成さ
れたものであって、その第一の目的は、前記第１の問題
点「コントロール端子を２つ必要とすることに伴う問題
点」を解消すること、つまり、本発明で“コントロール
端子の１本化を実現すること”により、移動体通信装置
の構成を簡易化すると共に“ＩＣとしての端子数を減ら
すこと”で、パッケージの小型化を可能とする半導体ス
イッチを提供することにある。
れたものであって、その第一の目的は、前記第１の問題
点「コントロール端子を２つ必要とすることに伴う問題
点」を解消すること、つまり、本発明で“コントロール
端子の１本化を実現すること”により、移動体通信装置
の構成を簡易化すると共に“ＩＣとしての端子数を減ら
すこと”で、パッケージの小型化を可能とする半導体ス
イッチを提供することにある。
【００１５】本発明の第二の目的は、前記第２の問題点
「電流が流れることに伴う問題点」を解消すること、つ
まり、前記第１の問題点を解決する前記図４に示した従
来技術に対し本発明では“低消費電流化”を考慮し、電
流を流さずに前記第１の問題点を解決したものであっ
て、低消費電力化が重要な移動体通信の端末器に好適な
半導体スイッチを提供することにある。
「電流が流れることに伴う問題点」を解消すること、つ
まり、前記第１の問題点を解決する前記図４に示した従
来技術に対し本発明では“低消費電流化”を考慮し、電
流を流さずに前記第１の問題点を解決したものであっ
て、低消費電力化が重要な移動体通信の端末器に好適な
半導体スイッチを提供することにある。
【００１６】本発明の第三の目的は、前記第３の問題点
「分布定数回路を用いることに伴う問題点」を解消する
こと、つまり、本発明では“分布定数回路を用いず、集
中定数のみによる回路構成とすること”により、ＩＣ化
に適した構成の半導体スイッチを提供することにある。
「分布定数回路を用いることに伴う問題点」を解消する
こと、つまり、本発明では“分布定数回路を用いず、集
中定数のみによる回路構成とすること”により、ＩＣ化
に適した構成の半導体スイッチを提供することにある。
【００１７】
【課題を解決するための手段】本発明に係る半導体スイ
ッチは、半導体素子の容量変化を利用してスイッチを構
成するようにしたものであり、これによって、前記第１
〜第３の目的とする半導体スイッチを提供するものであ
る。
ッチは、半導体素子の容量変化を利用してスイッチを構
成するようにしたものであり、これによって、前記第１
〜第３の目的とする半導体スイッチを提供するものであ
る。
【００１８】即ち、本発明に係る半導体スイッチは、
「入力端子と第１の出力端子との間に接続され、可変容
量素子を含み、該可変容量素子の容量値に応じて直列共
振または並列共振し、直列共振で前記入力端子からの高
周波信号が通過状態になり、並列共振で前記入力端子か
らの前記高周波信号が遮断状態になる第一の共振回路
と、前記入力端子と第２の出力端子との間に接続され、
可変容量素子を含み、該可変容量素子の容量値に応じて
直列共振または並列共振し、直列共振で前記入力端子か
らの前記高周波信号が通過状態になり、並列共振で前記
入力端子からの前記高周波信号が遮断状態になる第二の
共振回路とを有し、前記入力端子に接続されたコントロ
ール端子に電圧を印加すると前記第一の共振回路の前記
可変容量素子の容量値と前記第二の共振回路の前記可変
容量素子の容量値とが同じ容量値になり、前記第一の共
振回路が前記通過状態では前記第二の共振回路が前記遮
断状態であり、前記第一の共振回路が前記遮断状態であ
ると前記第二の共振回路が前記通過状態であることを特
徴とする半導体スイッチ。」（請求項１）を要旨とし、
さらに、「前記第一の共振回路の前記可変容量素子の容
量値と前記第二の共振回路の前記可変容量素子の容量値
とが同じ容量値であり、前記第一の共振回路が前記通過
状態では前記第二の共振回路が前記遮断状態であり、前
記第一の共振回路が前記遮断状態であると前記第二の共
振回路が前記通過状態であることを特徴とする請求項１
に記載の半導体スイッチ。」（請求項２）また、
「（１）前記可変容量素子とインダクタが直列に接続さ
れ、かつ、前記可変容量素子と前記インダクタに対して
並列に他のインダクタとキャパシタの直列回路が接続さ
れて構成される前記第一の共振回路の１端を入力端子と
し、他端を第１の出力端子とし、該第１の出力端子が前
記第一の共振回路と同じ構成からなる前記第二の共振回
路を介して接地されており、（２）前記入力端子に前記
第一の共振回路と同じ構成からなる第三の共振回路の１
端が接続され、該第三の共振回路の入力端子側と反対側
の他端を第２の出力端子とし、該第２の出力端子が前記
第一 の共振回路と同じ構成からなる第四の共振回路を介
して接地され、前記第一の共振回路の前記可変容量素子
の容量値がある値（Ｃ B1 ）の時に前記入力端子の信号が
前記第１の出力端子に出力され、前記第二の共振回路の
前記可変容量素子の容量値が他の値（Ｃ B2 ）の時に前記
入力端子の信号が前記第２の出力端子に出力される、こ
とを特徴とする請求項１に記載の半導体スイッチ。」
（請求項３）、また、「（１）前記可変容量素子とイン
ダクタが直列に接続され、かつ、前記可変容量素子と前
記インダクタに対して並列に他のインダクタとキャパシ
タの直列回路が接続されて構成される前記第一の共振回
路の１端を入力端子とし、他端を第１の出力端子とし、
（２）前記入力端子に前記第一の共振回路と同じ構成か
らなる第三の共振回路の１端が接続され、該第三の共振
回路の入力端子側と反対側の他端を第２の出力端子と
し、前記第一の共振回路の前記可変容量素子の容量値が
ある値（Ｃ B1 ）の時に前記入力端子の信号が前記第１の
出力端子に出力され、前記第二の共振回路の前記可変容
量素子の容量値が他の値（Ｃ B2 ）の時に前記入力端子の
信号が前記第２の出力端子に出力されることを特徴とす
る請求項１に記載の半導体スイッチ。」（請求項４）、
を要旨とし、さらに、「前記第１の出力端子が抵抗を介
して接地されており、前記第２の出力端子が抵抗を介し
て接地されることを特徴とする請求項４に記載の半導体
スイッチ。」（請求項５）、を要旨とする。
「入力端子と第１の出力端子との間に接続され、可変容
量素子を含み、該可変容量素子の容量値に応じて直列共
振または並列共振し、直列共振で前記入力端子からの高
周波信号が通過状態になり、並列共振で前記入力端子か
らの前記高周波信号が遮断状態になる第一の共振回路
と、前記入力端子と第２の出力端子との間に接続され、
可変容量素子を含み、該可変容量素子の容量値に応じて
直列共振または並列共振し、直列共振で前記入力端子か
らの前記高周波信号が通過状態になり、並列共振で前記
入力端子からの前記高周波信号が遮断状態になる第二の
共振回路とを有し、前記入力端子に接続されたコントロ
ール端子に電圧を印加すると前記第一の共振回路の前記
可変容量素子の容量値と前記第二の共振回路の前記可変
容量素子の容量値とが同じ容量値になり、前記第一の共
振回路が前記通過状態では前記第二の共振回路が前記遮
断状態であり、前記第一の共振回路が前記遮断状態であ
ると前記第二の共振回路が前記通過状態であることを特
徴とする半導体スイッチ。」（請求項１）を要旨とし、
さらに、「前記第一の共振回路の前記可変容量素子の容
量値と前記第二の共振回路の前記可変容量素子の容量値
とが同じ容量値であり、前記第一の共振回路が前記通過
状態では前記第二の共振回路が前記遮断状態であり、前
記第一の共振回路が前記遮断状態であると前記第二の共
振回路が前記通過状態であることを特徴とする請求項１
に記載の半導体スイッチ。」（請求項２）また、
「（１）前記可変容量素子とインダクタが直列に接続さ
れ、かつ、前記可変容量素子と前記インダクタに対して
並列に他のインダクタとキャパシタの直列回路が接続さ
れて構成される前記第一の共振回路の１端を入力端子と
し、他端を第１の出力端子とし、該第１の出力端子が前
記第一の共振回路と同じ構成からなる前記第二の共振回
路を介して接地されており、（２）前記入力端子に前記
第一の共振回路と同じ構成からなる第三の共振回路の１
端が接続され、該第三の共振回路の入力端子側と反対側
の他端を第２の出力端子とし、該第２の出力端子が前記
第一 の共振回路と同じ構成からなる第四の共振回路を介
して接地され、前記第一の共振回路の前記可変容量素子
の容量値がある値（Ｃ B1 ）の時に前記入力端子の信号が
前記第１の出力端子に出力され、前記第二の共振回路の
前記可変容量素子の容量値が他の値（Ｃ B2 ）の時に前記
入力端子の信号が前記第２の出力端子に出力される、こ
とを特徴とする請求項１に記載の半導体スイッチ。」
（請求項３）、また、「（１）前記可変容量素子とイン
ダクタが直列に接続され、かつ、前記可変容量素子と前
記インダクタに対して並列に他のインダクタとキャパシ
タの直列回路が接続されて構成される前記第一の共振回
路の１端を入力端子とし、他端を第１の出力端子とし、
（２）前記入力端子に前記第一の共振回路と同じ構成か
らなる第三の共振回路の１端が接続され、該第三の共振
回路の入力端子側と反対側の他端を第２の出力端子と
し、前記第一の共振回路の前記可変容量素子の容量値が
ある値（Ｃ B1 ）の時に前記入力端子の信号が前記第１の
出力端子に出力され、前記第二の共振回路の前記可変容
量素子の容量値が他の値（Ｃ B2 ）の時に前記入力端子の
信号が前記第２の出力端子に出力されることを特徴とす
る請求項１に記載の半導体スイッチ。」（請求項４）、
を要旨とし、さらに、「前記第１の出力端子が抵抗を介
して接地されており、前記第２の出力端子が抵抗を介し
て接地されることを特徴とする請求項４に記載の半導体
スイッチ。」（請求項５）、を要旨とする。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を含
め、本発明を詳細に説明すると、本発明に係る半導体ス
イッチは、前記したとおり、半導体素子の容量変化を利
用してスイッチを構成するようにしたものである。
め、本発明を詳細に説明すると、本発明に係る半導体ス
イッチは、前記したとおり、半導体素子の容量変化を利
用してスイッチを構成するようにしたものである。
【００２０】従来技術では、半導体素子の抵抗変化を利
用したスイッチであったが(前掲の図３〜図５参照)、本
発明では、半導体素子の容量変化を利用することで消費
電流を増加させずにコントロール端子を１つにすること
が可能となつた。つまり、コントロール端子が１つの場
合、あるコントロール電圧において半導体素子の状態は
全て同じ状態となるが、従来技術のような抵抗変化を利
用する場合、一方をｏｎ状態(低抵抗)としたとき、他方
をｏｆｆ状態(高抵抗)とすることは、分布定数回路を使
用しなければ不可能であった。
用したスイッチであったが(前掲の図３〜図５参照)、本
発明では、半導体素子の容量変化を利用することで消費
電流を増加させずにコントロール端子を１つにすること
が可能となつた。つまり、コントロール端子が１つの場
合、あるコントロール電圧において半導体素子の状態は
全て同じ状態となるが、従来技術のような抵抗変化を利
用する場合、一方をｏｎ状態(低抵抗)としたとき、他方
をｏｆｆ状態(高抵抗)とすることは、分布定数回路を使
用しなければ不可能であった。
【００２１】本発明では、容量変化を利用しているた
め、同じ容量値でも並列共振、直列共振を各々構成すれ
ば、ショート状態(低インピーダンス)，オープン状態
(高インピーダンス)を同じ容量値で実現する事ができる
ので、コントロール端子を１本にしてもスイッチ動作す
ることが可能である。
め、同じ容量値でも並列共振、直列共振を各々構成すれ
ば、ショート状態(低インピーダンス)，オープン状態
(高インピーダンス)を同じ容量値で実現する事ができる
ので、コントロール端子を１本にしてもスイッチ動作す
ることが可能である。
【００２２】本発明に係る半導体スイッチにおいて、可
変容量素子として例えばバラクタダイオードを用いるこ
とにより、消費電流がなく、分布定数回路も用いずにコ
ントロール端子１本でスイッチを構成することができ
る。本発明のようにコントロール端子を１本にすること
で、スイッチをコントロールする電源回路として２種類
の電圧を持つ必要がなくなり、装置自体を簡易化するこ
とができる作用効果が生じる。
変容量素子として例えばバラクタダイオードを用いるこ
とにより、消費電流がなく、分布定数回路も用いずにコ
ントロール端子１本でスイッチを構成することができ
る。本発明のようにコントロール端子を１本にすること
で、スイッチをコントロールする電源回路として２種類
の電圧を持つ必要がなくなり、装置自体を簡易化するこ
とができる作用効果が生じる。
【００２３】通常は、インバータ回路が使用されている
が、本発明では、このインバータ回路が不要となるの
て、装置全体の小型化，低消費電力化が可能となる。一
方、スイッチとしても、端子数が減るためにパッケージ
の小型化が可能となる。さらに、本発明に係る半導体ス
イッチは、それ自体消費電流がない上に、分布定数回路
を用いずに構成できるため、低消費電力，小型，低価格
のスイッチを提供することができる。
が、本発明では、このインバータ回路が不要となるの
て、装置全体の小型化，低消費電力化が可能となる。一
方、スイッチとしても、端子数が減るためにパッケージ
の小型化が可能となる。さらに、本発明に係る半導体ス
イッチは、それ自体消費電流がない上に、分布定数回路
を用いずに構成できるため、低消費電力，小型，低価格
のスイッチを提供することができる。
【００２４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００２５】（実施例１）図１は、本発明の一実施例
(実施例１)を示す半導体スイッチの回路図である。図１
において、１は入力端子、２，３は出力端子、４はコン
トロール端子(ＶC)、５〜８はバラクタダイオード、10
〜17はインダクタ(Ｌ)、20〜23はキャパシタ(Ｃ)であ
る。
(実施例１)を示す半導体スイッチの回路図である。図１
において、１は入力端子、２，３は出力端子、４はコン
トロール端子(ＶC)、５〜８はバラクタダイオード、10
〜17はインダクタ(Ｌ)、20〜23はキャパシタ(Ｃ)であ
る。
【００２６】各バラクタダイオード５〜８は、シリーズ
にインダクタ10，12，14，16が接続されており、そのバ
ラクタダイオードおよびインダクタと並列にインダクタ
11，13，15，17とキャパシタ20，21，22，23がシリーズ
に接続されている。バラクタダイオードと二つのインダ
クタとキャパシタとの４素子により、第一〜第四の共振
回路が構成されている。
にインダクタ10，12，14，16が接続されており、そのバ
ラクタダイオードおよびインダクタと並列にインダクタ
11，13，15，17とキャパシタ20，21，22，23がシリーズ
に接続されている。バラクタダイオードと二つのインダ
クタとキャパシタとの４素子により、第一〜第四の共振
回路が構成されている。
【００２７】この第一〜第四の共振回路について、図１
を参照して更に説明すると、 ・第一の共振回路：バラクタダイオード５と二つのイン
ダクタ10，11とキャパシタ20の４素子、 ・第二の共振回路：バラクタダイオード７と二つのイン
ダクタ14，15とキャパシタ22の４素子、 ・第三の共振回路：バラクタダイオード６と二つのイン
ダクタ12，13とキャパシタ21の４素子、 ・第四の共振回路：バラクタダイオード８と二つのイン
ダクタ16，17とキャパシタ23の４素子、 からそれぞれ構成されている。
を参照して更に説明すると、 ・第一の共振回路：バラクタダイオード５と二つのイン
ダクタ10，11とキャパシタ20の４素子、 ・第二の共振回路：バラクタダイオード７と二つのイン
ダクタ14，15とキャパシタ22の４素子、 ・第三の共振回路：バラクタダイオード６と二つのイン
ダクタ12，13とキャパシタ21の４素子、 ・第四の共振回路：バラクタダイオード８と二つのイン
ダクタ16，17とキャパシタ23の４素子、 からそれぞれ構成されている。
【００２８】そして、本実施例１の半導体スイッチで
は、(1) 上記第一の共振回路の１端を入力端子１とし、
他端を第１の出力端子２とし、この第１の出力端子２に
上記第二の共振回路が接地されており、(2) 入力端子１
に上記第三の共振回路が上記第一の共振回路と並列に接
続され、この第三の共振回路の入力端子側１と反対側を
第２の出力端子３とし、該第２の出力端子３に上記第四
の共振回路が接地されている、構成からなる。
は、(1) 上記第一の共振回路の１端を入力端子１とし、
他端を第１の出力端子２とし、この第１の出力端子２に
上記第二の共振回路が接地されており、(2) 入力端子１
に上記第三の共振回路が上記第一の共振回路と並列に接
続され、この第三の共振回路の入力端子側１と反対側を
第２の出力端子３とし、該第２の出力端子３に上記第四
の共振回路が接地されている、構成からなる。
【００２９】本実施例１において、コントロール端子４
にある電圧を印加すると、全てのバラクタダイオード
は、ある同じ容量値になる。ここで、「ＶC＝ＶC1」の
時のバラクタダイオードの容量値を“ＣB1”、「ＶC＝
ＶC2」の時のバラクタダイオードの容量値を“ＣB2”と
する。バラクタダイオードを含む各共振回路において、
それぞれ下記のように定数を定める。
にある電圧を印加すると、全てのバラクタダイオード
は、ある同じ容量値になる。ここで、「ＶC＝ＶC1」の
時のバラクタダイオードの容量値を“ＣB1”、「ＶC＝
ＶC2」の時のバラクタダイオードの容量値を“ＣB2”と
する。バラクタダイオードを含む各共振回路において、
それぞれ下記のように定数を定める。
【００３０】例えば、バラクタダイオード５の容量が、
“ＣB1”の時に直列共振し“ＣB2”の時に並列共振する
ように、インダクタ10，キャパシタ20を決定することが
できる。即ち、次の式(1)によりインダクタ10(これを
“Ｌ10”と略記する)を、また、次の式(2)により、キャ
パシタ20(これを“Ｃ20”と略記する)を決定することが
できる。
“ＣB1”の時に直列共振し“ＣB2”の時に並列共振する
ように、インダクタ10，キャパシタ20を決定することが
できる。即ち、次の式(1)によりインダクタ10(これを
“Ｌ10”と略記する)を、また、次の式(2)により、キャ
パシタ20(これを“Ｃ20”と略記する)を決定することが
できる。
【００３１】
【数１】
【００３２】上記式(1)および式(2)において、例えば ・ｆ＝2ＧＨZ，ＣB1＝2ｐＦ，ＣB2＝10ｐＦ，Ｌ11＝２
ｎＨ とすると、ほぼＬ10＝3ｎＨ，Ｃ20＝1.5ｐＦとなる。
ｎＨ とすると、ほぼＬ10＝3ｎＨ，Ｃ20＝1.5ｐＦとなる。
【００３３】一方、バラクタダイオード６の容量が、
“ＣB1”の時に並列共振し“ＣB2”の時に直列共振する
ように、インダクタ12，13を決定することができる。例
えば「ｆ，ＣB1，ＣB2」の各条件を上記と同様にして、
Ｃ21＝2ｐＦとした場合(Ｃ21はキャパシタ21を意味す
る)、次の式(3)および式(4)により、インダクタ12(これ
を“Ｌ12”と略記する)およびインダクタ13(これを“Ｌ
13”と略記する)を決定することができる 。
“ＣB1”の時に並列共振し“ＣB2”の時に直列共振する
ように、インダクタ12，13を決定することができる。例
えば「ｆ，ＣB1，ＣB2」の各条件を上記と同様にして、
Ｃ21＝2ｐＦとした場合(Ｃ21はキャパシタ21を意味す
る)、次の式(3)および式(4)により、インダクタ12(これ
を“Ｌ12”と略記する)およびインダクタ13(これを“Ｌ
13”と略記する)を決定することができる 。
【００３４】
【数２】
【００３５】以上のように、同じ容量値“ＣB1”
“ＣB2”によって、一方は直列共振から並列共振に、も
う一方は並列共振から直列共振にすることができる。
“ＣB2”によって、一方は直列共振から並列共振に、も
う一方は並列共振から直列共振にすることができる。
【００３６】ここで、「ＶC＝ＣB1」の時は、出力端子
２側が直列共振で高周波インピーダンスは低く、出力端
子３側は並列共振で高周波インピーダンスが高いので
「出力端子２側が通過状態，出力端子３側が遮断状態」
となり、信号は、出力端子２へ出力される。一方、「Ｖ
C＝ＣB2」の時は、逆に「出力端子２側が遮断状態，出
力端子３側が通過状態」となり、信号は、出力端子３に
出力される。
２側が直列共振で高周波インピーダンスは低く、出力端
子３側は並列共振で高周波インピーダンスが高いので
「出力端子２側が通過状態，出力端子３側が遮断状態」
となり、信号は、出力端子２へ出力される。一方、「Ｖ
C＝ＣB2」の時は、逆に「出力端子２側が遮断状態，出
力端子３側が通過状態」となり、信号は、出力端子３に
出力される。
【００３７】バラクタダイオード７および８を含む第二
および第四の共振回路については、インダクタ14，15と
キャパシタ22を、それぞれ前記インダクタ12，13、前記
キャパシタ21と同じ値とし、また、インダクタ16，17と
キャパシタ23を、それぞれ前記インダクタ10，11、前記
キャパシタ20と同じ値とすることにより、それぞれ信号
の通過状態の時は並列共振し、遮断状態の時は直列共振
となり、従来技術におけるＦＥＴスイッチと同様にスイ
ッチのアイソレーション特性を改善する役割を果たすこ
とができる。
および第四の共振回路については、インダクタ14，15と
キャパシタ22を、それぞれ前記インダクタ12，13、前記
キャパシタ21と同じ値とし、また、インダクタ16，17と
キャパシタ23を、それぞれ前記インダクタ10，11、前記
キャパシタ20と同じ値とすることにより、それぞれ信号
の通過状態の時は並列共振し、遮断状態の時は直列共振
となり、従来技術におけるＦＥＴスイッチと同様にスイ
ッチのアイソレーション特性を改善する役割を果たすこ
とができる。
【００３８】以上のとおり、図１に示す半導体スイッチ
回路(実施例１)によれば、コントロール端子１つでスイ
ッチ動作していることが理解できる。
回路(実施例１)によれば、コントロール端子１つでスイ
ッチ動作していることが理解できる。
【００３９】（実施例２）図２は、本発明の他の実施例
(実施例２)を示す半導体スイッチの回路図である。本実
施例２では、前掲の図１に示す前記実施例１の第二の共
振回路および第四の共振回路を省略した構成からなる。
即ち、前掲の図１に示すバラクタダイオード７，８、イ
ンダクタ14，15，16，17、キャパシタ22，23を省略した
構成からなる。
(実施例２)を示す半導体スイッチの回路図である。本実
施例２では、前掲の図１に示す前記実施例１の第二の共
振回路および第四の共振回路を省略した構成からなる。
即ち、前掲の図１に示すバラクタダイオード７，８、イ
ンダクタ14，15，16，17、キャパシタ22，23を省略した
構成からなる。
【００４０】本実施例２では、図２に示すように、第二
の共振回路および第四の共振回路(図１参照)に代えて抵
抗41及び抵抗42を配設した構成からなる。この抵抗41，
42は、高抵抗であり、ＤＣリターン回路を構成してい
る。しかし、本実施例２では、前記実施例１と同様、第
一の共振回路および第三の共振回路からなり、スイッチ
としての機能は、実施例１と同様に有しているものであ
ることは言うまでもない。（重複を避けるため、その説
明を省略する。）
の共振回路および第四の共振回路(図１参照)に代えて抵
抗41及び抵抗42を配設した構成からなる。この抵抗41，
42は、高抵抗であり、ＤＣリターン回路を構成してい
る。しかし、本実施例２では、前記実施例１と同様、第
一の共振回路および第三の共振回路からなり、スイッチ
としての機能は、実施例１と同様に有しているものであ
ることは言うまでもない。（重複を避けるため、その説
明を省略する。）
【００４１】本発明の上記実施例１，２においては、可
変容量素子としてバラクタダイオードを用いた例を示し
たが、本発明は、その他にＦＥＴのドレインとソースを
接続したショットキバリアダイオードでも同様に構成で
き、これも本発明に包含されるものである。
変容量素子としてバラクタダイオードを用いた例を示し
たが、本発明は、その他にＦＥＴのドレインとソースを
接続したショットキバリアダイオードでも同様に構成で
き、これも本発明に包含されるものである。
【００４２】
【発明の効果】本発明は、以上詳記したとおり、半導体
素子の容量変化を利用してスイッチングを行うことに着
目し、同一の容量値で並列共振と直列共振とを実現する
ことによりスイッチ動作を可能としたので、消費電流が
なく、さらに分布定数回路を用いずにコントロール端子
を１つにできるという効果が生じる。
素子の容量変化を利用してスイッチングを行うことに着
目し、同一の容量値で並列共振と直列共振とを実現する
ことによりスイッチ動作を可能としたので、消費電流が
なく、さらに分布定数回路を用いずにコントロール端子
を１つにできるという効果が生じる。
【００４３】また、本発明によれば、必要な端子数を減
らすことができるため、パッケージのピン数を減少させ
ることができ、その結果として、パッケージの小型化が
可能となり、さらに、分布定数回路を用いていないの
で、ＩＣの小型化ができ、低コスト化が可能になるとい
う効果が生じる。
らすことができるため、パッケージのピン数を減少させ
ることができ、その結果として、パッケージの小型化が
可能となり、さらに、分布定数回路を用いていないの
で、ＩＣの小型化ができ、低コスト化が可能になるとい
う効果が生じる。
【図１】本発明の一実施例(実施例１)を示す半導体スイ
ッチの回路図。
ッチの回路図。
【図２】本発明の他の実施例(実施例２)を示す半導体ス
イッチの回路図。
イッチの回路図。
【図３】従来の半導体スイッチ(ＦＥＴスイッチ)の回路
図。
図。
【図４】従来の半導体スイッチ(ＰＩＮダイオードを用
いたスイッチ)の回路図。
いたスイッチ)の回路図。
【図５】従来の半導体スイッチ(バラクタダイオードを
利用した高周波スイッチ)の回路図。
利用した高周波スイッチ)の回路図。
１ 入力端子 ２，３ 出力端子 ４ コントロール電圧端子 ５〜８，５８ バラクタダイオード １０〜１７ インダクタ ２０〜２４ キャパシタ ３０〜３４ ＤＣカットキャパシタ ４０〜４９ 抵抗 ５０〜５３ ＦＥＴ ５４〜５７ ＰＩＮダイオード ６０，６１ コントロール電圧端子 ７０ λ/4伝送線路
Claims (5)
- 【請求項１】 入力端子と第１の出力端子との間に接続
され、可変容量素子を含み、該可変容量素子の容量値に
応じて直列共振または並列共振し、直列共振で前記入力
端子からの高周波信号が通過状態になり、並列共振で前
記入力端子からの前記高周波信号が遮断状態になる第一
の共振回路と、 前記入力端子と第２の出力端子との間に接続され、可変
容量素子を含み、該可変容量素子の容量値に応じて直列
共振または並列共振し、直列共振で前記入力端子からの
前記高周波信号が通過状態になり、並列共振で前記入力
端子からの前記高周波信号が遮断状態になる第二の共振
回路とを有し、 前記入力端子に接続されたコントロール端子に電圧を印
加すると前記第一の共振回路の前記可変容量素子の容量
値と前記第二の共振回路の前記可変容量素子の容量値と
が同じ容量値になり、前記第一の共振回路が前記通過状
態では前記第二の共振回路が前記遮断状態であり、前記
第一の共振回路が前記遮断状態であると前記第二の共振
回路が前記通過状態であることを特徴とする半導体スイ
ッチ。 - 【請求項２】 前記第一の共振回路の前記可変容量素子
の容量値と前記第二の共振回路の前記可変容量素子の容
量値とが同じ容量値であり、前記第一の共振回路が前記
通過状態では前記第二の共振回路が前記遮断状態であ
り、前記第一の共振回路が前記遮断状態であると前記第
二の共振回路が前記通過状態であることを特徴とする請
求項１に記載の半導体スイッチ。 - 【請求項３】 （１）前記可変容量素子とインダクタが
直列に接続され、かつ、前記可変容量素子と前記インダ
クタに対して並列に他のインダクタとキャパシタの直列
回路が接続されて構成される前記第一の共振回路の１端
を入力端子とし、他端を第１の出力端子とし、該第１の
出力端子が前記第一の共振回路と同じ構成からなる前記
第二の共振回路を介して接地されており、 （２）前記入力端子に前記第一の共振回路と同じ構成か
らなる第三の共振回路の１端が接続され、該第三の共振
回路の入力端子側と反対側の他端を第２の出力端子と
し、該第２の出力端子が前記第一の共振回路と同じ構成
からなる第四の共振回路を介して接地され、前記第一の
共振回路の前記可変容量素子の容量値がある値（Ｃ B1 ）
の時に前記入力端子の信号が前記第１の出力端子に出力
され、前記第 二の共振回路の前記可変容量素子の容量値
が他の値（Ｃ B2 ）の時に前記入力端子の信号が前記第２
の出力端子に出力される、ことを特徴とする請求項１に
記載の半導体スイッチ。 - 【請求項４】 （１）前記可変容量素子とインダクタが
直列に接続され、かつ、前記可変容量素子と前記インダ
クタに対して並列に他のインダクタとキャパシタの直列
回路が接続されて構成される前記第一の共振回路の１端
を入力端子とし、他端を第１の出力端子とし、 （２）前記入力端子に前記第一の共振回路と同じ構成か
らなる第三の共振回路の１端が接続され、該第三の共振
回路の入力端子側と反対側の他端を第２の出力端子と
し、前記第一の共振回路の前記可変容量素子の容量値が
ある値（Ｃ B1 ）の時に前記入力端子の信号が前記第１の
出力端子に出力され、前記第二の共振回路の前記可変容
量素子の容量値が他の値（Ｃ B2 ）の時に前記入力端子の
信号が前記第２の出力端子に出力されることを特徴とす
る請求項１に記載の半導体スイッチ。 - 【請求項５】 前記第１の出力端子が抵抗を介して接地
されており、前記第２の出力端子が抵抗を介して接地さ
れることを特徴とする請求項４に記載の半導体スイッ
チ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08268995A JP3094920B2 (ja) | 1996-10-11 | 1996-10-11 | 半導体スイッチ |
| US08/948,812 US6011450A (en) | 1996-10-11 | 1997-10-09 | Semiconductor switch having plural resonance circuits therewith |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08268995A JP3094920B2 (ja) | 1996-10-11 | 1996-10-11 | 半導体スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10117102A JPH10117102A (ja) | 1998-05-06 |
| JP3094920B2 true JP3094920B2 (ja) | 2000-10-03 |
Family
ID=17466209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08268995A Expired - Fee Related JP3094920B2 (ja) | 1996-10-11 | 1996-10-11 | 半導体スイッチ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6011450A (ja) |
| JP (1) | JP3094920B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220679B2 (ja) * | 1997-06-03 | 2001-10-22 | 松下電器産業株式会社 | ２周波スイッチ、２周波アンテナ共用器およびそれを用いた２周波帯域用移動体通信機器 |
| FR2803147B1 (fr) * | 1999-12-23 | 2002-12-06 | Cit Alcatel | Organe de communication electronique a une entree et plusieurs sorties et son application a une matrice de commutation |
| ATE545206T1 (de) * | 1999-12-28 | 2012-02-15 | Hitachi Metals Ltd | Hochfrequenzschaltung, hochfrequenzschaltmodul und drahtlose kommunikationsvorrichtung damit |
| US7295814B2 (en) * | 2003-02-05 | 2007-11-13 | Hitachi Metals, Ltd. | Antenna switch circuit and antenna switch module |
| JP4107654B2 (ja) * | 2003-03-19 | 2008-06-25 | 株式会社東芝 | 高周波スイッチ |
| US8031129B2 (en) | 2004-08-18 | 2011-10-04 | Ruckus Wireless, Inc. | Dual band dual polarization antenna array |
| US7696946B2 (en) * | 2004-08-18 | 2010-04-13 | Ruckus Wireless, Inc. | Reducing stray capacitance in antenna element switching |
| US7880683B2 (en) * | 2004-08-18 | 2011-02-01 | Ruckus Wireless, Inc. | Antennas with polarization diversity |
| US7292198B2 (en) * | 2004-08-18 | 2007-11-06 | Ruckus Wireless, Inc. | System and method for an omnidirectional planar antenna apparatus with selectable elements |
| US7652632B2 (en) * | 2004-08-18 | 2010-01-26 | Ruckus Wireless, Inc. | Multiband omnidirectional planar antenna apparatus with selectable elements |
| US7965252B2 (en) * | 2004-08-18 | 2011-06-21 | Ruckus Wireless, Inc. | Dual polarization antenna array with increased wireless coverage |
| US7193562B2 (en) * | 2004-11-22 | 2007-03-20 | Ruckus Wireless, Inc. | Circuit board having a peripheral antenna apparatus with selectable antenna elements |
| US7358912B1 (en) | 2005-06-24 | 2008-04-15 | Ruckus Wireless, Inc. | Coverage antenna apparatus with selectable horizontal and vertical polarization elements |
| US7893882B2 (en) | 2007-01-08 | 2011-02-22 | Ruckus Wireless, Inc. | Pattern shaping of RF emission patterns |
| US7646343B2 (en) * | 2005-06-24 | 2010-01-12 | Ruckus Wireless, Inc. | Multiple-input multiple-output wireless antennas |
| JP2006270245A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Metals Ltd | アンテナスイッチモジュール及びこれを用いた通信装置 |
| US7639106B2 (en) * | 2006-04-28 | 2009-12-29 | Ruckus Wireless, Inc. | PIN diode network for multiband RF coupling |
| US20070293178A1 (en) * | 2006-05-23 | 2007-12-20 | Darin Milton | Antenna Control |
| US7498908B2 (en) * | 2006-08-04 | 2009-03-03 | Advanced Energy Industries, Inc | High-power PIN diode switch |
| US8237456B2 (en) * | 2009-03-02 | 2012-08-07 | Atmel Corporation | Capacitive sensing |
| US8217843B2 (en) | 2009-03-13 | 2012-07-10 | Ruckus Wireless, Inc. | Adjustment of radiation patterns utilizing a position sensor |
| US8698675B2 (en) * | 2009-05-12 | 2014-04-15 | Ruckus Wireless, Inc. | Mountable antenna elements for dual band antenna |
| US9407012B2 (en) | 2010-09-21 | 2016-08-02 | Ruckus Wireless, Inc. | Antenna with dual polarization and mountable antenna elements |
| US8756668B2 (en) | 2012-02-09 | 2014-06-17 | Ruckus Wireless, Inc. | Dynamic PSK for hotspots |
| US10186750B2 (en) | 2012-02-14 | 2019-01-22 | Arris Enterprises Llc | Radio frequency antenna array with spacing element |
| US9634403B2 (en) | 2012-02-14 | 2017-04-25 | Ruckus Wireless, Inc. | Radio frequency emission pattern shaping |
| US9092610B2 (en) | 2012-04-04 | 2015-07-28 | Ruckus Wireless, Inc. | Key assignment for a brand |
| US9570799B2 (en) | 2012-09-07 | 2017-02-14 | Ruckus Wireless, Inc. | Multiband monopole antenna apparatus with ground plane aperture |
| CN105051975B (zh) | 2013-03-15 | 2019-04-19 | 艾锐势有限责任公司 | 用于双频带定向天线的低频带反射器 |
| JP2015195449A (ja) * | 2014-03-31 | 2015-11-05 | 三菱電機株式会社 | マルチバンド高周波電力増幅器 |
| KR102437679B1 (ko) * | 2015-02-27 | 2022-08-29 | 엘지이노텍 주식회사 | 튜너 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567526A (en) * | 1979-07-02 | 1981-01-26 | Oki Electric Ind Co Ltd | Diode switch circuit including resonant circuit |
| DE3937934A1 (de) * | 1989-11-15 | 1991-05-16 | Thomson Brandt Gmbh | Schaltungsanordnung zur durchschaltung von hf-signalen |
| JPH0595930A (ja) * | 1991-10-08 | 1993-04-20 | Toshiba Corp | 磁気共鳴イメージング装置 |
| JPH06152361A (ja) * | 1992-11-12 | 1994-05-31 | Sanyo Electric Co Ltd | Ｆｅｔスイッチ |
| JP2584581B2 (ja) * | 1993-04-30 | 1997-02-26 | 株式会社大一商会 | パチンコ機の管理装置 |
| JPH0729901A (ja) * | 1993-07-08 | 1995-01-31 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH0774604A (ja) * | 1993-09-01 | 1995-03-17 | Murata Mfg Co Ltd | アンテナの送受切換用ｒｆスイッチ |
| JPH07312543A (ja) * | 1994-05-17 | 1995-11-28 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路 |
-
1996
- 1996-10-11 JP JP08268995A patent/JP3094920B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-09 US US08/948,812 patent/US6011450A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10117102A (ja) | 1998-05-06 |
| US6011450A (en) | 2000-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094920B2 (ja) | 半導体スイッチ | |
| JP2964975B2 (ja) | 高周波スイッチ回路 | |
| US7239218B2 (en) | Phase shifter having switchable high pass filter and low pass filter paths and impedance adjustment circuits | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JP2002314373A (ja) | 可変減衰器 | |
| JPH0818302A (ja) | 高周波スイッチ | |
| US4996504A (en) | Monolithically integratable microwave attenuation element | |
| US6064253A (en) | Multiple stage self-biasing RF transistor circuit | |
| JP4263606B2 (ja) | コンパクトな１８０度移相器 | |
| JPH0773202B2 (ja) | 半導体集積回路 | |
| JPH08213893A (ja) | 半導体集積回路 | |
| US7187246B2 (en) | Oscillator circuit | |
| US5530391A (en) | Filter circuit with a resonator operated in series resonance | |
| US5099155A (en) | Active element filter network | |
| US4508982A (en) | Floating node stabilizing circuit for a switched-capacitor circuit and filter | |
| JP3634223B2 (ja) | 移相器 | |
| US6744307B2 (en) | Filter circuit | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| JP3813292B2 (ja) | 差動増幅回路 | |
| US6853240B2 (en) | Master clock input circuit | |
| JPH09321829A (ja) | 伝送線路切り換えスイッチング回路 | |
| JP2792849B2 (ja) | 半導体集積回路における可変容量装置 | |
| JPH08213891A (ja) | 信号切換え装置 | |
| JPH0733026U (ja) | 移相器 | |
| WO2004059841A1 (ja) | 接地スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |