JP2792849B2 - 半導体集積回路における可変容量装置 - Google Patents
半導体集積回路における可変容量装置Info
- Publication number
- JP2792849B2 JP2792849B2 JP61168742A JP16874286A JP2792849B2 JP 2792849 B2 JP2792849 B2 JP 2792849B2 JP 61168742 A JP61168742 A JP 61168742A JP 16874286 A JP16874286 A JP 16874286A JP 2792849 B2 JP2792849 B2 JP 2792849B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- switch
- terminal
- block
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、無線機や発振装置に用いるスイッチをオ
ン・オフすることにより容量値を切り換える可変容量装
置に関し、特に容量を変化させた場合の容量比の安定性
を高めた回路に関するものである。 [従来の技術] 従来の可変容量装置の一例として特開昭57−97682号
公報に示されたのと類似の装置について説明する。 なお、ここでオン・オフするスイッチとは、Pチャン
ネル又はNチャンネル若しくはP及びNチャンネルトラ
ンジスタにより構成されるアナログスイッチング素子で
あり、バイアス回路あるいは制御端子より制御信号を加
えることによりスイッチの一端と他端を接続又は切断す
るものである。ここで、スイッチの等価回路を簡単に表
示するため第5図に示すシンボルで表示する。第5図に
示すスイッチは、制御信号が基準電圧より高い電圧であ
る正電圧を加えると端子(イ)(ロ)間が接続され、基
準電圧より低い電圧である負電圧を加えると端子(イ)
(ロ)間が切断されることを示している。また、第6図
は第5図で示したスイッチと反対に動作するスイッチを
示しており、正電圧で端子(イ)(ロ)間が切断され、
負電圧で端子(イ)(ロ)間が接続されるスイッチを示
している。以下、スイッチをP及びNチャンネルトラン
ジスタにより構成した場合について説明する。第7図は
スイッチの等価回路図であり、Pチャンネルトランジス
タ(1)とNチャンネルトランジスタ(2)を備え、端
子(3)に正電圧(以下“H"と言う)を加えると、Nチ
ャンネルトランジスタ(2)のゲート(9)に正電圧が
加わり、インバータ(4)によって変換されてPチャン
ネルトランジスタ(1)のゲート(10)に負電圧が加わ
る。よって、Nチャンネルトランジスタ(2)のソース
端子(5)とドレイン端子(7)が導通し、Pチャンネ
ルトランジスタ(1)のソース端子(6)とドレイン端
子(8)が導通することにより、ソース端子(5)
(6)が接続された端子(11)とドレイン端子(7)
(8)が接続された端子(12)とが接続される。逆に、
端子(3)に負電圧(以下“L"と言う)を印加すると、
Pチャンネルトランジスタ(1)及びNチャンネルトラ
ンジスタ(2)がオフし、端子(11)(12)間が切断さ
れる。第9図は、第7図に示したスイッチを半導体集積
回路パターン上に示したものであり、◎はアルミ配線と
拡散層を結ぶコンタクト、=はアルミ配線を示す。第7
図のスイッチをシンボルで示すと第8図のようになる。 次に、従来の可変容量装置を第4図について説明す
る。図において、(19)(20)(21)は制御端子(13)
(14)(15)よりそれぞれ制御されるスイッチ、(16)
(17)(18)はスイッチ(19)(20)(21)の寄生容量
をそれぞれ含む容量であり、その一端がそれぞれスイッ
チ(19)(20)(21)に接続され、他端がアース(24)
に接続されている。また、スイッチ(20)と容量(17)
及びスイッチ(21)と容量(18)はスイッチ(19)と容
量(16)と同様の構成であるが、容量(17)の容量値が
容量(16)の2倍、容量(18)の容量値が容量(16)の
4倍であるように構成されている。さらに、スイッチ
(19)(20)(21)の他端は容量変化を検出するための
容量変化検出端子(22)に接続されている。容量(23)
は、説明の都合上容量変化検出端子(22)から見たスイ
ッチ(19)(20)(21)の寄生容量を示す。 さらに、動作について以下に説明する。第4図におい
て、制御端子(13)(14)(15)が全て“L"の場合に対
する制御端子(13)のみが“H"の場合の容量変化検出端
子(22)に表われる容量に比べ、制御端子(14)のみが
“H"の場合の容量変化検出端子(22)に表われる容量は
2倍である。また、制御端子(15)のみを“H"とした場
合の容量は制御端子(13)のみを“H"とした場合の容量
の4倍である。このような可変容量装置を例えばいわゆ
るLC発振装置を用いると、L(インダクタンス)を固定
し、上述のようにして容量を変化させることによって発
振周波数を変化させることができる。この様な例では各
容量の絶対値よりも、各容量間の容量の比が一定である
事が望まれる場合が多い。ところが、容量(16)の容量
値は、スイッチ(19)の寄生容量を含む容量値であっ
て、スイッチ(19)の寄生容量C1とスイッチ(19)に接
続された容量C2との和である。ところで、寄生容量C1と
容量C2とは一般的に容量温度特性が異なっている。よっ
て、容量(16)の容量値が大きい場合にはスイッチ(1
9)の寄生容量C1による影響はあまりないが、容量(1
6)の容量値が小さくなると(実際は、0.5〜0.8pFと小
さいものが要求される事が多い。)寄生容量C1との関係
において容量C2を決定することが難しい。仮に、容量C2
の容量値が定まったとしても、寄生容量C1と容量C2の温
度係数が異なるため、制御端子(13)(14)(15)を切
替えた場合、全容量に占める寄生容量の割合が変るため
容量相対値に相対誤差が出て2倍又は4倍とならなくな
る。例えば、スイッチ(19)に接続された容量をC2と
し、スイッチ(19)(20)の寄生容量をC1とすると、ス
イッチ(20)に接続されるべき容量C3はC3=2(C1+C
2)−C1=(C1+2C2)となる。ところがこの容量C3の温
度係数はC2の温度係数と同一の容量素子であるから寄生
容量C1と容量C2及びC3の温度係数が異なると(C2とC3は
当然同じ温度係数である)、制御端子(13)のみを“H"
にした場合と制御信号(14)のみを“H"にした場合とで
は異なる温度における容量値が2倍より大きく又は小さ
くなる。つまり、スイッチ(19)の寄生容量を含む容量
(16)の容量値を基準として容量(17)の相対容量値が
2倍にならなくなる。 [発明が解決しようとする課題] 従来の半導体集積回路における可変容量装置は、以上
のように構成されており、スイッチ(19)(20)(21)
の寄生容量とスイッチ(19)(20)(21)に接続された
容量との温度係数が異なるので、各スイッチ制御におい
て良好な容量比の相対精度が得られない問題点があっ
た。 この発明は上記のような問題点を解消するためになさ
れたもので、温度が変化しても良好な相対精度が得られ
る可変容量装置を得ることを目的とする。 [課題を解決するための手段] この発明に係る半導体集積回路における可変容量装置
は、半導体集積回路からなり、出力端子を共通にした複
数のブロックと、この複数のブロック毎に選択的に制御
信号を供給する制御端子とから構成され、上記複数のブ
ロックは上記出力端子とアース端子との間に接続され、
ブロック毎に回路数が異なる1つ又は複数個の同一構成
でなる基本回路から成っており、上記基本回路は上記出
力端子に一端が接続されたスイッチング素子及びこのス
イッチング素子の他端とアース端子間に接続された容量
素子から成っており、上記制御信号は上記ブロック内の
基本回路を構成する各スイッチング素子に供給されて開
閉動作させるように構成したものである。 [作用] この発明に係る半導体集積回路における可変容量装置
は、同一構成の基本回路を一つ又は複数で各ブロックを
構成しているので、温度が変化しても各ブロック毎の容
量比の相対精度が良好なものになる。 [実施例] 以下、この発明の一実施例を図について説明する。第
1図において、従来装置と同一符号は同一又は相当部分
を示し、アナログスイッチであるスイッチ(19)とスイ
ッチ(19)の寄生容量を含む容量(16)とにより基本回
路(30)を構成している。(25)は1つの基本回路で構
成される第1の3端子ブロック、(26)は2つの基本回
路を並列接続させた第2の3端子ブロック、(27)は4
つの基本回路を並列接続させた第3の3端子ブロックで
ある。(第1、第2、第3の3端子ブロックは以後第
1、第2、第3のブロックと言う)。(13)は第1のブ
ロック(25)中のスイッチ(19)を制御する制御端子、
(14)は第2のブロック(26)中の各スイッチ(19)を
共通に制御する制御端子、(15)は第3のブロック(2
7)中の各スイッチ(19)を共通に制御する制御端子で
ある。 次に動作について説明する。第2のブロック(26)は
基本回路が並列に2回路接続されているため、制御端子
(13)(14)(15)が全て“L"の場合に対する制御端子
(13)だけに“H"信号を加えた場合の、容量変化検出端
子(22)に表われる容量に比べ、制御端子(14)だけに
“H"信号を加えた場合の、容量変化検出端子(22)に表
われる容量は2倍である。また、第3のブロック(27)
は基本回路が並列に4回路接続されているため、制御端
子(13)(14)(15)が全て“L"の場合に対する制御端
子(13)だけに“H"信号を加えた場合の容量変化検出端
子(22)に表わされる容量に比べ、制御端子(15)だけ
に“H"信号を加えた場合の容量変化検出端子(22)に表
われる容量は4倍である。このように構成されているも
のにおいて、基本回路である第1のブロック(25)の容
量(16)の容量値はスイッチ(19)の寄生容量C1とスイ
ッチ(19)からアースに接続された固定容量C2(以下容
量と言う)の合計である、寄生容量C1と容量C2の温度特
性が異なっても、第2のブロック(26)は基本回路を2
回路並列接続しているので、その容量は2×(C1+C2)
であり、温度変化に対する第1のブロック(25)の容量
変化量に比べて第2のブロック(26)の容量変化量は2
倍変化し、第3のブロック(27)は基本回路を4回路並
列接続しているのでその容量は4×(C1+C2)であり、
温度変化に対する第1のブロック(25)の容量変化量に
比べて第3のブロック(27)の容量変化量は4倍変化す
る。よって、温度変化が生じても、各ブロック(25)
(26)(27)の容量の相対値は常に一定となる。また、
基本回路は同じ回路定数をもった回路なので、半導体集
積回路上に基本回路をパターン化して形成でき、精度良
い相対容量を示す容量列を配列できる。又、上記実施例
では回路ブロック(25)を(26)は2倍、(27)は4倍
としたが、必要に応じてブロック内(26)(27)の容量
(16)に若干の増減をさせるようにしてもよい。 なお、上記実施例では第1のブロック(25)を基準と
して、第2及び第3のブロック(26)(27)がこの第1
のブロック(25)を整数倍並列接続させたものについて
示したが、第2図に示すように第1のブロック(25)に
基本回路を2回路並列接続したものを用い、第2のブロ
ック(26)に基本回路を3回路並列接続したものを用い
て、制御端子(13)(14)が全て“L"の場合に対する制
御端子(13)にのみ“H"信号を入力した場合の容量変化
検出端子(22)に表われる容量に比べ、制御端子(14)
にのみ“H"信号を入力した場合の容量変化検出端子(2
2)に表われる容量が3/2倍であるようにしてもよい。 また、第3図に示すように、基本回路としてスイッチ
(19)とこのスイッチ(19)に直列接続された容量(1
6)との他にスイッチ(19)に並列に抵抗(28)やコン
デンサ(29)等を接続しても同様の効果を奏する。さら
に、スイッチ(19)はアナログスイッチに等価な回路で
あっても同様の効果を奏する。 [発明の効果] 以上のように、この発明によれば、同一構成の基本回
路を一つ又は複数で各ブロックを構成し、上記ブロック
内の基本回路を構成するスイッチング素子に制御信号を
供給して開閉動作させて容量を可変するものとしたの
で、温度が変化しても各ブロック毎の容量比の相対精度
が良好なものになる効果がある。
ン・オフすることにより容量値を切り換える可変容量装
置に関し、特に容量を変化させた場合の容量比の安定性
を高めた回路に関するものである。 [従来の技術] 従来の可変容量装置の一例として特開昭57−97682号
公報に示されたのと類似の装置について説明する。 なお、ここでオン・オフするスイッチとは、Pチャン
ネル又はNチャンネル若しくはP及びNチャンネルトラ
ンジスタにより構成されるアナログスイッチング素子で
あり、バイアス回路あるいは制御端子より制御信号を加
えることによりスイッチの一端と他端を接続又は切断す
るものである。ここで、スイッチの等価回路を簡単に表
示するため第5図に示すシンボルで表示する。第5図に
示すスイッチは、制御信号が基準電圧より高い電圧であ
る正電圧を加えると端子(イ)(ロ)間が接続され、基
準電圧より低い電圧である負電圧を加えると端子(イ)
(ロ)間が切断されることを示している。また、第6図
は第5図で示したスイッチと反対に動作するスイッチを
示しており、正電圧で端子(イ)(ロ)間が切断され、
負電圧で端子(イ)(ロ)間が接続されるスイッチを示
している。以下、スイッチをP及びNチャンネルトラン
ジスタにより構成した場合について説明する。第7図は
スイッチの等価回路図であり、Pチャンネルトランジス
タ(1)とNチャンネルトランジスタ(2)を備え、端
子(3)に正電圧(以下“H"と言う)を加えると、Nチ
ャンネルトランジスタ(2)のゲート(9)に正電圧が
加わり、インバータ(4)によって変換されてPチャン
ネルトランジスタ(1)のゲート(10)に負電圧が加わ
る。よって、Nチャンネルトランジスタ(2)のソース
端子(5)とドレイン端子(7)が導通し、Pチャンネ
ルトランジスタ(1)のソース端子(6)とドレイン端
子(8)が導通することにより、ソース端子(5)
(6)が接続された端子(11)とドレイン端子(7)
(8)が接続された端子(12)とが接続される。逆に、
端子(3)に負電圧(以下“L"と言う)を印加すると、
Pチャンネルトランジスタ(1)及びNチャンネルトラ
ンジスタ(2)がオフし、端子(11)(12)間が切断さ
れる。第9図は、第7図に示したスイッチを半導体集積
回路パターン上に示したものであり、◎はアルミ配線と
拡散層を結ぶコンタクト、=はアルミ配線を示す。第7
図のスイッチをシンボルで示すと第8図のようになる。 次に、従来の可変容量装置を第4図について説明す
る。図において、(19)(20)(21)は制御端子(13)
(14)(15)よりそれぞれ制御されるスイッチ、(16)
(17)(18)はスイッチ(19)(20)(21)の寄生容量
をそれぞれ含む容量であり、その一端がそれぞれスイッ
チ(19)(20)(21)に接続され、他端がアース(24)
に接続されている。また、スイッチ(20)と容量(17)
及びスイッチ(21)と容量(18)はスイッチ(19)と容
量(16)と同様の構成であるが、容量(17)の容量値が
容量(16)の2倍、容量(18)の容量値が容量(16)の
4倍であるように構成されている。さらに、スイッチ
(19)(20)(21)の他端は容量変化を検出するための
容量変化検出端子(22)に接続されている。容量(23)
は、説明の都合上容量変化検出端子(22)から見たスイ
ッチ(19)(20)(21)の寄生容量を示す。 さらに、動作について以下に説明する。第4図におい
て、制御端子(13)(14)(15)が全て“L"の場合に対
する制御端子(13)のみが“H"の場合の容量変化検出端
子(22)に表われる容量に比べ、制御端子(14)のみが
“H"の場合の容量変化検出端子(22)に表われる容量は
2倍である。また、制御端子(15)のみを“H"とした場
合の容量は制御端子(13)のみを“H"とした場合の容量
の4倍である。このような可変容量装置を例えばいわゆ
るLC発振装置を用いると、L(インダクタンス)を固定
し、上述のようにして容量を変化させることによって発
振周波数を変化させることができる。この様な例では各
容量の絶対値よりも、各容量間の容量の比が一定である
事が望まれる場合が多い。ところが、容量(16)の容量
値は、スイッチ(19)の寄生容量を含む容量値であっ
て、スイッチ(19)の寄生容量C1とスイッチ(19)に接
続された容量C2との和である。ところで、寄生容量C1と
容量C2とは一般的に容量温度特性が異なっている。よっ
て、容量(16)の容量値が大きい場合にはスイッチ(1
9)の寄生容量C1による影響はあまりないが、容量(1
6)の容量値が小さくなると(実際は、0.5〜0.8pFと小
さいものが要求される事が多い。)寄生容量C1との関係
において容量C2を決定することが難しい。仮に、容量C2
の容量値が定まったとしても、寄生容量C1と容量C2の温
度係数が異なるため、制御端子(13)(14)(15)を切
替えた場合、全容量に占める寄生容量の割合が変るため
容量相対値に相対誤差が出て2倍又は4倍とならなくな
る。例えば、スイッチ(19)に接続された容量をC2と
し、スイッチ(19)(20)の寄生容量をC1とすると、ス
イッチ(20)に接続されるべき容量C3はC3=2(C1+C
2)−C1=(C1+2C2)となる。ところがこの容量C3の温
度係数はC2の温度係数と同一の容量素子であるから寄生
容量C1と容量C2及びC3の温度係数が異なると(C2とC3は
当然同じ温度係数である)、制御端子(13)のみを“H"
にした場合と制御信号(14)のみを“H"にした場合とで
は異なる温度における容量値が2倍より大きく又は小さ
くなる。つまり、スイッチ(19)の寄生容量を含む容量
(16)の容量値を基準として容量(17)の相対容量値が
2倍にならなくなる。 [発明が解決しようとする課題] 従来の半導体集積回路における可変容量装置は、以上
のように構成されており、スイッチ(19)(20)(21)
の寄生容量とスイッチ(19)(20)(21)に接続された
容量との温度係数が異なるので、各スイッチ制御におい
て良好な容量比の相対精度が得られない問題点があっ
た。 この発明は上記のような問題点を解消するためになさ
れたもので、温度が変化しても良好な相対精度が得られ
る可変容量装置を得ることを目的とする。 [課題を解決するための手段] この発明に係る半導体集積回路における可変容量装置
は、半導体集積回路からなり、出力端子を共通にした複
数のブロックと、この複数のブロック毎に選択的に制御
信号を供給する制御端子とから構成され、上記複数のブ
ロックは上記出力端子とアース端子との間に接続され、
ブロック毎に回路数が異なる1つ又は複数個の同一構成
でなる基本回路から成っており、上記基本回路は上記出
力端子に一端が接続されたスイッチング素子及びこのス
イッチング素子の他端とアース端子間に接続された容量
素子から成っており、上記制御信号は上記ブロック内の
基本回路を構成する各スイッチング素子に供給されて開
閉動作させるように構成したものである。 [作用] この発明に係る半導体集積回路における可変容量装置
は、同一構成の基本回路を一つ又は複数で各ブロックを
構成しているので、温度が変化しても各ブロック毎の容
量比の相対精度が良好なものになる。 [実施例] 以下、この発明の一実施例を図について説明する。第
1図において、従来装置と同一符号は同一又は相当部分
を示し、アナログスイッチであるスイッチ(19)とスイ
ッチ(19)の寄生容量を含む容量(16)とにより基本回
路(30)を構成している。(25)は1つの基本回路で構
成される第1の3端子ブロック、(26)は2つの基本回
路を並列接続させた第2の3端子ブロック、(27)は4
つの基本回路を並列接続させた第3の3端子ブロックで
ある。(第1、第2、第3の3端子ブロックは以後第
1、第2、第3のブロックと言う)。(13)は第1のブ
ロック(25)中のスイッチ(19)を制御する制御端子、
(14)は第2のブロック(26)中の各スイッチ(19)を
共通に制御する制御端子、(15)は第3のブロック(2
7)中の各スイッチ(19)を共通に制御する制御端子で
ある。 次に動作について説明する。第2のブロック(26)は
基本回路が並列に2回路接続されているため、制御端子
(13)(14)(15)が全て“L"の場合に対する制御端子
(13)だけに“H"信号を加えた場合の、容量変化検出端
子(22)に表われる容量に比べ、制御端子(14)だけに
“H"信号を加えた場合の、容量変化検出端子(22)に表
われる容量は2倍である。また、第3のブロック(27)
は基本回路が並列に4回路接続されているため、制御端
子(13)(14)(15)が全て“L"の場合に対する制御端
子(13)だけに“H"信号を加えた場合の容量変化検出端
子(22)に表わされる容量に比べ、制御端子(15)だけ
に“H"信号を加えた場合の容量変化検出端子(22)に表
われる容量は4倍である。このように構成されているも
のにおいて、基本回路である第1のブロック(25)の容
量(16)の容量値はスイッチ(19)の寄生容量C1とスイ
ッチ(19)からアースに接続された固定容量C2(以下容
量と言う)の合計である、寄生容量C1と容量C2の温度特
性が異なっても、第2のブロック(26)は基本回路を2
回路並列接続しているので、その容量は2×(C1+C2)
であり、温度変化に対する第1のブロック(25)の容量
変化量に比べて第2のブロック(26)の容量変化量は2
倍変化し、第3のブロック(27)は基本回路を4回路並
列接続しているのでその容量は4×(C1+C2)であり、
温度変化に対する第1のブロック(25)の容量変化量に
比べて第3のブロック(27)の容量変化量は4倍変化す
る。よって、温度変化が生じても、各ブロック(25)
(26)(27)の容量の相対値は常に一定となる。また、
基本回路は同じ回路定数をもった回路なので、半導体集
積回路上に基本回路をパターン化して形成でき、精度良
い相対容量を示す容量列を配列できる。又、上記実施例
では回路ブロック(25)を(26)は2倍、(27)は4倍
としたが、必要に応じてブロック内(26)(27)の容量
(16)に若干の増減をさせるようにしてもよい。 なお、上記実施例では第1のブロック(25)を基準と
して、第2及び第3のブロック(26)(27)がこの第1
のブロック(25)を整数倍並列接続させたものについて
示したが、第2図に示すように第1のブロック(25)に
基本回路を2回路並列接続したものを用い、第2のブロ
ック(26)に基本回路を3回路並列接続したものを用い
て、制御端子(13)(14)が全て“L"の場合に対する制
御端子(13)にのみ“H"信号を入力した場合の容量変化
検出端子(22)に表われる容量に比べ、制御端子(14)
にのみ“H"信号を入力した場合の容量変化検出端子(2
2)に表われる容量が3/2倍であるようにしてもよい。 また、第3図に示すように、基本回路としてスイッチ
(19)とこのスイッチ(19)に直列接続された容量(1
6)との他にスイッチ(19)に並列に抵抗(28)やコン
デンサ(29)等を接続しても同様の効果を奏する。さら
に、スイッチ(19)はアナログスイッチに等価な回路で
あっても同様の効果を奏する。 [発明の効果] 以上のように、この発明によれば、同一構成の基本回
路を一つ又は複数で各ブロックを構成し、上記ブロック
内の基本回路を構成するスイッチング素子に制御信号を
供給して開閉動作させて容量を可変するものとしたの
で、温度が変化しても各ブロック毎の容量比の相対精度
が良好なものになる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による可変容量装置を示す
回路図、第2図はこの発明の他の実施例を示す可変容量
装置の回路図、第3図はこの発明の他の実施例を示す基
本回路の回路図、第4図は従来の可変容量装置を示す回
路図、第5図は一般的スイッチのa接点を示す記号図、
第6図は一般的スイッチのb接点を示す記号図、第7図
はP及びNチャンネルトランジスタにより構成されるス
イッチを示す回路図、第8図は第7図のスイッチ回路を
示す記号図、第9図は第7図のスイッチ回路を示す概略
パターン図である。 図において、(13)(14)(15)は制御端子、(19)は
スイッチ、(16)は容量、(25)(26)(27)は3端子
ブロックである。(30)は基本回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
回路図、第2図はこの発明の他の実施例を示す可変容量
装置の回路図、第3図はこの発明の他の実施例を示す基
本回路の回路図、第4図は従来の可変容量装置を示す回
路図、第5図は一般的スイッチのa接点を示す記号図、
第6図は一般的スイッチのb接点を示す記号図、第7図
はP及びNチャンネルトランジスタにより構成されるス
イッチを示す回路図、第8図は第7図のスイッチ回路を
示す記号図、第9図は第7図のスイッチ回路を示す概略
パターン図である。 図において、(13)(14)(15)は制御端子、(19)は
スイッチ、(16)は容量、(25)(26)(27)は3端子
ブロックである。(30)は基本回路である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- (57)【特許請求の範囲】 1.半導体集積回路からなり、出力端子を共通にした複
数のブロックと、この複数のブロック毎に選択的に制御
信号を供給する制御端子とから構成され、 上記複数のブロックは上記出力端子とアース端子との間
に接続され、ブロック毎に回路数が異なる1つ又は複数
個の同一構成でなる基本回路から成っており、 上記基本回路は上記出力端子に一端が接続されたスイッ
チング素子及びこのスイッチング素子の他端とアース端
子間に接続された容量素子から成っており、 上記制御信号は上記ブロック内の基本回路を構成する各
スイッチング素子に供給されて開閉動作させるものであ
ることを特徴とする半導体集積回路における可変容量装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61168742A JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61168742A JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6324654A JPS6324654A (ja) | 1988-02-02 |
JP2792849B2 true JP2792849B2 (ja) | 1998-09-03 |
Family
ID=15873572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61168742A Expired - Fee Related JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2792849B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62143632A (ja) * | 1985-12-18 | 1987-06-26 | 斎藤 仁 | パン、菓子等の冷凍された食品を解凍し、蘇生する方法及びその装置 |
JP2750346B2 (ja) * | 1988-05-18 | 1998-05-13 | トヨタ自動車株式会社 | 有段自動変速機の変速制御方法 |
JPH0735565Y2 (ja) * | 1990-06-12 | 1995-08-16 | 株式会社久電舎 | オーブン |
JPH06204339A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | 高周波トランジスタ |
WO2011059088A1 (ja) * | 2009-11-13 | 2011-05-19 | 日立金属株式会社 | 周波数可変アンテナ回路、それを構成するアンテナ部品、及びそれらを用いた無線通信装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5646316A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Programmable capacitance |
JPS5871724A (ja) * | 1981-10-26 | 1983-04-28 | Nec Corp | デイジタル−アナログ変換回路 |
-
1986
- 1986-07-16 JP JP61168742A patent/JP2792849B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6324654A (ja) | 1988-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4511814A (en) | Semiconductor analog switch circuit with compensation means to minimize offset of output voltage | |
JP3094920B2 (ja) | 半導体スイッチ | |
US5805029A (en) | Digitally adjustable crystal oscillator with a monolithic integrated oscillator circuit | |
US4467227A (en) | Channel charge compensation switch with first order process independence | |
JP2792849B2 (ja) | 半導体集積回路における可変容量装置 | |
US5612696A (en) | Digital-to-analog converter of current segmentation | |
KR100486989B1 (ko) | 필터를 탑재한 반도체 집적 회로 | |
KR20040003033A (ko) | Vlsi 회로를 튜닝하기 위한 시스템 및 방법 | |
KR100278340B1 (ko) | 집적 전압 분할기 | |
JPH08213893A (ja) | 半導体集積回路 | |
KR100340431B1 (ko) | 크리스탈 발진기의 가변 캐패시터 회로 | |
JPS61237512A (ja) | 半導体集積回路 | |
JPH0733026U (ja) | 移相器 | |
KR0139332B1 (ko) | 고주파용 모스 트랜지스터 저항의 주파수 특성 보상회로를 이용한 액티브 알씨 적분기 | |
US6100747A (en) | Device for selecting design options in an integrated circuit | |
JP2002110916A (ja) | 半導体装置 | |
KR100741888B1 (ko) | 입출력 버퍼 회로 | |
JPH0224409B2 (ja) | ||
JPH06216727A (ja) | 遅延時間可変論理回路 | |
JPH01220914A (ja) | 遅延時間調整回路 | |
JPH02170620A (ja) | 半導体装置 | |
JPH0758588A (ja) | フィルタ時定数切換回路 | |
KR20010059450A (ko) | 반도체소자의 지연회로 | |
JPH03128516A (ja) | 容量制御装置 | |
JPH03195109A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |