KR100486989B1 - 필터를 탑재한 반도체 집적 회로 - Google Patents

필터를 탑재한 반도체 집적 회로 Download PDF

Info

Publication number
KR100486989B1
KR100486989B1 KR10-2002-0068031A KR20020068031A KR100486989B1 KR 100486989 B1 KR100486989 B1 KR 100486989B1 KR 20020068031 A KR20020068031 A KR 20020068031A KR 100486989 B1 KR100486989 B1 KR 100486989B1
Authority
KR
South Korea
Prior art keywords
capacitor
terminal
filter
circuit
time constant
Prior art date
Application number
KR10-2002-0068031A
Other languages
English (en)
Other versions
KR20030074090A (ko
Inventor
야마모토세이지
가노겐지
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030074090A publication Critical patent/KR20030074090A/ko
Application granted granted Critical
Publication of KR100486989B1 publication Critical patent/KR100486989B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/021—Amplifier, e.g. transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/04—Filter calibration method
    • H03H2210/043—Filter calibration method by measuring time constant

Landscapes

  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 컷오프 주파수를 조정하는 것에 의해 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도 제품 비율 저하를 될 수 있는 한 억제할 수 있는 필터를 탑재한 반도체 집적 회로를 얻기 위한 것으로, 저항 소자(12∼17), 용량값을 변경하는 용량값 전환 회로(75)로 이루어지는 용량 소자(24∼27) 및 연산 증폭기(6, 7)로 구성되는 필터(30)와 필터의 용량 소자 및 저항 소자와는 별도로 형성된 용량 소자(133) 및 저항 소자(108)의 시정수를 검출하는 시정수 검출 회로(180)를 갖고, 검출된 시정수에 근거하여 용량 소자의 용량값을 변경한다.

Description

필터를 탑재한 반도체 집적 회로{FILTER-EQUIPPED SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 필터를 탑재한 반도체 집적 회로에 관한 것으로, 컷오프 주파수를 조정하는 것에 의해 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도 제품 비율 저하를 될 수 있는 한 억제할 수 있는 필터를 탑재한 반도체 집적 회로에 관한 것이다.
도 7은 예컨대 일본 특허 공개 평성 제61-189718호 공보에 기재된 종래의 필터를 탑재한 반도체 집적 회로를 나타내는 도면이며, 도 7에서, 참조 부호 201은 차동 연산 증폭기이며, 참조 부호 202는 차동 연산 증폭기(201)의 반전 입력 단자에 접속된 저항 소자이다. 참조 부호 203은 차동 연산 증폭기(201)의 반전 입력 단자와 출력 단자 사이에 접속된 저항 소자이며, 참조 부호 204는 저항(203)과 병렬 접속된 용량 소자이다.
다음에, 동작에 대하여 설명한다.
도 7에 나타낸 필터는 주지의 일차 액티브 필터이며, 그 컷오프 주파수는,
에 의해서 인가되고, 여기서 Rf는 저항 소자(203)의 저항값이며, Cf는 용량 소자(204)의 용량값이다.
종래의 필터를 탑재한 반도체 집적 회로는 이상과 같이 구성되어 있으므로, 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차에 의해 컷오프 주파수가 어긋나, 컷오프 주파수 규격을 만족하지 않고서 불량품으로 되는 경우가 있다는 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 컷오프 주파수를 조정하는 것에 의해 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도 제품 비율 저하를 될 수 있는 한 억제할 수 있는 필터를 탑재한 반도체 집적 회로를 얻는 것을 목적으로 한다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는, 저항 소자, 용량값을 변경하는 용량값 전환 회로로 이루어지는 용량 소자 및 연산 증폭기를 구비한 필터와, 이들 용량 소자 및 저항 소자에 상당하는 용량 소자 및 저항 소자의 시정수를 검출하는 시정수 검출 회로를 갖고, 검출된 시정수에 근거하여 용량 소자의 용량값을 변경하는 것이다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는 연산 증폭기의 GB 적(積)을 변경하는 연산 증폭기용 바이어스 회로를 더 갖고, 검출된 시정수에 근거하여 GB 적을 변경하는 것이다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는 시정수를 퓨즈 회로에 기억시키는 것이다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는 용량 소자가 직사각형의 레이아웃을 갖는 것이다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는 저항 소자의 배치를 필터의 특성을 고려한 배치로 한 것이다.
본 발명에 따른 필터를 탑재한 반도체 집적 회로는 시정수 검출 회로의 기생 용량을 저감하도록 시정수 검출 회로를 구성하는 용량 소자, 저항 소자 및 트랜지스터간의 배선이 행해져 트랜지스터의 치수가 설정되어 있는 것이다.
이하, 본 발명의 일 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 5차 버터워스 차동 필터 회로를 나타내는 도면이다. 도 1에서, 참조 부호 30, 31은 각각 2차 필터이며, 2차 필터(31)는 2차 필터(30)와 마찬가지의 구성을 갖는다. 참조 부호 1(VIP), 2(VIN)는 차동 입력 신호가 입력되는 입력 단자이다. 참조 부호 3(OUTM), 4(OUTP)는 차동 출력 신호가 출력되는 출력 단자이다. 참조 부호 18∼21은 저항 소자이며, 참조 부호 28, 29는 용량 소자이며, 저항 소자(18), 저항 소자(20) 및 용량 소자(28)가 일차 필터를 구성하고, 저항 소자(19), 저항 소자(21) 및 용량 소자(29)가 일차 필터를 구성하고 있다. 참조 부호 5는 바이어스 전압의 입력 단자이며, 참조 부호 6, 7은 차동 연산 증폭기이며, 참조 부호 8∼17은 저항 소자이며, 참조 부호 22∼27은 용량 소자이다. 컷오프 주파수의 조정은 참조 부호 24∼29의 용량 소자의 용량값을 전환하는 것에 의해 실시한다. 또 도 1의 연산 증폭기용 바이어스 회로(70)와 시정수 검출 회로(180)에 대해서는 후술한다.
다음에 접속에 대하여 설명한다.
입력 단자(1)(VIP)는 용량 소자(22), 저항 소자(8) 및 저항 소자(10)의 한 쪽 단자에 접속되어 있다. 용량 소자(22) 및 저항 소자(8)의 다른 쪽 단자는 GND에 접속되어 있다. 저항 소자(10)의 다른 쪽 단자는 차동 연산 증폭기(6)의 비 반전 입력에 접속되어 있다. 입력 단자(2)(VIN)는 용량 소자(23), 저항 소자(9) 및 저항 소자(11)의 한 쪽 단자에 접속되어 있다. 용량 소자(23) 및 저항 소자(9)의 다른 쪽 단자는 GND에 접속되어 있다. 저항 소자(11)의 다른 쪽 단자는 차동 연산 증폭기(6)의 반전 입력에 접속되어 있다.
저항 소자(12) 및 용량 소자(24)의 한 쪽 단자는 차동 연산 증폭기(6)의 비 반전 입력에 접속되고, 저항 소자(12)의 다른 쪽 단자는 차동 연산 증폭기(7)의 비 반전 출력에 접속되며, 용량 소자(24)의 다른 쪽 단자는 차동 연산 증폭기(6)의 반전 출력에 접속되어 있다. 저항 소자(13) 및 용량 소자(25)의 한 쪽 단자는 차동 연산 증폭기(6)의 반전 입력에 접속되고, 저항 소자(13)의 다른 쪽 단자는 차동 연산 증폭기(7)의 반전 출력에 접속되며, 용량 소자(25)의 다른 쪽 단자는 차동 연산 증폭기(6)의 비 반전 출력에 접속되어 있다.
저항 소자(14)의 한 쪽 단자는 차동 연산 증폭기(6)의 반전 출력에 접속되고, 저항 소자(14)의 다른 쪽 단자는 차동 연산 증폭기(7)의 비 반전 입력에 접속되어 있다. 저항 소자(15)의 한 쪽 단자는 차동 연산 증폭기(6)의 비 반전 출력에 접속되고, 저항 소자(15)의 다른 쪽 단자는 차동 연산 증폭기(7)의 반전 입력에 접속되어 있다.
저항 소자(16) 및 용량 소자(26)의 한 쪽 단자는 차동 연산 증폭기(7)의 비 반전 입력에 접속되고, 저항 소자(16) 및 용량 소자(26)의 다른 쪽 단자는 차동 연산 증폭기(7)의 반전 출력에 접속되어 있다. 저항 소자(17) 및 용량 소자(27)의 한 쪽 단자는 차동 연산 증폭기(7)의 반전 입력에 접속되고, 저항 소자(17) 및 용량 소자(27)의 다른 쪽 단자는 차동 연산 증폭기(7)의 비 반전 출력에 접속되어 있다.
입력 단자(5)(GBI)는 차동 연산 증폭기(6, 7)의 바이어스 전압 입력에 접속되어 있다. 저항 소자(18)의 한 쪽 단자는 차동 연산 증폭기(7)의 반전 출력에 접속되어 있다. 저항 소자(19)의 한 쪽 단자는 차동 연산 증폭기(7)의 비 반전 출력에 접속되어 있다. 저항 소자(18)의 다른 쪽 단자는 용량 소자(28)의 한 쪽 단자에 접속되어 있다. 저항 소자(19)의 다른 쪽 단자는 용량 소자(29)의 한 쪽 단자에 접속되어 있다. 용량 소자(28)의 다른 쪽 단자는 GND에 접속되고, 용량 소자(29)의 다른 쪽 단자는 GND에 접속되어 있다.
저항 소자(20)의 한 쪽 단자는 용량 소자(28)의 한 쪽 단자에 접속되고, 저항 소자(20)의 다른 쪽 단자는 2차 필터(31)의 한 쪽 입력 단자에 접속되어 있다. 저항 소자(21)의 한 쪽 단자는 용량 소자(29)의 한 쪽 단자에 접속되고, 저항 소자(21)의 다른 쪽 단자는 2차 필터(31)의 다른 쪽 입력 단자에 접속되어 있다. 2차 필터(31)의 한 쪽 출력 단자는 출력 단자(3)(OUTM)에 접속되고, 2차 필터(31)의 다른 쪽 출력 단자는 출력 단자(4)(OUTP)에 접속되어 있다.
다음에 동작에 대하여 설명한다.
여기서는, 도 1의 2차 필터(30)에 의해 컷오프 주파수의 조정 동작에 대하여 설명한다. 도 1의 2차 필터(30)에서, 용량 소자(22) 및 용량 소자(23)는 안정화 용량이며, 저항 소자(8) 및 저항 소자(9)는 입력 신호 진폭 조정용 저항 소자이며, 2차 필터로서 동작하는 회로는 용량 소자(22), 용량 소자(23), 저항 소자(8) 및 저항 소자(9) 이외의 회로이다. 여기서, 저항 소자(10∼13)의 저항값을 R1, 저항 소자(16, 17)의 저항값을 R2, 저항 소자(14, 15)의 저항값을 R4, 용량 소자(24, 25)의 용량값을 C1, 용량 소자(26, 27)의 용량값을 C2로 한 경우, 컷오프 주파수 fc는
에 의해 인가된다. 따라서, 컷오프 주파수 fc는 용량값 C1, C2를 전환하는 것에 의해 조정할 수 있다.
도 2는 본 발명의 실시예 1에 따른 용량값을 변경하기 위한 회로(75)를 나타내는 도면이다. 도 2의 용량 전환 회로는 도 1의 용량 소자(24∼29)의 각각을 구성하고 있다. 도 2에서, 참조 부호 40(IN)은 용량 소자(24∼29)의 입력 단자이며, 참조 부호 41(OUT)은 용량 소자(24∼29)(도 1)의 출력 단자이다. 참조 부호 42(C0)∼46(C4)은 용량 전환용 입력 단자이다. 참조 부호 52∼56은 P 채널 트랜지스터이며, 참조 부호 57∼61은 N 채널 트랜지스터이며, 대응하는 P 채널 트랜지스터 및 N 채널 트랜지스터에 의해서 용량값을 전환하기 위한 스위치가 구성되어 있다. 참조 부호 62∼67은 용량 소자이다. 참조 부호 47∼51은 인버터이다.
다음에 접속에 대하여 설명한다.
입력 단자(40)(IN)는 용량 소자(62)의 한 쪽 단자에 접속되고, 출력 단자(41)(OUT)는 용량 소자(62)의 다른 쪽 단자에 접속되어 있다.
스위치를 구성하는 1조의 P 채널 트랜지스터(52) 및 N 채널 트랜지스터(57)는 각각의 소스끼리 및 드레인끼리 접속되어 있고, 소스는 용량 소자의 입력 단자(40)(IN)에 접속되고, 드레인은 용량 소자(63)의 한 쪽 단자에 접속되어 있다. 용량 전환용 입력 단자(42)(C0)는 N 채널 트랜지스터(57)의 게이트 및 인버터(47)의 입력 단자에 접속되어 있다. 인버터(47)의 출력 단자는 P 채널 트랜지스터(52)의 게이트에 접속되어 있다. 용량 소자(63)의 다른 쪽 단자는 출력 단자(41)(OUT)에 접속되어 있다.
스위치를 구성하는 1조의 P 채널 트랜지스터(53) 및 N 채널 트랜지스터(58)는 각각의 소스끼리 및 드레인끼리 접속되어 있고, 소스는 용량 소자의 입력 단자(40)(IN)에 접속되고, 드레인은 용량 소자(64)의 한 쪽 단자에 접속되어 있다. 용량 전환용 입력 단자(43)(C1)는 N 채널 트랜지스터(58)의 게이트 및 인버터(48)의 입력 단자에 접속되어 있다. 인버터(48)의 출력 단자는 P 채널 트랜지스터(53)의 게이트에 접속되어 있다. 용량 소자(64)의 다른 쪽 단자는 출력 단자(41)(OUT)에 접속되어 있다.
스위치를 구성하는 1조의 P 채널 트랜지스터(54) 및 N 채널 트랜지스터(59)는 각각의 소스끼리 및 드레인끼리 접속되어 있고, 소스는 용량 소자의 입력 단자(40)(IN)에 접속되고, 드레인은 용량 소자(65)의 한 쪽 단자에 접속되어 있다. 용량 전환용 입력 단자(44)(C2)는 N 채널 트랜지스터(59)의 게이트 및 인버터(49)의 입력 단자에 접속되어 있다. 인버터(49)의 출력 단자는 P 채널 트랜지스터(54)의 게이트에 접속되어 있다. 용량 소자(65)의 다른 쪽 단자는 출력 단자(41)(OUT)에 접속되어 있다.
스위치를 구성하는 1조의 P 채널 트랜지스터(55) 및 N 채널 트랜지스터(60)는 각각의 소스끼리 및 드레인끼리 접속되어 있고, 소스는 용량 소자의 입력 단자(40)(IN)에 접속되고, 드레인은 용량 소자(66)의 한 쪽 단자에 접속되어 있다. 용량 전환용 입력 단자(45)(C3)는 N 채널 트랜지스터(60)의 게이트 및 인버터(50)의 입력 단자에 접속되어 있다. 인버터(50)의 출력 단자는 P 채널 트랜지스터(55)의 게이트에 접속되어 있다. 용량 소자(66)의 다른 쪽 단자는 출력 단자(41)(OUT)에 접속되어 있다.
스위치를 구성하는 1조의 P 채널 트랜지스터(56) 및 N 채널 트랜지스터(61)는 각각의 소스끼리 및 드레인끼리 접속되어 있고, 소스는 용량 소자의 입력 단자(40)(IN)에 접속되고, 드레인은 용량 소자(67)의 한 쪽 단자에 접속되어 있다. 용량 전환용 입력 단자(46)(C4)는 N 채널 트랜지스터(61)의 게이트 및 인버터(51)의 입력 단자에 접속되어 있다. 인버터(51)의 출력 단자는 P 채널 트랜지스터(56)의 게이트에 접속되어 있다. 용량 소자(67)의 다른 쪽 단자는 출력 단자(41)(OUT)에 접속되어 있다.
다음에 용량 소자(24∼29)(도 1)의 용량 전환 동작에 대하여 설명한다.
도 2에서, 용량 전환용 입력 단자(42(C0)∼46(C4))의 각각에 용량 전환하여 용의 제어 신호를 입력하고, 용량 전환용 입력 단자(42(C0)∼46(C4))에 접속된 스위치를 구성하는 P 채널 트랜지스터 및 N 채널 트랜지스터의 조를 도통 상태 및 비 도통 상태 중 어느 하나로 하는 것에 의해, 도통 상태로 된 스위치에 접속된 용량 소자(63∼67)가 용량 소자(62)에 병렬로 접속되어, 용량 소자(24∼29)(도 1)의 용량값을 변경한다.
이상과 같이, 이 실시예 1에 따른 필터를 탑재한 반도체 집적 회로는 필터(30)를 구성하는 저항 소자(10∼17)와, 용량 소자의 용량값을 변경하는 용량값 전환 회로(75)(도 2)로 이루어지는 용량 소자(24∼27)와, 연산 증폭기(6, 7)를 갖는 것이다.
이상과 같이, 이 실시예 1에 따르면, 용량값 전환 회로를 이용하여 필터를 구성하는 용량 소자의 용량값을 변경하도록 구성했으므로, 컷오프 주파수를 조정할 수 있는 효과가 얻어진다.
(실시예 2)
도 3은 본 발명의 실시예 2에 따른 용량값 전환 회로(75)(도 2)의 레이아웃을 나타내는 도면이다. 도 3에서, 참조 부호 52∼56은 P 채널 트랜지스터이며, 참조 부호 57∼61은 N 채널 트랜지스터이다. 참조 부호 62∼67은 용량값 전환용 용량 소자이다. 참조 부호 40은 입력 단자이며, 참조 부호 41은 출력 단자이다. 용량값을 전환하기 위한 스위치는 P 채널 트랜지스터(52∼56) 및 N 채널 트랜지스터(57∼61)에 의해서 구성된다.
다음에, 용량 소자(62∼67)의 형상에 대하여 설명한다.
도 3에서, 용량 소자(62∼67)의 입력측은 입력 단자(40)(IN)(도 2 참조)에 접속되고, 용량 소자(62∼67)의 출력측은 출력 단자(41)(OUT)(도 2 참조)에 접속된다. 여기서, 용량 소자(62∼67)의 입력-출력간 저항은 소망의 필터 특성의 어긋남의 원인으로 되므로, 용량 소자(62∼67)의 입력-출력간 저항을 저감하기 위해서 용량 소자(62∼67)의 형상을 직사각형으로 한다. 예컨대, MOS 용량을 용량 소자(62∼67)에 사용한 경우, 시트 저항값은 수백Ω 정도이다. 또, 도 3에서, 직사각형의 형상을 갖는 용량 소자(62∼67)는 도 3의 지면에 수직인 방향을 따라 두께를 갖는다.
이상, 이 실시예 2를, 실시예 1의 용량값 전환 회로(75)(도 2)의 레이아웃으로서 설명했지만, 이 실시예 2는 후술하는 실시예 3 내지 실시예 10의 용량값 전환 회로의 레이아웃이어도 무방하다.
이상과 같이, 이 실시예 2에 따른 필터를 탑재한 반도체 집적 회로는 용량 소자(62∼67)가 직사각형의 레이아웃을 갖는 것이다.
이상과 같이, 이 실시예 2에 따르면, 필터를 구성하는 용량 소자의 형상을 직사각형으로 했으므로 용량 소자의 입력-출력간 저항을 저감하고, 필터 특성의 어긋남을 방지할 수 있는 효과가 얻어진다.
(실시예 3)
도 4는 본 발명의 실시예 3에 따른 필터 회로(도 1)의 레이아웃을 나타내는 도면이다. 도 4에서, 참조 부호 6, 7은 차동 연산 증폭기이며, 참조 부호 8∼21은 저항 소자이며, 참조 부호 22∼29는 용량 소자이다. 차동 연산 증폭기(6, 7)를 중앙 부근에 배치하고, 차동 연산 증폭기(6, 7)의 주변에 저항 소자(8∼21)를 배치하며, 저항 소자(8∼21)의 주변에 용량 소자(22∼29)를 배치하여 필터 회로를 구성한다.
다음에 저항 소자(8∼21)의 배치에 대하여 설명한다.
도 1의 필터 회로는 2차 필터(30) 및 2차 필터(31) 및 저항 소자(18∼21)와 용량 소자(28, 29)로 구성된 일차 필터를 갖고 있다. 도 4에서, 2차 필터(30)를 구성하는 저항 소자(10, 12, 14, 16)를 서로 근방에 배치하고, 2차 필터(30)를 구성하는 저항 소자(11, 13, 15, 17)를 서로 근방에 배치하며, 일차 필터를 구성하는 저항 소자(18, 20)를 서로 근방에 배치하고, 일차 필터를 구성하는 저항 소자(19, 21)를 서로 근방에 배치하는 것에 의해 소망의 필터 특성을 얻는다.
이것은 도 1의 필터 회로에서, 필터 회로의 Q는 저항 소자의 저항값과 용량 소자의 용량값의 비로 결정되므로 필터를 구성하는 저항 소자를 근방에 배치하는 것에 의해 차동 연산 증폭기, 저항 소자 및 용량 소자의 사이를 접속하기 위한 배선 소자를 짧게 함으로써, 배선 소자에 기인하는 저항값 및 용량값을 될 수 있는 한 적게 하여 Q를 소망의 값으로 할 수 있다. 예컨대, 도 1의 필터 회로의 2차 필터(30)의 Q는,
에 의해 인가된다.
이상이 실시예 3을 실시예 1의 필터 회로의 레이아웃으로서 설명했지만, 이 실시예 3은 실시예 2 및 후술하는 실시예 4 내지 실시예 10의 필터 회로의 레이아웃이어도 무방하다.
이상과 같이, 이 실시예 3에 따른 필터를 탑재한 반도체 집적 회로는 저항 소자(10∼21)의 배치를 필터의 특성을 고려한 배치로 한 것이다.
이상과 같이, 이 실시예 3에 따르면, 필터를 구성하는 저항 소자를 근방에 배치하는 것에 의해 차동 연산 증폭기, 저항 소자 및 용량 소자의 사이를 접속하기 위한 배선 소자를 짧게 함으로써, 배선 소자에 기인하는 저항값 및 용량값을 될 수 있는 한 적게 하여 저항 소자의 저항값과 용량 소자의 용량값의 비로 결정되는 Q를 소망의 값으로 할 수 있는 효과가 얻어진다.
(실시예 4)
도 5는 본 발명의 실시예 4에 따른 연산 증폭기용 바이어스 회로(70)를 나타내는 도면이다. 도 5에서, 참조 부호 80은 출력 단자이며, 참조 부호 81은 저항 소자이며, 참조 부호 82, 83은 저항 소자이며, 참조 부호 84∼87은 P 채널 트랜지스터이며, 참조 부호 88∼90은 N 채널 트랜지스터이며, 참조 부호 91은 용량 소자이다. 참조 부호 93은 전원 단자이며, 참조 부호 94는 GND 단자이다.
저항 소자(81)의 저항값을 전환함으로써 출력 단자(80)(GBI)로부터 출력되는 차동 연산 증폭기(6, 7) 용의 바이어스 전압을 조정할 수 있다. 이 도 5에 나타내는 연산 증폭기용 바이어스 회로(70)는 도 1의 필터 회로를 구성하는 차동 연산 증폭기(6, 7)의 GB 적을 조정하기 위한 회로이다.
다음에 접속에 대하여 설명한다.
저항 소자(82)의 한 쪽 단자는 전원 단자(93)에 접속되고, 저항 소자(82)의 다른 쪽 단자는 저항 소자(83)의 한 쪽 단자에 접속되어 있다. 저항 소자(83)의 다른 쪽 단자는 GND 단자(94)에 접속되어 있다. P 채널 트랜지스터(84)의 드레인은 전원 단자(93)에 접속되고, P 채널 트랜지스터(84)의 소스는 P 채널 트랜지스터(86)의 드레인 및 저항 소자(81)의 한 쪽 단자에 접속되며, P 채널 트랜지스터(84)의 게이트는 P 채널 트랜지스터(85)의 게이트 및 소스에 접속되어 있다.
P 채널 트랜지스터(86)의 소스는 N 채널 트랜지스터(88)의 소스 및 게이트에 접속되어 있다. P 채널 트랜지스터(86)의 게이트는 저항 소자(83)의 한 쪽 단자에 접속되어 있다. N 채널 트랜지스터(88)의 드레인은 GND 단자(94)에 접속되고, N 채널 트랜지스터(88)의 게이트는 N 채널 트랜지스터(89)의 게이트에 접속되어 있다.
P 채널 트랜지스터(87)의 드레인은 저항 소자(81)의 다른 쪽 단자에 접속되며, P 채널 트랜지스터(87)의 소스는 N 채널 트랜지스터(89)의 소스 및 출력 단자(80)(GBI)에 접속되고, P 채널 트랜지스터(87)의 게이트는 저항 소자(83)의 한 쪽 단자에 접속되어 있다. N 채널 트랜지스터(89)의 드레인은 GND 단자(94)에 접속되어 있다.
P 채널 트랜지스터(85)의 드레인은 전원 단자(93)에 접속되고, P 채널 트랜지스터(85)의 소스는 N 채널 트랜지스터(90)의 소스에 접속되어 있다. N 채널 트랜지스터(90)의 드레인은 GND 단자(94)에 접속되고, N 채널 트랜지스터(90)의 게이트는 출력 단자(80)(GBI)에 접속되어 있다. 용량 소자(91)의 한 쪽 단자는 출력 단자(80)(GBI)에 접속되고, 용량 소자(91)의 다른 쪽 단자는 GND 단자(94)에 접속되어 있다.
다음에 동작에 대하여 설명한다.
실시예 1에서, 도 1의 필터 회로를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도, 용량 소자의 용량값을 변경하는 것에 의해 컷오프 주파수 fc를 조정하기 위해 도 5의 연산 증폭기용 바이어스 회로를 사용한다.
도 1 및 도 5에서, 컷오프 주파수 fc를 조정하기 위해서 용량 소자의 용량값을 변경하고, 또한, 도 5의 저항 소자(81)의 저항값을 전환하는 것에 의해 차동 연산 증폭기(6, 7)의 GB 적을 알맞게 조정한다.
구체적으로는, 도 1의 차동 연산 증폭기(6, 7)의 GB 적을, 1/(R×Cc)(R:저항 소자(81)의 저항값, Cc:차동 연산 증폭기(6, 7)에 내장되어 있는 위상 보상 용량(용량값은 고정))에 비례하도록 도 5의 연산 증폭기용 바이어스 회로를 구성한다.
이상과 같이, 이 실시예 4에 따른 필터를 탑재한 반도체 집적 회로는 연산 증폭기의 GB 적을 변경하는 연산 증폭기용 바이어스 회로(70)(도 5)를 더 갖는 것이다.
이상과 같이, 이 실시예 4에 따르면, 연산 증폭기용 바이어스 회로를 이용하여 차동 연산 증폭기의 GB 적을 알맞게 조정하여, 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도, 용량 소자의 용량값을 변경하는 것에 의해 컷오프 주파수를 조정할 수 있는 효과가 얻어진다.
(실시예 5)
도 6은 본 발명의 실시예 5에 따른 시정수 검출 회로(180)를 나타내는 도면이다. 도 6에서, 참조 부호 100은 입력 단자이며, 참조 부호 101은 출력 단자이며, 참조 부호 102∼107은 입력 단자이며, 참조 부호 108∼110은 저항 소자이며, 참조 부호 111∼113은 용량 소자이며, 참조 부호 114∼117은 인버터이며, 참조 부호 118∼124는 P 채널 트랜지스터이며, 참조 부호 125∼130은 N 채널 트랜지스터이며, 참조 부호 131은 전원 단자이며, 참조 부호 132는 GND 단자이며, 참조 부호 133은 도 2에 나타내는 용량값 전환 회로이며, 참조 부호 134는 노드 A이다. 시정수 검출 회로(180)는 용량값 전환 회로(133)의 용량값을 순차적으로 전환하는 것에 의해, 용량값 전환 회로(133)와 저항 소자(108)의 시정수를 판정하여 출력 단자(101)(CMPOUT)로부터 출력 신호로서 출력한다. 이 출력 신호는 트리밍 장치(150)에 공급된다. 트리밍 장치(150)는 출력 신호에 따라 퓨즈 회로(160)의 퓨즈를 녹이거나, 또는 그대로 접속 상태를 유지하거나 한다. 도 6에 사용하는 용량값 전환 회로(133)는 도 1의 필터 회로를 구성하는 용량 소자와 동일 형상, 동일 구성의 소자이며, 용량값 검출을 위해 필터 회로를 구성하는 용량 소자와는 별도로 형성된 것이다.
다음에 접속에 대하여 설명한다.
저항 소자(108)의 한 쪽 단자는 전원 단자(131)에 접속되고, 저항 소자(108)의 다른 쪽 단자는 노드 A(134)에 접속되어 있다. 노드 A(134)는 용량값 전환 회로(133)의 한 쪽 단자(도 2의 출력 단자(41)(OUT)), P 채널 트랜지스터(118)의 드레인에 접속되어 있다. 용량값 전환 회로(133)의 다른 쪽 단자(도 2의 입력 단자(40)(IN))는 GND 단자(132)에 접속되어 있다.
P 채널 트랜지스터(118)의 소스는 GND 단자(132)에 접속되고, P 채널 트랜지스터(118)의 게이트는 입력 단자(100)(EDC)에 접속되어 있다. 저항 소자(109)의 한 쪽 단자는 전원 단자(131)에 접속되고, 저항 소자(109)의 다른 쪽 단자는 저항 소자(110)의 한 쪽 단자 및 용량 소자(111)의 한 쪽 단자에 접속되어 있다. 저항 소자(110)의 다른 쪽 단자 및 용량 소자(111)의 다른 쪽 단자는 GND 단자(132)에 접속되어 있다.
P 채널 트랜지스터(119)의 소스 및 N 채널 트랜지스터(125)의 소스는 노드 A(134)에 접속되어 있다. P 채널 트랜지스터(119)의 드레인 및 N 채널 트랜지스터(125)의 드레인은 용량 소자(112)의 한 쪽 단자에 접속되어 있다. P 채널 트랜지스터(119)의 게이트는 입력 단자(102)(CNI)에 접속되고, N 채널 트랜지스터(125)의 게이트는 입력 단자(103)(CPI)에 접속되어 있다.
P 채널 트랜지스터(120)의 소스 및 N 채널 트랜지스터(126)의 소스는 저항 소자(109)의 다른 쪽 단자에 접속되고, P 채널 트랜지스터(120)의 드레인 및 N 채널 트랜지스터(126)의 드레인은 용량 소자(112)의 한 쪽 단자에 접속되어 있다. P 채널 트랜지스터의 게이트는 입력 단자(104)(RNI)에 접속되고, N 채널 트랜지스터의 게이트는 입력 단자(105)(RPI)에 접속되어 있다.
P 채널 트랜지스터(121)의 소스 및 N 채널 트랜지스터(127)의 소스는 용량 소자(112)의 다른 쪽 단자에 접속되고, P 채널 트랜지스터(121)의 드레인 및 N 채널 트랜지스터(127)의 드레인은 용량 소자(113)의 한 쪽 단자에 접속되어 있다. P 채널 트랜지스터(121)의 게이트는 입력 단자(106)(HNI)에 접속되고, N 채널 트랜지스터(127)의 게이트는 입력 단자(107)(HPI)에 접속되어 있다. 인버터(114)의 입력 단자는 용량 소자(112)의 다른 쪽 단자에 접속되고, 인버터(114)의 출력 단자는 용량 소자(113)의 한 쪽 단자에 접속되어 있다.
P 채널 트랜지스터(122)의 소스 및 N 채널 트랜지스터(128)의 소스는 용량 소자(113)의 다른 쪽 단자에 접속되고, P 채널 트랜지스터(122)의 드레인 및 N 채널 트랜지스터(128)의 드레인은 인버터(115)의 출력 단자에 접속되어 있다. P 채널 트랜지스터(122)의 게이트는 입력 단자(106)(HNI)에 접속되고, N 채널 트랜지스터(128)의 게이트는 입력 단자(107)(HPI)에 접속되어 있다. 인버터(115)의 입력 단자는 용량 소자(113)의 다른 쪽 단자에 접속되어 있다.
P 채널 트랜지스터(123)의 소스 및 N 채널 트랜지스터(129)의 소스는 인버터(115)의 출력 단자에 접속되어 있다. P 채널 트랜지스터(123)의 드레인 및 N 채널 트랜지스터(129)의 드레인은 인버터(116)의 입력 단자에 접속되어 있다. P 채널 트랜지스터(122)의 게이트는 입력 단자(102)(CNI)에 접속되고, N 채널 트랜지스터(129)의 게이트는 입력 단자(103)(CPI)에 접속되어 있다.
P 채널 트랜지스터(124)의 소스 및 N 채널 트랜지스터(130)의 소스는 인버터(116)의 입력 단자에 접속되고, P 채널 트랜지스터(124)의 드레인 및 N 채널 트랜지스터(130)의 드레인은 출력 단자(101)(CMPOUT)에 접속되어 있다. P 채널 트랜지스터(124)의 게이트는 입력 단자(103)(CPI)에 접속되고, N 채널 트랜지스터(130)의 게이트는 입력 단자(102)(CNI)에 접속되어 있다. 인버터(117)의 입력 단자는 인버터(116)의 출력 단자에 접속되고, 인버터(117)의 출력 단자는 출력 단자(101)(CMPOUT)에 접속되어 있다.
다음에 동작에 대하여 설명한다.
도 6에서, 용량값 전환 회로(133)의 용량값의 전환 시퀀스는 이하와 같다. 이 경우, 도 2의 용량값 전환 회로(133)의 용량값 전환용 단자는 5 단자 있는 것으로, 시정수의 판정은 5회 행한다. 용량값 전환 회로(133)의 용량값 전환 범위를 Cmax∼Cmin으로 하는 경우, 1회째는 용량값 전환 회로(133)의 용량값을 용량 전환 범위의 중심 용량값(Cmax-Cmin)/2로 설정하여 용량값 전환 회로(133)와 저항 소자(108)의 시정수와 기준으로 되는 시정수의 대소를 판단하고, 2회째는 (Cmax-Cmin)/2와 C max 또는 Cmin의 중심 용량값으로 설정하여 양 시정수의 대소를 판단하여, 이하 이것을 5회까지 실행한다. 여기서, 설정되는 용량값은 정확히 (Cmax-Cmin)/2의 값일 필요는 없고, Cmax와 Cmin의 사이의 적절한 값이면 좋다.
도 2의 용량 소자(62∼67)의 용량값을, 예컨대, 용량 소자(62):5.5㎊, 용량 소자(63):0.25㎊, 용량 소자(64):0.5㎊, 용량 소자(65):1.0㎊, 용량 소자(66):2.0㎊, 용량 소자(67):3.0㎊로 한다. 이 경우, 용량값 전환 범위 Cmax∼Cmin은 12.25㎊∼0.25㎊이며, 용량값 전환의 중심 용량값 (Cmax-Cmin)/2는 6.00㎊이다.
도 6의 시정수 검출 회로(180)에서, 입력 단자(106)에 입력되는 신호가 H(입력 단자(107)에 입력되는 신호가 L)에서 오프셋이 제거되어, 입력 단자(104)에 입력되는 신호가 H(입력 단자(105)에 입력되는 신호가 L)에서 비교하는 전압(기준 전압) Vref를 저항 소자(109)를 통해서 용량 소자(112)에 충전하여, 입력 단자(102)에 입력되는 신호가 H(입력 단자(103)에 입력되는 신호가 L)에서 비교 동작이 시작된다. 출력 단자(101)로부터 출력되는 신호는, 노드 A(134)의 전압이 용량 소자(112)에 충전된 기준 전압 Vref보다 높은 경우에는 H, 노드 A(134)의 전압이 기준 전압 Vref보다 낮은 경우에는 L로 된다. 용량 전환 시에는, 입력 단자(102)에 입력되는 신호가 L(입력 단자(103)에 입력되는 신호가 H), 입력 단자(104)에 입력되는 신호가 L(입력 단자(105)에 입력되는 신호가 H), 입력 단자(106)에 입력되는 신호는 L(입력 단자(107)에 입력되는 신호가 H)로 된다.
1회째의 판정에 의해 선택된 용량값 전환 회로(133)의 용량 소자를 예컨대 용량 소자(62)와 용량 소자(67)(5.5㎊+3.0㎊=8.5㎊)로 한다. 그리고, 노드 A(134)의 전압 Va와 기준 전압 Vref를 비교한 결과, 노드 A(134)의 전압 Va가 기준 전압 Vref보다 낮게 출력 단자(101)로부터 출력되어 신호가 L인 것으로 한다.
1회째의 판정 결과인 출력 단자(101)로부터의 신호가 L이므로, 2회째의 판정에 의해 선택되는 용량 소자가, 용량 소자(62)와 용량 소자(65)(5.5㎊+1.0㎊=6.5㎊)로 된다. 그리고, 노드 A(134)의 전압 Va와 기준 전압 Vref를 비교한 결과, 노드 A(134)의 전압 Va가 기준 전압 Vref보다 높게 출력 단자(101)로부터 출력되어 신호가 H인 것으로 한다.
2회째의 판정 결과인 출력 단자(101)로부터의 신호가 H이므로, 3회째의 판정에 의해 선택되는 용량 소자가 용량 소자(62)와 용량 소자(66)(5.5㎊+2.0㎊=7.5㎊)로 된다. 그리고, 노드 A(134)의 전압 Va와 기준 전압 Vref를 비교한 결과, 노드 A(134)의 전압 Va가 기준 전압 Vref보다 낮게 출력 단자(101)로부터 출력되어 신호가 L인 것으로 한다.
3회째의 판정 결과인 출력 단자(101)로부터의 신호가 L이므로, 4회째의 판정에 의해 선택되는 용량 소자가 용량 소자(62), 용량 소자(64) 및 용량 소자(65)(5.5㎊+0.5㎊+1.0㎊=7.0㎊)로 된다. 그리고, 노드 A(134)의 전압 Va와 기준 전압 Vref를 비교한 결과, 노드 A(134)의 전압 Va가 기준 전압 Vref보다 높게 출력 단자(101)로부터 출력되어 신호가 H인 것으로 한다.
4회째의 판정 결과인 출력 단자(101)로부터의 신호가 H이므로, 5회째의 판정에 의해 선택되는 용량 소자가 용량 소자(62), 용량 소자(63), 용량 소자(64) 및 용량 소자(65)(5.5㎊+0.5㎊+1.0㎊+0.25㎊=7.25㎊)로 된다.
1회째 내지 5회째의 판정은 도 6의 용량값 전환 회로(133) 내의 선택된 용량 소자(도 2)와 도 6의 저항 소자(108)의 시정수를 바탕으로 판단하기 때문에, 도 6의 용량값 전환 회로(133) 내의 선택된 용량 소자의 용량값은, 상술한 바와 같이 변화되고, 최종적으로 7.25㎊로 되어, 저항값의 어긋남 분 -10%를 용량값을 +10%로 설정하는 것에 의해 보정하고 있다.
5회의 판정 각각의 판정 결과(대소 판정 결과)로서 출력되는 출력 단자(101)(CMPOUT)의 출력을, 트리밍 장치(150)를 거쳐서 외부의 퓨즈 회로(160)에 의해 5회 기억한다. 그 기억한 코드를 도 1의 필터 회로의 용량 소자의 용량값 전환 코드로서 사용함으로써 컷오프 주파수 fc를 조정할 수 있다.
이상과 같이, 이 실시예 5에 따른 필터를 탑재한 반도체 집적 회로는 필터(30)를 구성하는 저항 소자(12∼17)와, 용량 소자의 용량값을 변경하는 용량값 전환 회로(도 2)로 이루어지는 용량 소자(24∼27)와, 연산 증폭기(6, 7)와, 용량 소자(24∼27) 및 저항 소자(12∼17)와는 별개로 형성되며, 그것들과 동일 형상, 동일 구성의 용량 소자 및 저항 소자의 시정수를 검출하는 시정수 검출 회로(도 6)를 갖고, 검출된 시정수에 근거하여 필터(30)의 용량 소자의 용량값을 변경하는 것이다.
이상과 같이, 이 실시예 5에 따르면, 시정수 검출 회로를 이용하여 시정수를 검출하도록 했으므로 컷오프 주파수의 어긋남을 용이하게 검출할 수 있는 효과가 얻어진다.
(실시예 6)
도 6의 시정수 검출 회로에서 검출한 시정수 정보를 도 1의 필터 회로의 용량 소자의 용량값 전환 코드 및 도 5의 저항 소자(81)의 저항값 전환 코드에 사용함으로써 컷오프 주파수 fc와 차동 연산 증폭기의 GB 적을 최적값으로 조정할 수 있다.
이상과 같이, 이 실시예 6에 따른 필터를 탑재한 반도체 집적 회로는 연산 증폭기의 GB 적을 변경하는 연산 증폭기용 바이어스 회로(도 5)를 더 갖고, 검출된 시정수에 근거하여 GB 적을 변경하는 것이다.
이상과 같이, 이 실시예 6에 따르면, 시정수 검출 회로를 이용하여 시정수를 검출하도록 했으므로, 컷오프 주파수의 어긋남을 용이하게 검출할 수 있어, 검출된 시정수에 따라 차동 연산 증폭기의 GB 적을 조정할 수 있는 효과가 얻어진다.
(실시예 7)
실시예 5에서 도 6에 의해 시정수를 검출하는 경우, 노드 A의 기생 용량이 시정수의 검출 오차로 된다. 이 때문에, 기생 용량을 최대한 작게 하도록 용량값 전환 회로(133)의 용량 소자, P 채널 트랜지스터(118, 119), N 채널 트랜지스터(125) 및 저항 소자(108)의 사이의 배선을 짧고, 가늘게 하고, 또한, P 채널 트랜지스터(118, 119), N 채널 트랜지스터(125)의 L 사이즈(게이트 길이)를 가늘게 하여 기생 용량을 감소시켰다. 이상으로부터 오차가 적은 시정수 검출 회로(180)를 얻을 수 있다.
이상, 이 실시예 7을 실시예 5의 시정수 검출 회로에 적용하는 것으로 하여 설명했지만, 이 실시예 7은 후술하는 실시예 9에서 시정수 검출 회로에 적용해도 무방하다.
이상과 같이, 이 실시예 7에 따른 필터를 탑재한 반도체 집적 회로는 시정수 검출 회로의 기생 용량을 저감하도록 시정수 검출 회로를 구성하는 용량 소자(111∼113), 저항 소자(108∼110) 및 트랜지스터(118∼130) 사이의 배선이 행해져 트랜지스터의 치수가 설정되어 있는 것이다.
이상과 같이, 이 실시예 7에 따르면, 용량 소자, 트랜지스터 및 저항 소자 사이의 배선을 짧고, 가늘게 하고, 또한, 트랜지스터의 L 사이즈를 가늘게 하여 기생 용량을 감소시켰으므로 오차가 적은 시정수 검출 회로를 얻을 수 있는 효과가 얻어진다.
(실시예 8)
실시예 6에서, 도 6에 의해 시정수를 검출하는 경우, 노드 A의 기생 용량이 시정수의 검출 오차로 된다. 이 때문에, 기생 용량을 최대한 작게 하도록 용량값 전환 회로(133)의 용량 소자, P 채널 트랜지스터(118, 119), N 채널 트랜지스터(125) 및 저항 소자(108)의 사이의 배선을 짧게 하고, 또한, P 채널 트랜지스터(118, 119), N 채널 트랜지스터(125)의 L 사이즈를 가늘게 하여 기생 용량을 감소시켰다. 이상으로부터, 오차가 적은 시정수 검출 회로를 얻을 수 있다.
이상, 이 실시예 8을 실시예 6의 시정수 검출 회로에 적용하는 것으로 하여 설명했지만, 이 실시예 8은 후술하는 실시예 10에서 시정수 검출 회로에 적용해도 무방하다.
이상과 같이, 이 실시예 8에 따른 필터를 탑재한 반도체 집적 회로는, 시정수 검출 회로의 기생 용량을 저감하도록 시정수 검출 회로를 구성하는 용량 소자(111∼113), 저항 소자(108∼110) 및 트랜지스터(118∼130) 사이의 배선이 행해져 트랜지스터의 치수가 설정되어 있는 것이다.
이상과 같이, 이 실시예 8에 따르면, 용량 소자, 트랜지스터 및 저항 소자 사이의 배선을 짧고, 가늘게 하고, 또한, 트랜지스터의 L 사이즈를 가늘게 하여 기생 용량을 감소시켰으므로 오차가 적은 시정수 검출 회로를 얻을 수 있는 효과가 얻어진다.
(실시예 9)
실시예 5에서, 도 6에 의해 검출한 시정수 검출 정보를 퓨즈 회로에 기억시킨다. 이것은 시정수 검출을 출시 전 테스트만 실시하여 퓨즈 회로에 기억시킴으로써, 실제 사용 시에 시정수 검출 및 컷오프 주파수 fc 조정, 필터 회로를 구성하는 차동 연산 증폭기의 GB 적 조정을 실시할 필요가 없고, 실사용 시의 시정수 검출에 걸리는 시간을 생략할 수 있다.
이상과 같이, 이 실시예 9에 따른 필터를 탑재한 반도체 집적 회로는 시정수를 퓨즈 회로에 기억시키는 것이다.
이상과 같이, 이 실시예 9에 따르면, 시정수 검출 정보를 퓨즈 회로에 기억시키도록 했으므로, 실사용 시에 시정수 검출 및 컷오프 주파수 조정, 필터 회로를 구성하는 차동 연산 증폭기의 GB 적 조정을 실시할 필요가 없고, 실사용 시의 시정수 검출에 걸리는 시간을 생략할 수 있는 효과가 얻어진다.
(실시예 10)
실시예 6에서, 도 6에 의해 검출한 시정수 검출 정보를 퓨즈 회로에 기억시킨다. 이것은 시정수 검출을 출시 전 테스트만 실시하여 퓨즈 회로에 기억시킴으로써, 실사용 시에 시정수 검출 및 컷오프 주파수 fc 조정, 필터 회로를 구성하는 차동 연산 증폭기의 GB 적 조정을 실시할 필요가 없고, 실사용 시의 시정수 검출에 걸리는 시간을 생략할 수 있다.
이상과 같이, 이 실시예 10에 따른 필터를 탑재한 반도체 집적 회로는 시정수를 퓨즈 회로에 기억시키는 것이다.
이상과 같이, 이 실시예 10에 따르면, 시정수 검출 정보를 퓨즈 회로에 기억시키도록 했으므로, 실사용 시에 시정수 검출 및 컷오프 주파수 조정, 필터 회로를 구성하는 차동 연산 증폭기의 GB 적 조정을 실시할 필요가 없고, 실사용 시의 시정수 검출에 걸리는 시간을 생략할 수 있는 효과가 얻어진다.
이상과 같이, 본 발명에 의하면, 용량값 전환 회로를 이용하여 필터를 구성하는 용량 소자의 용량값을 변경하도록 구성하고, 또한 시정수 검출 회로를 이용하여 시정수를 검출하도록 했으므로 컷오프 주파수의 어긋남을 용이하게 검출하여 컷오프 주파수를 조정할 수 있는 효과가 있다.
본 발명에 의하면, 시정수 검출 회로를 이용하여 시정수를 검출하도록 했으므로, 컷오프 주파수의 어긋남을 용이하게 검출할 수 있어, 검출된 시정수에 따라 차동 연산 증폭기의 GB 적을 알맞게 조정하여, 필터를 구성하는 저항 소자 및 용량 소자의 제조 편차가 있어도, 용량 소자의 용량값을 변경하는 것에 의해 컷오프 주파수를 조정할 수 있는 효과가 있다.
본 발명에 의하면, 시정수 검출 정보를 퓨즈 회로에 기억시키도록 했으므로, 실사용 시에 시정수 검출 및 컷오프 주파수 조정, 필터 회로를 구성하는 차동 연산 증폭기의 GB 적 조정을 실시할 필요가 없고, 실사용 시의 시정수 검출에 걸리는 시간을 생략할 수 있는 효과가 있다.
본 발명에 의하면, 필터를 구성하는 용량 소자의 형상을 직사각형으로 했으므로 용량 소자의 입력-출력간 저항을 저감하여 필터 특성의 어긋남을 방지할 수 있는 효과가 있다.
본 발명에 의하면, 필터를 구성하는 저항 소자를 근방에 배치하는 것에 의해, 차동 연산 증폭기, 저항 소자 및 용량 소자의 사이를 접속하기 위한 배선 소자를 짧게 함으로써, 배선 소자에 기인하는 저항값 및 용량값을 될 수 있는 한 적게 하여 저항 소자의 저항값과 용량 소자의 용량값의 비로 결정되는 Q를 소망의 값으로 할 수 있는 효과가 있다.
본 발명에 의하면, 용량 소자, 트랜지스터 및 저항 소자 사이의 배선을 짧고, 가늘게 하고, 또한, 트랜지스터의 L 사이즈를 가늘게 하여 기생 용량을 감소시켰기 때문에, 오차가 적은 시정수 검출 회로를 얻을 수 있는 효과가 있다.
도 1은 본 발명의 실시예 1에 따른 5차 버터워스 차동 필터 회로를 나타내는 도면,
도 2는 본 발명의 실시예 1에 따른 용량값을 변경하기 위한 용량값 전환 회로(75)를 나타내는 도면,
도 3은 본 발명의 실시예 2에 따른 용량값 전환 회로(75)의 레이아웃을 나타내는 도면,
도 4는 본 발명의 실시예 3에 따른 필터 회로의 레이아웃을 나타내는 도면,
도 5는 본 발명의 실시예 4에 따른 연산 증폭기용 바이어스 회로를 나타내는 도면,
도 6은 본 발명의 실시예 5에 따른 시정수 검출 회로를 나타내는 도면,
도 7은 종래의 필터를 탑재한 반도체 집적 회로를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1, 2 : 입력 단자 3, 4 : 출력 단자
5 : 입력 단자 6, 7 : 차동 연산 증폭기
8∼21 : 저항 소자 22∼29 : 용량 소자
30, 31 : 2차 필터 40 : 입력 단자
41 : 출력 단자 42∼46 : 용량 전환용 입력 단자
47∼51 : 인버터 52∼56 : P 채널 트랜지스터
57∼61 : N 채널 트랜지스터 62∼67 : 용량 소자
80 : 출력 단자 81∼83 : 저항 소자
84∼87 : P 채널 트랜지스터 88, 89 : N 채널 트랜지스터
90 : N 채널 트랜지스터 91 : 용량 소자
93 : 전원 단자 94 : GND 단자
100 : 입력 단자 101 : 출력 단자
102∼107 : 입력 단자 108∼110 : 저항 소자
111∼113 : 용량 소자 114∼117 : 인버터
118∼124 : P 채널 트랜지스터 125∼130 : N 채널 트랜지스터
131 : 전원 단자 132 : GND 단자
133 : 용량값 전환 회로 134 : 노드 A
201 : 차동 연산 증폭기 202, 203 : 저항 소자
204 : 용량 소자

Claims (1)

  1. 저항 소자, 용량값을 변경하는 용량값 전환 회로, 및 연산 증폭기로 구성되는 필터와,
    상기 용량값 전환 회로에 접속되고, 상기 저항 소자의 저항값과 상기 용량값 전환 회로의 용량값으로 설정되는 시정수를 검출하는 시정수 검출 회로와,
    상기 시정수 검출 회로에 의해 검출된 시정수에 따라, 상기 연산 증폭기의 바이어스 전압을 조정하고, 당해 연산 증폭기의 이득 대역폭의 곱을 변경하는 연산 증폭기용 바이어스 회로를 갖는 것을 특징으로 하는
    필터를 탑재한 반도체 집적 회로.
KR10-2002-0068031A 2002-03-06 2002-11-05 필터를 탑재한 반도체 집적 회로 KR100486989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00060818 2002-03-06
JP2002060818A JP2003258604A (ja) 2002-03-06 2002-03-06 フィルタを搭載した半導体集積回路

Publications (2)

Publication Number Publication Date
KR20030074090A KR20030074090A (ko) 2003-09-19
KR100486989B1 true KR100486989B1 (ko) 2005-05-03

Family

ID=27784819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0068031A KR100486989B1 (ko) 2002-03-06 2002-11-05 필터를 탑재한 반도체 집적 회로

Country Status (4)

Country Link
US (1) US6670846B2 (ko)
JP (1) JP2003258604A (ko)
KR (1) KR100486989B1 (ko)
DE (1) DE10251093A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803811B2 (en) * 2002-08-30 2004-10-12 Texas Instruments Incorporated Active hybrid circuit
JP4159935B2 (ja) * 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
US6903602B2 (en) * 2003-09-08 2005-06-07 Texas Instruments Incorporated Calibrated fully differential RC filter
JP2005348109A (ja) * 2004-06-03 2005-12-15 Toyota Industries Corp ｇｍＣフィルタの周波数自動調整回路、相互コンダクタンス増幅器のｇｍ自動調整回路及びそのＭＯＳ集積回路
GB2424806A (en) * 2005-03-31 2006-10-04 Renesas Tech Corp Calibration of string of filters and amplifiers in QAM receiver whose delay is tested against target to decide adjustment of filter capacitance
DE102006005778A1 (de) * 2006-02-03 2007-08-16 Atmel Germany Gmbh Verfahren und Schaltung zum Ableichen eines RC-Gliedes
KR100787172B1 (ko) * 2006-12-01 2007-12-21 (주)카이로넷 이진 검색 알고리즘을 이용한 필터 튜닝 시스템 및 필터튜닝 방법
JP4844403B2 (ja) * 2007-01-19 2011-12-28 富士通株式会社 半導体集積回路
JP5093224B2 (ja) * 2007-03-15 2012-12-12 富士通セミコンダクター株式会社 半導体集積回路
US8120417B2 (en) * 2009-07-20 2012-02-21 Texas Instruments Incorporated Transfer-function control in an active filter
JP2012119835A (ja) * 2010-11-30 2012-06-21 Asahi Kasei Electronics Co Ltd アクティブフィルタ
US9729126B2 (en) * 2015-10-28 2017-08-08 Futurewei Technologies, Inc. Method and implementation for accurate gain-bandwidth product tuning

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0191529B1 (en) 1985-02-13 1991-11-27 Philips Electronics Uk Limited Electrical filter
JPS6351664A (ja) 1986-08-21 1988-03-04 Sony Corp 半導体装置の製造方法
IT1208875B (it) 1987-04-17 1989-07-10 Cselt Centro Studi Lab Telecom Circuito per il controllo automatico del prodotto guadagno banda di amplificatori operazionali
JP2715770B2 (ja) 1991-12-26 1998-02-18 日本電気株式会社 時定数検出回路及び時定数調整回路
US5416438A (en) * 1992-03-18 1995-05-16 Nec Corporation Active filter circuit suited to integration on IC chip
US5565812A (en) * 1995-03-23 1996-10-15 Texas Instruments Incorporated Increased sensitivity signal shaper circuit to recover a data stream coming from a digitally modulated channel
US5914633A (en) * 1997-08-08 1999-06-22 Lucent Technologies Inc. Method and apparatus for tuning a continuous time filter
US6060935A (en) * 1997-10-10 2000-05-09 Lucent Technologies Inc. Continuous time capacitor-tuner integrator
JP3720963B2 (ja) * 1997-10-16 2005-11-30 株式会社東芝 フィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置
US6288669B1 (en) * 1999-07-15 2001-09-11 Daramana G. Gata Switched capacitor programmable gain and attenuation amplifier circuit
US6424209B1 (en) * 2000-02-18 2002-07-23 Lattice Semiconductor Corporation Integrated programmable continuous time filter with programmable capacitor arrays
JP4861566B2 (ja) * 2001-05-08 2012-01-25 富士通セミコンダクター株式会社 スイッチド・キャパシタ・フィルタ回路
US6452443B1 (en) * 2001-08-08 2002-09-17 Young Chang Company Limited Stable, low-noise bimodal audio filter circuit
DE10156027B4 (de) * 2001-11-15 2012-02-09 Globalfoundries Inc. Abgleichbare Filterschaltung

Also Published As

Publication number Publication date
US6670846B2 (en) 2003-12-30
JP2003258604A (ja) 2003-09-12
DE10251093A1 (de) 2003-11-27
KR20030074090A (ko) 2003-09-19
US20030169101A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
US20040085135A1 (en) Circuit and a method for controlling the bias current in a switched capacitor circuit
KR100486989B1 (ko) 필터를 탑재한 반도체 집적 회로
US4075509A (en) Cmos comparator circuit and method of manufacture
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
JPH0553405B2 (ko)
US4661779A (en) Operational amplifier
US20100327914A1 (en) Accurate Hysteretic Comparator and Method
KR102528632B1 (ko) 볼티지 레귤레이터
US7061309B2 (en) Transconductance-adjusting circuit
JP4674299B2 (ja) 反転増幅器及びこれを有する水晶発振器
US20120049921A1 (en) Offset Cancellation Current Mirror and Operating Method Thereof
US8624671B2 (en) Audio amplifying circuit with improved noise performance
US6696895B2 (en) Push-pull amplifier
US20070001755A1 (en) Switchable high-pass configuration and an optical receiver with a switchable high-pass configuration
JP2004120564A (ja) 演算増幅器
US20030234686A1 (en) Impedance matching circuit
EP1392195B1 (en) Integrated low-corner frequency high pass filter circuit
JPH10233636A (ja) 増幅器及び半導体集積回路装置
US6731159B2 (en) Mirroring circuit for operation at high frequencies
EP0213677A2 (en) Differential amplifier with current steering to enhance slew rate
JP3134335U (ja) 遅延回路
JP4427566B2 (ja) 半導体装置
JPH11112247A (ja) 出力バッファ回路
EP0499645A1 (en) Differential amplifying circuit of operational amplifier
JPH07122950A (ja) 可変利得増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee