JPH06204339A - 高周波トランジスタ - Google Patents
高周波トランジスタInfo
- Publication number
- JPH06204339A JPH06204339A JP15393A JP15393A JPH06204339A JP H06204339 A JPH06204339 A JP H06204339A JP 15393 A JP15393 A JP 15393A JP 15393 A JP15393 A JP 15393A JP H06204339 A JPH06204339 A JP H06204339A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- matching circuit
- mos
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】高周波トランジスタの内部整合回路の回路定数
を容易に可変できるようにする。 【構成】ベース接地されたトランジスタＱ1 のエミッタ
電極にボンディングワイヤ２を介して接続されたＭＯＳ
コンデンサＣ1 にＰＲＯＭ型のスイチングトランジスタ
Ｑ11，Ｑ12，Ｑ13を直列接続したＭＯＳコンデンサ
Ｃ11，Ｃ12，Ｃ13のそれぞれを並列に接続し、スイッチ
ングトランジスタＱ11，Ｑ12，Ｑ13のオン・オフにより
ＭＯＳコンデンサＣ1 に付加される容量を変化させ、内
部整合回路のインピーダンス整合を行う。
を容易に可変できるようにする。 【構成】ベース接地されたトランジスタＱ1 のエミッタ
電極にボンディングワイヤ２を介して接続されたＭＯＳ
コンデンサＣ1 にＰＲＯＭ型のスイチングトランジスタ
Ｑ11，Ｑ12，Ｑ13を直列接続したＭＯＳコンデンサ
Ｃ11，Ｃ12，Ｃ13のそれぞれを並列に接続し、スイッチ
ングトランジスタＱ11，Ｑ12，Ｑ13のオン・オフにより
ＭＯＳコンデンサＣ1 に付加される容量を変化させ、内
部整合回路のインピーダンス整合を行う。
Description
【０００１】
【産業上の利用分野】本発明は高周波トランジスタに関
し、特に内部整合回路を有する高周波高出力トランジス
タに関する。
し、特に内部整合回路を有する高周波高出力トランジス
タに関する。
【０００２】
【従来の技術】高周波トランジスタは、高周波化および
高出力化が進むにつれて素子の入力および出力インピー
ダンスが低下する。従って、パッケージ内にＭＯＳチッ
プコンデンサやボンディングワイヤのインダクタンス等
を用いた内部整合回路を構成して外部回路の伝送線路の
特性インピーダンスに整合させている。
高出力化が進むにつれて素子の入力および出力インピー
ダンスが低下する。従って、パッケージ内にＭＯＳチッ
プコンデンサやボンディングワイヤのインダクタンス等
を用いた内部整合回路を構成して外部回路の伝送線路の
特性インピーダンスに整合させている。
【０００３】図４は従来の高周波トランジスタの入力側
内部整合回路の一例を示す回路図である。
内部整合回路の一例を示す回路図である。
【０００４】図４に示すように、ベース接地されたトラ
ンジスタＱ1 のベース電極がボンディングワイヤ２のイ
ンダクタンスを介して接地されており、エミッタ電極が
ボンディングワイヤ２のインダクタンスを介して一端が
接地されたＭＯＳコンデンサＣ1 に接続され、ＭＯＳコ
ンデンサＣ1 とボンディングワイヤ２の接続点はボンデ
ィングワイヤ３のインダクタンスを介して入力端子４に
接続される。ＭＯＳコンデンサＣ1 にはチップコンデン
サＣ11，Ｃ12, Ｃ13のそれぞれがボンディングワイヤ１
１，１２，１３によりＭＯＳコンデンサＣ1 と並列に接
続されている。
ンジスタＱ1 のベース電極がボンディングワイヤ２のイ
ンダクタンスを介して接地されており、エミッタ電極が
ボンディングワイヤ２のインダクタンスを介して一端が
接地されたＭＯＳコンデンサＣ1 に接続され、ＭＯＳコ
ンデンサＣ1 とボンディングワイヤ２の接続点はボンデ
ィングワイヤ３のインダクタンスを介して入力端子４に
接続される。ＭＯＳコンデンサＣ1 にはチップコンデン
サＣ11，Ｃ12, Ｃ13のそれぞれがボンディングワイヤ１
１，１２，１３によりＭＯＳコンデンサＣ1 と並列に接
続されている。
【０００５】ここで、ボンディングワイヤ１１，１２，
１３をすべて接続した状態、つまり、チップコンデンサ
Ｃ11，Ｃ12，Ｃ13がＭＯＳコンデンサＣ1 に接続された
状態で、この回路をもつトランジスタの整合周波数を得
る。ボンディングワイヤ１１を切断、つまりチップコン
デンサＣ11を切り離し、入力側内部整合回路のインピー
ダンスを変化させ、その時の整合周波数を得る。
１３をすべて接続した状態、つまり、チップコンデンサ
Ｃ11，Ｃ12，Ｃ13がＭＯＳコンデンサＣ1 に接続された
状態で、この回路をもつトランジスタの整合周波数を得
る。ボンディングワイヤ１１を切断、つまりチップコン
デンサＣ11を切り離し、入力側内部整合回路のインピー
ダンスを変化させ、その時の整合周波数を得る。
【０００６】同様に、次はボンディングワイヤ１２を切
断しチップコンデンサＣ12をＭＯＳコンデンサＣ1 から
切り離すことによって入力側内部整合回路のインピーダ
ンスを変化させて、この時の整合周波数を得る。
断しチップコンデンサＣ12をＭＯＳコンデンサＣ1 から
切り離すことによって入力側内部整合回路のインピーダ
ンスを変化させて、この時の整合周波数を得る。
【０００７】これを幾度も繰り返し、最終的に最適な整
合周波数を得られる内部整合回路定数を決定する。
合周波数を得られる内部整合回路定数を決定する。
【０００８】つまり、カットアンドトライという手法を
用いて、内部整合回路定数を設定していた。
用いて、内部整合回路定数を設定していた。
【０００９】
【発明が解決しようとする課題】このように従来の技術
では、内部整合回路のチップコンデンサを接続するボン
ディングワイヤを切る事によって、内部整合回路のイン
ピーダンスを変化させて評価を行う為、一度ワイヤを切
ってしまうと、前の状態を再現する事は不可能であり、
同一の製品をもう一度試作しなければならず、その結果
として多数の製品を試作する事になり、莫大な工数が発
生するという問題点があった。
では、内部整合回路のチップコンデンサを接続するボン
ディングワイヤを切る事によって、内部整合回路のイン
ピーダンスを変化させて評価を行う為、一度ワイヤを切
ってしまうと、前の状態を再現する事は不可能であり、
同一の製品をもう一度試作しなければならず、その結果
として多数の製品を試作する事になり、莫大な工数が発
生するという問題点があった。
【００１０】
【課題を解決するための手段】本発明の第１の高周波ト
ランジスタは、パッケージ内にマウントされたトランジ
スタ素子と、前記トランジスタ素子の入力側又は出力側
にボンディングワイヤを介して接続され一端が接地され
たコンデンサを有する内部整合回路を備えた高周波トラ
ンジスタにおいて、前記コンデンサに並列に接続して前
記コンデンサの容量を可変させるための複数のＰＲＯＭ
型スイッチングトランジスタとＭＯＳコンデンサとの直
列接続を有する。
ランジスタは、パッケージ内にマウントされたトランジ
スタ素子と、前記トランジスタ素子の入力側又は出力側
にボンディングワイヤを介して接続され一端が接地され
たコンデンサを有する内部整合回路を備えた高周波トラ
ンジスタにおいて、前記コンデンサに並列に接続して前
記コンデンサの容量を可変させるための複数のＰＲＯＭ
型スイッチングトランジスタとＭＯＳコンデンサとの直
列接続を有する。
【００１１】本発明の第２の高周波トランジスタは、パ
ッケージ内にマウントされたトランジスタ素子と、前記
トランジスタ素子の入力側又は出力側にボンディングワ
イヤを介して接続され一端が接地されたコンデンサを有
する内部整合回路を備えた高周波トランジスタにおい
て、前記ボンディングワイヤがそれぞれＰＲＯＭ型スイ
ッチングトランジスタを直列に接続した複数のボンディ
ングワイヤの並列接続を有している。
ッケージ内にマウントされたトランジスタ素子と、前記
トランジスタ素子の入力側又は出力側にボンディングワ
イヤを介して接続され一端が接地されたコンデンサを有
する内部整合回路を備えた高周波トランジスタにおい
て、前記ボンディングワイヤがそれぞれＰＲＯＭ型スイ
ッチングトランジスタを直列に接続した複数のボンディ
ングワイヤの並列接続を有している。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１４】図１に示すようにパッケージ内にマウント
されたトランジスタＱ1 のベース電極はボンディングワ
イヤ１により接地され、エミッタ電極はボンディングワ
イヤ２により一端が接地されたＭＯＳコンデンサＣ1 の
他端に接続され、さらにボンディングワイヤ２とＭＯＳ
コンデンサＣ1 との接続点がボンディングワイヤ３によ
り入力端子４に接続される。ＭＯＳコンデンサＣ1 の両
端にはＥＰＲＯＭ（紫外線消去可能型ＰＲＯＭ）型のス
イッチングトランジスタＱ1 ，Ｑ2 ，Ｑ3 のそれぞれを
内蔵したＭＯＳコンデンサＣ11，Ｃ12，Ｃ13のそれぞれ
が並列に接続され、スイッチングトランジスタＱ1 ，Ｑ
2 ，Ｑ3 の各ゲート電極に印加された電圧によりスイッ
チングトランジスタＱ1 ，Ｑ2 ，Ｑ3 のそれぞれが導通
し、ＭＯＳコンデンサＣ11，Ｃ12，Ｃ13の容量がＭＯＳ
コンデンサＣ1 の容量に付加され、入力側内部整合回路
が構成される。図２は本発明の第１の実施例のスイッチ
ングトランジスタを内蔵したＭＯＳコンデンサの一例を
示す断面図である。
されたトランジスタＱ1 のベース電極はボンディングワ
イヤ１により接地され、エミッタ電極はボンディングワ
イヤ２により一端が接地されたＭＯＳコンデンサＣ1 の
他端に接続され、さらにボンディングワイヤ２とＭＯＳ
コンデンサＣ1 との接続点がボンディングワイヤ３によ
り入力端子４に接続される。ＭＯＳコンデンサＣ1 の両
端にはＥＰＲＯＭ（紫外線消去可能型ＰＲＯＭ）型のス
イッチングトランジスタＱ1 ，Ｑ2 ，Ｑ3 のそれぞれを
内蔵したＭＯＳコンデンサＣ11，Ｃ12，Ｃ13のそれぞれ
が並列に接続され、スイッチングトランジスタＱ1 ，Ｑ
2 ，Ｑ3 の各ゲート電極に印加された電圧によりスイッ
チングトランジスタＱ1 ，Ｑ2 ，Ｑ3 のそれぞれが導通
し、ＭＯＳコンデンサＣ11，Ｃ12，Ｃ13の容量がＭＯＳ
コンデンサＣ1 の容量に付加され、入力側内部整合回路
が構成される。図２は本発明の第１の実施例のスイッチ
ングトランジスタを内蔵したＭＯＳコンデンサの一例を
示す断面図である。
【００１５】図２に示すように、Ｐ型シリコン基板２０
１に設けた絶縁分離層２０４によりトランジスタ形成領
域と分離されて設けたコンデンサの電極となるＮ+ 型拡
散層２０５と、トランジスタ形成領域の表面に設けた第
１ゲート絶縁膜２０７の上に設けたフローティングゲー
ト電極２０８と、フローティングゲート電極２０８に整
合してＰ型シリコン基板２０１に設けたＮ型拡散層２０
２，２０３と、フローティングゲート電極２０８を含む
表面に設けた第２ゲート絶縁膜２１０と、第２ゲート絶
縁膜２１０の上にフローティングゲート電極２０８と整
合して設けたコントロールゲート電極２１１と、Ｎ型拡
散層２０２，２０３上の第１，第２のゲート絶縁膜２０
７，２１０に設けたコンタクトホールを介してＮ型拡散
層２０２と電気的に接続する電極２０６と、Ｎ型拡散層
２０３と電気的に接続し且つＮ+拡散層２０５と絶縁膜
２０７，２１０を介して対抗させコンデンサを構成する
電極２１３と、これらを被覆する保護膜２１４とを有し
て構成され、Ｎ+ 型拡散層２０５を接地し、電極２０６
をＭＯＳコンデンサＣ1 に接続し、スイチングトランジ
スタを導通させることにより、ＭＯＳコンデンサＣ1 と
電極２０６を介して電極２１３を接続する。
１に設けた絶縁分離層２０４によりトランジスタ形成領
域と分離されて設けたコンデンサの電極となるＮ+ 型拡
散層２０５と、トランジスタ形成領域の表面に設けた第
１ゲート絶縁膜２０７の上に設けたフローティングゲー
ト電極２０８と、フローティングゲート電極２０８に整
合してＰ型シリコン基板２０１に設けたＮ型拡散層２０
２，２０３と、フローティングゲート電極２０８を含む
表面に設けた第２ゲート絶縁膜２１０と、第２ゲート絶
縁膜２１０の上にフローティングゲート電極２０８と整
合して設けたコントロールゲート電極２１１と、Ｎ型拡
散層２０２，２０３上の第１，第２のゲート絶縁膜２０
７，２１０に設けたコンタクトホールを介してＮ型拡散
層２０２と電気的に接続する電極２０６と、Ｎ型拡散層
２０３と電気的に接続し且つＮ+拡散層２０５と絶縁膜
２０７，２１０を介して対抗させコンデンサを構成する
電極２１３と、これらを被覆する保護膜２１４とを有し
て構成され、Ｎ+ 型拡散層２０５を接地し、電極２０６
をＭＯＳコンデンサＣ1 に接続し、スイチングトランジ
スタを導通させることにより、ＭＯＳコンデンサＣ1 と
電極２０６を介して電極２１３を接続する。
【００１６】ここで、図１に示すスイッチングトランジ
スタＱ11，Ｑ12，Ｑ13のすべてを導通させてＭＯＳコン
デンサＣ11，Ｃ12，Ｃ13をＭＯＳコンデンサＣ1 と並列
接続させた後、スイッチングトランジスタＱ11以外を遮
蔽するマスクを用いてスイッチングトランジスタＱ11の
みに紫外線を照射することにより非導通にしてＭＯＳコ
ンデンサＣ11をＭＯＳコンデンサＣ1 より電気的に切離
して静電容量を変え内部整合回路のインピーダンスを変
化させる。
スタＱ11，Ｑ12，Ｑ13のすべてを導通させてＭＯＳコン
デンサＣ11，Ｃ12，Ｃ13をＭＯＳコンデンサＣ1 と並列
接続させた後、スイッチングトランジスタＱ11以外を遮
蔽するマスクを用いてスイッチングトランジスタＱ11の
みに紫外線を照射することにより非導通にしてＭＯＳコ
ンデンサＣ11をＭＯＳコンデンサＣ1 より電気的に切離
して静電容量を変え内部整合回路のインピーダンスを変
化させる。
【００１７】同様の方法によりスイッチングトランジス
タＱ12，Ｑ13を順次非導通にしてＭＯＳコンデンサ
Ｃ12，Ｃ13をＭＯＳコンデンサＣ1 から切離して内部整
合回路のインピーダンス整合を行う。
タＱ12，Ｑ13を順次非導通にしてＭＯＳコンデンサ
Ｃ12，Ｃ13をＭＯＳコンデンサＣ1 から切離して内部整
合回路のインピーダンス整合を行う。
【００１８】なお、スイッチングトラジスタＱ11，
Ｑ12，Ｑ13を一括して紫外線を照射し、非導通とした
後、スイッチングトランジスタＱ11，Ｑ12，Ｑ13のそれ
ぞれのゲート電極に電圧を印加して順次導通させ、ＭＯ
ＳコンデンサＣ1 にＭＯＳコンデンサＣ11，Ｑ12，Ｑ13
を順次付加する方法により、内部整合回路のインピーダ
ンス整合を行うこともできる。
Ｑ12，Ｑ13を一括して紫外線を照射し、非導通とした
後、スイッチングトランジスタＱ11，Ｑ12，Ｑ13のそれ
ぞれのゲート電極に電圧を印加して順次導通させ、ＭＯ
ＳコンデンサＣ1 にＭＯＳコンデンサＣ11，Ｑ12，Ｑ13
を順次付加する方法により、内部整合回路のインピーダ
ンス整合を行うこともできる。
【００１９】また、スイッチングトランジスタとしては
本実施例で説明したＥＰＲＯＭ型以外にＥＥＰＲＯＭ
（電気的消去書込可能ＲＯＭ）を使用しても良い。
本実施例で説明したＥＰＲＯＭ型以外にＥＥＰＲＯＭ
（電気的消去書込可能ＲＯＭ）を使用しても良い。
【００２０】図３は本発明の第２の実施例を示す回路図
である。
である。
【００２１】図３に示すように、ボンディングワイヤ１
で接地されたトランジスタＱ1 のエミッタ電極と、入力
端子にボンディングワイヤ３を介して接続されたＭＯＳ
コンデンサＣ3 との間にボンディングワイヤ２１，２
２，２３，２４と直列接続されたＥＰＲＯＭ型又はＥＥ
ＰＲＯＭ型のスイッチングトランジスタＱ21，Ｑ22, Ｑ
23，Ｑ24が並列に接続されており、スイッチングトラン
ジスタのオン、オフによりボンディングワイヤ２１，２
２，２３，２４のインダクタンスを変化させて内部整合
回路のインピーダンス整合を行う。
で接地されたトランジスタＱ1 のエミッタ電極と、入力
端子にボンディングワイヤ３を介して接続されたＭＯＳ
コンデンサＣ3 との間にボンディングワイヤ２１，２
２，２３，２４と直列接続されたＥＰＲＯＭ型又はＥＥ
ＰＲＯＭ型のスイッチングトランジスタＱ21，Ｑ22, Ｑ
23，Ｑ24が並列に接続されており、スイッチングトラン
ジスタのオン、オフによりボンディングワイヤ２１，２
２，２３，２４のインダクタンスを変化させて内部整合
回路のインピーダンス整合を行う。
【００２２】
【発明の効果】以上説明したように本発明は、ＥＰＲＯ
Ｍ又はＥＥＰＲＯＭ型のスイッチングトランジスタを内
部整合回路に内蔵させることにより内部整合回路のイン
ピーダンス整合を容易に且つ迅速に行うことができるた
め、一つの試作品で複数の製品分の評価ができるという
効果を有する。
Ｍ又はＥＥＰＲＯＭ型のスイッチングトランジスタを内
部整合回路に内蔵させることにより内部整合回路のイン
ピーダンス整合を容易に且つ迅速に行うことができるた
め、一つの試作品で複数の製品分の評価ができるという
効果を有する。
【００２３】又、量産品においては製造時の出荷直前ま
で大量生産でき、集荷直前に素子に書き込むことで整合
周波数の異なる製品となりかつ整合周波数の微調整が製
品毎にできるという効果を有する。
で大量生産でき、集荷直前に素子に書き込むことで整合
周波数の異なる製品となりかつ整合周波数の微調整が製
品毎にできるという効果を有する。
【図１】本発明の第１の実施例を示す回路図。
【図２】本発明の第１の実施例のスイッチングトランジ
スタを内蔵したＭＯＳコンデンサの一例を示す断面図。
スタを内蔵したＭＯＳコンデンサの一例を示す断面図。
【図３】本発明の第２の実施例を示す回路図。
【図４】従来の高周波トランジスタの入力側内部整合回
路の一例を示す回路図。
路の一例を示す回路図。
１，２，３，１１，１２，１３，２１，２２，２３，２
４ ボンディングワイヤ ４ 入力端子 ２０１ Ｐ型シリコン基板 ２０２，２０３ Ｎ型拡散層 ２０４ 絶縁分離層 ２０５ Ｎ+ 型拡散層 ２０６，２１３ 電極 ２０７ 第１ゲート絶縁膜 ２０８ フローティングゲート電極 ２１０ 第２ゲート絶縁膜 ２１１ コントロールゲート電極 ２１４ 保護膜 Ｃ1 ，Ｃ3 ，Ｃ11，Ｃ12，Ｃ13 ＭＯＳコンデンサ Ｑ1 トランジスタ Ｑ1 ，Ｑ12，Ｑ13，Ｑ21, Ｑ22，Ｑ23，Ｑ24 スイッ
チングトランジスタ
４ ボンディングワイヤ ４ 入力端子 ２０１ Ｐ型シリコン基板 ２０２，２０３ Ｎ型拡散層 ２０４ 絶縁分離層 ２０５ Ｎ+ 型拡散層 ２０６，２１３ 電極 ２０７ 第１ゲート絶縁膜 ２０８ フローティングゲート電極 ２１０ 第２ゲート絶縁膜 ２１１ コントロールゲート電極 ２１４ 保護膜 Ｃ1 ，Ｃ3 ，Ｃ11，Ｃ12，Ｃ13 ＭＯＳコンデンサ Ｑ1 トランジスタ Ｑ1 ，Ｑ12，Ｑ13，Ｑ21, Ｑ22，Ｑ23，Ｑ24 スイッ
チングトランジスタ
Claims (2)
- 【請求項１】 パッケージ内にマウントされたトランジ
スタ素子と、前記トランジスタ素子の入力側又は出力側
にボンティングワイヤを介して接続され一端が接地され
たコンデンサを有する内部整合回路を備えた高周波トラ
ンジスタにおいて、前記コンデンサに並列に接続して前
記コンデンサの容量を可変させるための複数のＰＲＯＭ
型スイッチングトランジスタとＭＯＳコンデンサとの直
列接続を有することを特徴とする高周波トランジスタ。 - 【請求項２】 パッケージ内にマウントされたトランジ
スタ素子と、前記トランジスタ素子の入力側又は出力側
にボンディングワイヤを介して接続され一端が接地され
たコンデンサを有する内部整合回路を備えた高周波トラ
ンジスタにおいて、前記ボンディングワイヤがそれぞれ
ＰＲＯＭ型スイッチングトランジスタを直列に接続した
複数のボンディングワイヤの並列接続からなることを特
徴とする高周波トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15393A JPH06204339A (ja) | 1993-01-05 | 1993-01-05 | 高周波トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15393A JPH06204339A (ja) | 1993-01-05 | 1993-01-05 | 高周波トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204339A true JPH06204339A (ja) | 1994-07-22 |
Family
ID=11466102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15393A Pending JPH06204339A (ja) | 1993-01-05 | 1993-01-05 | 高周波トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204339A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084604A (ja) * | 2009-11-13 | 2015-04-30 | 日立金属株式会社 | 周波数調整手段用回路及びそれを用いた回路基板 |
| JP2019219710A (ja) * | 2018-06-15 | 2019-12-26 | 株式会社ワコム | 集積回路及び電子ペン |
| JP2020155527A (ja) * | 2019-03-19 | 2020-09-24 | 学校法人 龍谷大学 | スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路 |
| US11539348B1 (en) * | 2019-10-03 | 2022-12-27 | Glowolt Inc. | Open loop reactance matching circuitry |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150758A (ja) * | 1985-12-24 | 1987-07-04 | Nippon Denso Co Ltd | 半導体集積回路 |
| JPS6324654A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 可変容量装置 |
| JPH04103160A (ja) * | 1990-08-22 | 1992-04-06 | Ricoh Co Ltd | 抵抗回路 |
-
1993
- 1993-01-05 JP JP15393A patent/JPH06204339A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150758A (ja) * | 1985-12-24 | 1987-07-04 | Nippon Denso Co Ltd | 半導体集積回路 |
| JPS6324654A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 可変容量装置 |
| JPH04103160A (ja) * | 1990-08-22 | 1992-04-06 | Ricoh Co Ltd | 抵抗回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015084604A (ja) * | 2009-11-13 | 2015-04-30 | 日立金属株式会社 | 周波数調整手段用回路及びそれを用いた回路基板 |
| JP2019219710A (ja) * | 2018-06-15 | 2019-12-26 | 株式会社ワコム | 集積回路及び電子ペン |
| JP2020155527A (ja) * | 2019-03-19 | 2020-09-24 | 学校法人 龍谷大学 | スイッチ切り替え型可変容量、スイッチ切り替え型可変容量の設計方法、及びインピーダンス整合回路 |
| US11539348B1 (en) * | 2019-10-03 | 2022-12-27 | Glowolt Inc. | Open loop reactance matching circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760650A (en) | Coplanar waveguide amplifier | |
| KR960019825A (ko) | 박막압전소자 및 박막압전소자의 제조방법 | |
| CA1246164A (en) | Digitally controlled wideband phase shifter | |
| US4625184A (en) | Surface acoustic wave device with impedance matching network formed thereon | |
| US6549396B2 (en) | Multiple terminal capacitor structure | |
| US20050121752A1 (en) | Chip package and electrical connection structure between chip and substrate | |
| US3886458A (en) | Frequency converter circuit with integrated injection capacitor | |
| JPS6244418B2 (ja) | ||
| JP2000183353A (ja) | 半導体集積回路 | |
| KR950004609A (ko) | Lc소자, 반도체장치 및 lc소자의 제조방법 | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JPH06204339A (ja) | 高周波トランジスタ | |
| US6064253A (en) | Multiple stage self-biasing RF transistor circuit | |
| WO2004027869A1 (ja) | 半導体装置 | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| JP2001185685A (ja) | 半導体装置 | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| US9876469B1 (en) | Voltage-controlled oscillator with mask-selectable performance | |
| US6265755B1 (en) | Semiconductor integrated circuit comprising MIS capacitors | |
| US4004256A (en) | High frequency amplifier stage with input reference translation and output matching | |
| JPH10215122A (ja) | 受信信号増幅装置および該増幅装置を備えた受信用アンテナ装置 | |
| JPH08274263A (ja) | ノイズフィルター | |
| JPS6365242B2 (ja) | ||
| JP3271436B2 (ja) | 半導体集積回路装置 | |
| JPS6032749Y2 (ja) | チップ形静電容量素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19951107 |