JP3271436B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3271436B2 JP3271436B2 JP18442994A JP18442994A JP3271436B2 JP 3271436 B2 JP3271436 B2 JP 3271436B2 JP 18442994 A JP18442994 A JP 18442994A JP 18442994 A JP18442994 A JP 18442994A JP 3271436 B2 JP3271436 B2 JP 3271436B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- emitter
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、エミッタホロワ回路を
有する半導体集積回路装置に関するものである。
有する半導体集積回路装置に関するものである。
【０００２】
【従来の技術】以下、従来の半導体集積回路装置につい
て、図３を参照しながら説明する。図３において、Ｑ1
はエミッタフォロワをなすトランジスタ、Ｑ2はトラン
ジスタＱ 1のエミッタに接続される定電流源用のトラン
ジスタである。そして、ダイオード結線されたトランジ
スタＱ3と、それとベースが接続されたトランジスタＱ2
とで電流ミラー回路を構成する。抵抗Ｒ2，Ｒ3は、通
常、同一の抵抗値に設定され、基準電圧ＶＲと抵抗
Ｒ4，Ｒ3等の定数設定によって、エミッタフォロワ用ト
ランジスタの動作電流を設定する。そして、出力信号は
エミッタフォロワ用トランジスタのエミッタ出力端から
次段の内部回路の入力端に伝達される。トランジスタＱ
1〜Ｑ3は、半導体基板の主面に拡散技術を施すことによ
て、半導体基板（図示せず）の主面を画定し、トランジ
スタの島領域（図示せず）を形成する。トランジスタ同
士を分離する方法としては、ＰＮ接合分離技術、絶縁膜
による分離技術や溝分離技術等によって、横方向が絶縁
分離される。ただし、半導体基板とトランジスタの島領
域とはＰＮ接合で分離され、たとえば、Ｐ形不純物の半
導体基板を接地し、Ｎ形の島領域が正電位になるように
して、ＰＮ接合の逆バイアスによって、半導体基板と島
領域との絶縁を保つ。
て、図３を参照しながら説明する。図３において、Ｑ1
はエミッタフォロワをなすトランジスタ、Ｑ2はトラン
ジスタＱ 1のエミッタに接続される定電流源用のトラン
ジスタである。そして、ダイオード結線されたトランジ
スタＱ3と、それとベースが接続されたトランジスタＱ2
とで電流ミラー回路を構成する。抵抗Ｒ2，Ｒ3は、通
常、同一の抵抗値に設定され、基準電圧ＶＲと抵抗
Ｒ4，Ｒ3等の定数設定によって、エミッタフォロワ用ト
ランジスタの動作電流を設定する。そして、出力信号は
エミッタフォロワ用トランジスタのエミッタ出力端から
次段の内部回路の入力端に伝達される。トランジスタＱ
1〜Ｑ3は、半導体基板の主面に拡散技術を施すことによ
て、半導体基板（図示せず）の主面を画定し、トランジ
スタの島領域（図示せず）を形成する。トランジスタ同
士を分離する方法としては、ＰＮ接合分離技術、絶縁膜
による分離技術や溝分離技術等によって、横方向が絶縁
分離される。ただし、半導体基板とトランジスタの島領
域とはＰＮ接合で分離され、たとえば、Ｐ形不純物の半
導体基板を接地し、Ｎ形の島領域が正電位になるように
して、ＰＮ接合の逆バイアスによって、半導体基板と島
領域との絶縁を保つ。
【０００３】以上のように構成された半導体集積回路装
置について、以下その動作を説明する。
置について、以下その動作を説明する。
【０００４】トランジスタＱ1，Ｑ2で構成されるエミッ
タフォロワ回路は、トランジスタＱ 1のベースから入力
信号が入力され、トランジスタＱ1のエミッタから出力
信号が取り出され、入出力間の利得が１で、低出力イン
ピーダンスで出力できることを特徴としている。
タフォロワ回路は、トランジスタＱ 1のベースから入力
信号が入力され、トランジスタＱ1のエミッタから出力
信号が取り出され、入出力間の利得が１で、低出力イン
ピーダンスで出力できることを特徴としている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来回路では、定電流源用のトランジスタＱ2 のコレク
タをトランジスタＱ1 のエミッタに直接接続するから、
トランジスタＱ2 のコレクタとなる島領域と半導体基板
との間に、寄生の容量（コレクタ・半導体基板間容量Ｃ
CS）が存在するため、この寄生容量ＣCSがエミッタフォ
ロワ回路の高周波領域の伝達特性を低下させることが問
題であった。これについて、以下に説明する。
従来回路では、定電流源用のトランジスタＱ2 のコレク
タをトランジスタＱ1 のエミッタに直接接続するから、
トランジスタＱ2 のコレクタとなる島領域と半導体基板
との間に、寄生の容量（コレクタ・半導体基板間容量Ｃ
CS）が存在するため、この寄生容量ＣCSがエミッタフォ
ロワ回路の高周波領域の伝達特性を低下させることが問
題であった。これについて、以下に説明する。
【０００６】図４はトランジスタＱ1のエミッタ回路を
交流的に表現した等価回路図である。トランジスタのエ
ミッタ側からみたインピーダンスは微分エミッタ抵抗ｒ
eとして考えられ、トランジスタＱ2のコレクタのインピ
ーダンスは無限大に近い高インピーダンスである。ま
た、内部回路の入力インピーダンスは、有限値のインピ
ーダンスであるが、少なくとも、微分エミッタ抵抗ｒe
に比べてきわめて大きくなることが一般的である。そし
て、トランジスタＱ2の寄生容量ＣCSが存在するから、
図４に示すような等価回路で伝達特性を考えればよい。
ここでＣCSは、Ｎ型半導体であるＱ2のコレクタと、Ｐ
型半導体である基板との間に生じる容量で、ＰＮ接合の
断面積をＡ、電子の電荷量をｑ（＝１.６×１０
-19Ｃ）、シリコンの誘電率をε（＝１.０４×１０-12
Ｆ／ｃｍ）、Ｎ型材料の一定不純物濃度をＮD個／ｃ
ｍ3、Ｐ型材料の一定不純物濃度をＮA個／ｃｍ3、基板
接合ポテンシャルをΨ0、接合間の電圧をＶDとすると次
のように表される。
交流的に表現した等価回路図である。トランジスタのエ
ミッタ側からみたインピーダンスは微分エミッタ抵抗ｒ
eとして考えられ、トランジスタＱ2のコレクタのインピ
ーダンスは無限大に近い高インピーダンスである。ま
た、内部回路の入力インピーダンスは、有限値のインピ
ーダンスであるが、少なくとも、微分エミッタ抵抗ｒe
に比べてきわめて大きくなることが一般的である。そし
て、トランジスタＱ2の寄生容量ＣCSが存在するから、
図４に示すような等価回路で伝達特性を考えればよい。
ここでＣCSは、Ｎ型半導体であるＱ2のコレクタと、Ｐ
型半導体である基板との間に生じる容量で、ＰＮ接合の
断面積をＡ、電子の電荷量をｑ（＝１.６×１０
-19Ｃ）、シリコンの誘電率をε（＝１.０４×１０-12
Ｆ／ｃｍ）、Ｎ型材料の一定不純物濃度をＮD個／ｃ
ｍ3、Ｐ型材料の一定不純物濃度をＮA個／ｃｍ3、基板
接合ポテンシャルをΨ0、接合間の電圧をＶDとすると次
のように表される。
【０００７】 ＣCS=Ａ｛ｑεＮAＮD／２（ＮA＋ＮD）｝0.5×（Ψ0−ＶD）-0.5 …………（１） 特にエミッタフォロワ出力回路では比較的大きな信号振
幅を扱うため、コレクタおよびエミッタサイズの大きな
バイポーラトランジスタを用いるため、ＰＮ接合の断面
積Ａが広くなり、寄生容量ＣCSも大きくなる。また微分
エミッタ抵抗ｒ eは、ボルツマン定数をｋ（＝１.３８×
１０-23Ｊ／Ｋ）、絶対温度をＴ、トランジスタＱ1に流
れるエミッタ電流をＩE1とすると次のように表される。
幅を扱うため、コレクタおよびエミッタサイズの大きな
バイポーラトランジスタを用いるため、ＰＮ接合の断面
積Ａが広くなり、寄生容量ＣCSも大きくなる。また微分
エミッタ抵抗ｒ eは、ボルツマン定数をｋ（＝１.３８×
１０-23Ｊ／Ｋ）、絶対温度をＴ、トランジスタＱ1に流
れるエミッタ電流をＩE1とすると次のように表される。
【０００８】 ｒe＝ｋＴ／ｑＩE1 …………（２） 図４に示されるように、微分エミッタ抵抗ｒeと寄生容
量ＣCSで構成される回路の伝達関数Ｈ（ｊω）は次のよ
うになる。
量ＣCSで構成される回路の伝達関数Ｈ（ｊω）は次のよ
うになる。
【０００９】 Ｈ（ｊω）＝１／（１＋ｊωＣCSｒe） …………（３） この周波数特性を図５の破線32に示す。図５中の遮断周
波数ｆC2は、 ｆC2＝１／２πＣCSｒe …………（４） で表わされ、この遮断周波数ｆC2以上での利得Ａ（ｆ）
は、入力電圧をＶIN、出力電圧をＶOUTとすると、 Ａ（ｆ）＝ＶOUT／ＶIN＝１／（２πｆＣCSｒe） …………（５） となり、利得は６ｄＢ／ｏｃｔで減衰する。すなわち、
図３に示すエミッタフォロワ回路も同様の周波数特性と
なる。ところで、寄生容量ＣCSの値は、一般的に１×１
０-13Ｆ程度の数値であるため、ＡＭラジオ受信機やＦ
Ｍラジオ受信機等の受信信号を扱うエミッタフォロワ回
路ではほとんど影響はない。しかし、携帯電話や衛星放
送装置など、１ＧＨｚ以上の高い周波数の信号を扱う回
路では寄生容量ＣCSの影響を無視することができない。
波数ｆC2は、 ｆC2＝１／２πＣCSｒe …………（４） で表わされ、この遮断周波数ｆC2以上での利得Ａ（ｆ）
は、入力電圧をＶIN、出力電圧をＶOUTとすると、 Ａ（ｆ）＝ＶOUT／ＶIN＝１／（２πｆＣCSｒe） …………（５） となり、利得は６ｄＢ／ｏｃｔで減衰する。すなわち、
図３に示すエミッタフォロワ回路も同様の周波数特性と
なる。ところで、寄生容量ＣCSの値は、一般的に１×１
０-13Ｆ程度の数値であるため、ＡＭラジオ受信機やＦ
Ｍラジオ受信機等の受信信号を扱うエミッタフォロワ回
路ではほとんど影響はない。しかし、携帯電話や衛星放
送装置など、１ＧＨｚ以上の高い周波数の信号を扱う回
路では寄生容量ＣCSの影響を無視することができない。
【００１０】本発明は上記問題点を解決するもので、半
導体集積回路装置内に集積化されたエミッタフォロワ回
路の高周波領域の利得低下を軽減することを目的とす
る。
導体集積回路装置内に集積化されたエミッタフォロワ回
路の高周波領域の利得低下を軽減することを目的とす
る。
【００１１】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体集積回路装置は、高周波の入力信号
を増幅するエミッタフォロワ用の第１のトランジスタ
と、定電流源用の第２のトランジスタと、抵抗体とが同
一基板上に形成されており、前記第１のトランジスタの
エミッタと前記第２のトランジスタのコレクタとの間に
前記抵抗体を接続し、前記抵抗体の前記第１のトランジ
スタ側の出力信号を次段の内部回路に入力し、前記内部
回路の出力端より出力信号を取り出すことを基本構成と
する。そして、一方は、前記抵抗体を幅４μｍ以下のも
のとし、他方は前記抵抗体をＬＯＣＯＳ絶縁膜の上に形
成された薄膜抵抗で構成している。
に、本発明の半導体集積回路装置は、高周波の入力信号
を増幅するエミッタフォロワ用の第１のトランジスタ
と、定電流源用の第２のトランジスタと、抵抗体とが同
一基板上に形成されており、前記第１のトランジスタの
エミッタと前記第２のトランジスタのコレクタとの間に
前記抵抗体を接続し、前記抵抗体の前記第１のトランジ
スタ側の出力信号を次段の内部回路に入力し、前記内部
回路の出力端より出力信号を取り出すことを基本構成と
する。そして、一方は、前記抵抗体を幅４μｍ以下のも
のとし、他方は前記抵抗体をＬＯＣＯＳ絶縁膜の上に形
成された薄膜抵抗で構成している。
【００１２】
【作用】この構成によって、第２のトランジスタのコレ
クタが抵抗を介して第１のトランジスタのエミッタに接
続されるため、第２のトランジスタに寄生するコレクタ
・半導体基板間容量が高周波領域で低インピーダンスに
なっても、第１のトランジスタのエミッタと接地間のイ
ンピーダンスが抵抗体の抵抗値以下にはならないから、
エミッタ出力端での利得の低下が小さくなる。よって、
第２のトランジスタの寄生容量による高周波領域の利得
低下を防止することができる。
クタが抵抗を介して第１のトランジスタのエミッタに接
続されるため、第２のトランジスタに寄生するコレクタ
・半導体基板間容量が高周波領域で低インピーダンスに
なっても、第１のトランジスタのエミッタと接地間のイ
ンピーダンスが抵抗体の抵抗値以下にはならないから、
エミッタ出力端での利得の低下が小さくなる。よって、
第２のトランジスタの寄生容量による高周波領域の利得
低下を防止することができる。
【００１３】
【実施例】以下、本発明の半導体集積回路装置における
一実施例について、図面を参照しながら説明する。
一実施例について、図面を参照しながら説明する。
【００１４】図１は、本実施例における半導体集積回路
装置の回路図である。図１において、Ｑ1はエミッタフ
ォロワをなすトランジスタ、Ｑ2はトランジスタＱ1のエ
ミッタに接続される定電流源用のトランジスタ、Ｒ1は
抵抗体である。そして、ダイオード結線されたトランジ
スタＱ3と、それとベース共通接続されたトランジスタ
Ｑ2は電流ミラー回路をなし、抵抗Ｒ2，Ｒ3は、通常、
同一の抵抗値に設定され、基準電圧ＶRと抵抗Ｒ4，Ｒ3
等の定数設定によって、動作電流の設定がなされる。出
力信号はエミッタフォロワ用トランジスタのエミッタ出
力端から次段の内部回路に伝達される。トランジスタＱ
1〜Ｑ3は、半導体基板の主面に拡散技術を施すことによ
て、半導体基板（図示せず）の主面を画定し、トランジ
スタの島領域（図示せず）を形成する。トランジスタ同
士を分離する方法としては、ＰＮ接合分離技術、絶縁膜
による分離技術や溝分離技術等によって、横方向が絶縁
分離される。ただし、半導体基板とトランジスタの島領
域とはＰＮ接合で分離され、たとえば、Ｐ形不純物の半
導体基板を接地し、Ｎ形の島領域が正電位になるように
して、ＰＮ接合の逆バイアスによって、半導体基板と島
領域との電気的絶縁を保つ訳である。
装置の回路図である。図１において、Ｑ1はエミッタフ
ォロワをなすトランジスタ、Ｑ2はトランジスタＱ1のエ
ミッタに接続される定電流源用のトランジスタ、Ｒ1は
抵抗体である。そして、ダイオード結線されたトランジ
スタＱ3と、それとベース共通接続されたトランジスタ
Ｑ2は電流ミラー回路をなし、抵抗Ｒ2，Ｒ3は、通常、
同一の抵抗値に設定され、基準電圧ＶRと抵抗Ｒ4，Ｒ3
等の定数設定によって、動作電流の設定がなされる。出
力信号はエミッタフォロワ用トランジスタのエミッタ出
力端から次段の内部回路に伝達される。トランジスタＱ
1〜Ｑ3は、半導体基板の主面に拡散技術を施すことによ
て、半導体基板（図示せず）の主面を画定し、トランジ
スタの島領域（図示せず）を形成する。トランジスタ同
士を分離する方法としては、ＰＮ接合分離技術、絶縁膜
による分離技術や溝分離技術等によって、横方向が絶縁
分離される。ただし、半導体基板とトランジスタの島領
域とはＰＮ接合で分離され、たとえば、Ｐ形不純物の半
導体基板を接地し、Ｎ形の島領域が正電位になるように
して、ＰＮ接合の逆バイアスによって、半導体基板と島
領域との電気的絶縁を保つ訳である。
【００１５】抵抗体Ｒ1は、たとえば、Ｐ形の半導体基
板（図示せず）の主面にトランジスタ用とは別に抵抗形
成用のＮ形島領域（図示せず）を形成し、そのＮ形島領
域中にＰ形不純物の拡散層（図示せず）を設け、その拡
散層を抵抗として用いることができる。この抵抗体をト
ランジスタのベース領域を形成するための拡散工程を用
いて製造する場合、抵抗体の寄生容量を最小とするため
に、抵抗幅を４μｍ以下とし、抵抗用の拡散層はエッチ
ング精度で定まる最小ルールの幅に近づけ、抵抗を形成
するための所要面積を最小限にするのが好ましい。ま
た、不純物濃度の少ないＰ形ウエル層を用いれば、ベー
ス拡散工程で形成される抵抗よりもシート抵抗を高くす
ることができ、抵抗体の長さと面積を小さくすることが
でき、寄生容量を希少なものにすることができる。
板（図示せず）の主面にトランジスタ用とは別に抵抗形
成用のＮ形島領域（図示せず）を形成し、そのＮ形島領
域中にＰ形不純物の拡散層（図示せず）を設け、その拡
散層を抵抗として用いることができる。この抵抗体をト
ランジスタのベース領域を形成するための拡散工程を用
いて製造する場合、抵抗体の寄生容量を最小とするため
に、抵抗幅を４μｍ以下とし、抵抗用の拡散層はエッチ
ング精度で定まる最小ルールの幅に近づけ、抵抗を形成
するための所要面積を最小限にするのが好ましい。ま
た、不純物濃度の少ないＰ形ウエル層を用いれば、ベー
ス拡散工程で形成される抵抗よりもシート抵抗を高くす
ることができ、抵抗体の長さと面積を小さくすることが
でき、寄生容量を希少なものにすることができる。
【００１６】以上のように構成された半導体集積回路装
置について、以下その動作を説明する。
置について、以下その動作を説明する。
【００１７】図１において、トランジスタＱ1の微分エ
ミッタ抵抗ｒeと、トランジスタＱ2の寄生容量ＣCSおよ
び抵抗体Ｒ1により、等価的に図２のような回路で表現
できる。この回路の入出力の伝達関数Ｈ（ｊω）は次の
ようになる。
ミッタ抵抗ｒeと、トランジスタＱ2の寄生容量ＣCSおよ
び抵抗体Ｒ1により、等価的に図２のような回路で表現
できる。この回路の入出力の伝達関数Ｈ（ｊω）は次の
ようになる。
【００１８】 Ｈ（ｊω）＝（１＋ｊωＣCSＲ1）／｛１＋ｊωＣCS（ｒe＋Ｒ1）｝ …………（６） そして、その周波数特性は図５の実線３１のようにな
る。図に示すように遮断周波数ｆC1、ゼロ点周波数ｆZ
は、 ｆC1＝１／２πＣCS（ｒe＋Ｒ1） …………（７） ｆZ＝１／２πＣCSＲ1 …………（８） となり、従来例（図５の破線32）と比較して遮断周波数
は低くなる。しかし、入力電圧をＶIN、出力電圧をＶ
OUTとすると、ｆZ以上の周波数での入出力間の利得Ａ
（ｆ）は、 Ａ（ｆ）＝ＶOUT／ＶIN＝Ｒ1／（ｒe＋Ｒ1） …………（９） となり、周波数に依存せずに一定となる。そのため、従
来例の利得と、本実施例の利得とが交差する周波数をｆ
Pとすると、 ｆP＝（ｒe＋Ｒ1）／（２πＣCSｒeＲ1） …………（１０） となり、ｆP以上の周波数で本実施例の利得が高くな
る。そして、ｒe≪Ｒ1となるように設定すれば、低域周
波数から高域周波数まで、Ａ（ｆ）≒１にすることがで
きる。そして、抵抗体Ｒ1の抵抗値は、微分エミッタ抵
抗ｒeの３倍以上であれば、高周波領域の利得を持ち上
げる効果が十分に期待でき、１０倍以上であれば、低域
周波数の利得に対する高域周波数の利得の低下を１ｄＢ
以下にすることができる。
る。図に示すように遮断周波数ｆC1、ゼロ点周波数ｆZ
は、 ｆC1＝１／２πＣCS（ｒe＋Ｒ1） …………（７） ｆZ＝１／２πＣCSＲ1 …………（８） となり、従来例（図５の破線32）と比較して遮断周波数
は低くなる。しかし、入力電圧をＶIN、出力電圧をＶ
OUTとすると、ｆZ以上の周波数での入出力間の利得Ａ
（ｆ）は、 Ａ（ｆ）＝ＶOUT／ＶIN＝Ｒ1／（ｒe＋Ｒ1） …………（９） となり、周波数に依存せずに一定となる。そのため、従
来例の利得と、本実施例の利得とが交差する周波数をｆ
Pとすると、 ｆP＝（ｒe＋Ｒ1）／（２πＣCSｒeＲ1） …………（１０） となり、ｆP以上の周波数で本実施例の利得が高くな
る。そして、ｒe≪Ｒ1となるように設定すれば、低域周
波数から高域周波数まで、Ａ（ｆ）≒１にすることがで
きる。そして、抵抗体Ｒ1の抵抗値は、微分エミッタ抵
抗ｒeの３倍以上であれば、高周波領域の利得を持ち上
げる効果が十分に期待でき、１０倍以上であれば、低域
周波数の利得に対する高域周波数の利得の低下を１ｄＢ
以下にすることができる。
【００１９】なお、拡散層で形成される抵抗体の例で説
明してきたが、半導体基板の主面上に形成された絶縁膜
上に薄膜を形成して、抵抗体として用いても良い。薄膜
抵抗の材質としては、多結晶シリコンに不純物を添加し
たものでも良く、ニクロムやクロム等の金属膜を用いて
も良い。このような薄膜抵抗を用いた場合は、電気的絶
縁が絶縁膜によってなされるから、上述の拡散抵抗に比
べて一般的に、抵抗体自身の寄生容量を小さくできる。
特に、この薄膜抵抗をＬＯＣＯＳのように厚い絶縁膜上
に形成すると、極めて良好な結果が得られる。
明してきたが、半導体基板の主面上に形成された絶縁膜
上に薄膜を形成して、抵抗体として用いても良い。薄膜
抵抗の材質としては、多結晶シリコンに不純物を添加し
たものでも良く、ニクロムやクロム等の金属膜を用いて
も良い。このような薄膜抵抗を用いた場合は、電気的絶
縁が絶縁膜によってなされるから、上述の拡散抵抗に比
べて一般的に、抵抗体自身の寄生容量を小さくできる。
特に、この薄膜抵抗をＬＯＣＯＳのように厚い絶縁膜上
に形成すると、極めて良好な結果が得られる。
【００２０】
【発明の効果】本発明の半導体集積回路装置は、エミッ
タフォロワ用のトランジスタのエミッタと、定電流源用
のトランジスタのコレクタとの間に抵抗体が挿入される
から、エミッタ出力における接地電位との間のインピー
ダンスが高周波領域で低下することを制限し、高周波領
域での利得低下を軽減できるものである。
タフォロワ用のトランジスタのエミッタと、定電流源用
のトランジスタのコレクタとの間に抵抗体が挿入される
から、エミッタ出力における接地電位との間のインピー
ダンスが高周波領域で低下することを制限し、高周波領
域での利得低下を軽減できるものである。
【図１】本発明の半導体集積回路装置における一実施例
の回路図
の回路図
【図２】図１に示した回路においてエミッタ出力側から
みた等価回路図
みた等価回路図
【図３】従来例の回路構成図
【図４】図３に示した回路においてエミッタ出力側から
みた等価回路図
みた等価回路図
【図５】本発明と従来例とを比較するための周波数特性
の骨格ボード線図
の骨格ボード線図
Ｑ1〜Ｑ3 トランジスタ Ｒ1〜Ｒ4 抵抗 ＶR 基準電圧源 ＣCS コレクタ・半導体基板間の寄生容量 IN 入力端子 OUT 出力端子 １１，１２ 内部回路
Claims (2)
- 【請求項１】 高周波の入力信号を増幅するエミッタフ
ォロワ用の第１のトランジスタと、定電流源用の第２の
トランジスタと、幅４μｍ以下の抵抗体とが同一基板上
に形成されており、前記第１のトランジスタのエミッタ
と前記第２のトランジスタのコレクタとの間に前記抵抗
体を接続し、前記抵抗体の前記第１のトランジスタ側の
出力信号を次段の内部回路に入力することを特徴とする
半導体集積回路装置。 - 【請求項２】 高周波の入力信号を増幅するエミッタフ
ォロワ用の第１のトランジスタと、定電流源用の第２の
トランジスタと、ＬＯＣＯＳ絶縁膜の上に形成された薄
膜抵抗体とが同一基板上に形成されており、前記第１の
トランジスタのエミッタと前記第２のトランジスタのコ
レクタとの間に前記薄膜抵抗体を接続し、前記薄膜抵抗
体の前記第１のトランジスタ側の出力信号を次段の内部
回路に入力することを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442994A JP3271436B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18442994A JP3271436B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851187A JPH0851187A (ja) | 1996-02-20 |
| JP3271436B2 true JP3271436B2 (ja) | 2002-04-02 |
Family
ID=16153002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18442994A Expired - Fee Related JP3271436B2 (ja) | 1994-08-05 | 1994-08-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271436B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017951A (ja) * | 2001-06-29 | 2003-01-17 | Harada Ind Co Ltd | Ｆｍアンテナ用増幅器 |
-
1994
- 1994-08-05 JP JP18442994A patent/JP3271436B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851187A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2998662B2 (ja) | 半導体装置 | |
| US3886458A (en) | Frequency converter circuit with integrated injection capacitor | |
| US3999210A (en) | FET having a linear impedance characteristic over a wide range of frequency | |
| US20230179162A1 (en) | Differential stacked power amplifier with inductive gain boosting | |
| US7667499B2 (en) | MuGFET circuit for increasing output resistance | |
| EP0117566B1 (en) | Semiconductor device having a coupling capacitor | |
| US6720639B2 (en) | Integrated inductance structure | |
| US5614424A (en) | Method for fabricating an accumulated-base bipolar junction transistor | |
| US7352051B2 (en) | Cascode, cascode circuit and method for vertical integration of two bipolar transistors into a cascode arrangement | |
| JP3271436B2 (ja) | 半導体集積回路装置 | |
| US6239475B1 (en) | Vertical bipolar transistor having a field shield between the metallic interconnecting layer and the insulation oxide | |
| JPH11500868A (ja) | 無線周波数用パワートランジスタのためのエミッタバラストバイパス | |
| JP3037952B2 (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
| US5467057A (en) | Circuit and method of varying amplifier gain | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JPH098053A (ja) | 半導体装置及びその製造方法 | |
| EP3564995A1 (en) | Integrated circuit device and method of manufacturing thereof | |
| US3504203A (en) | Transistor with compensated depletion-layer capacitance | |
| US7071811B2 (en) | High performance voltage control diffusion resistor | |
| KR940006366B1 (ko) | 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로 | |
| JP2826405B2 (ja) | 半導体装置 | |
| JPS5812345A (ja) | 定電圧装置 | |
| TW486764B (en) | Bipolar transistor structure | |
| JPS61127157A (ja) | 半導体装置 | |
| JP2944115B2 (ja) | 複合トランジスタ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |