JPS5871724A - デイジタル−アナログ変換回路 - Google Patents
デイジタル−アナログ変換回路Info
- Publication number
- JPS5871724A JPS5871724A JP17114581A JP17114581A JPS5871724A JP S5871724 A JPS5871724 A JP S5871724A JP 17114581 A JP17114581 A JP 17114581A JP 17114581 A JP17114581 A JP 17114581A JP S5871724 A JPS5871724 A JP S5871724A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- transistor
- digital
- ladder
- resistance network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル−アナログ変換装置に関し、特に高
精度なディジタル−アナログ変換装置を提供するもので
ある。
精度なディジタル−アナログ変換装置を提供するもので
ある。
ディジタル−アナログ変換装置（以下ＤＡＣと略す）の
中で最も一般的なものにはしご型ＤＡＣが有る。第１図
に示す回路は電流出力はしご型ＤＡＣで出力は１ｏｖｔ
ｔと１ｏｖｒｚ に流れ出る電流の差となる。ここでこ
の出力端は電流出力の為１０ＵＴ ｓ及びｌＯυＴ２を
接地又は等測的に接地電位とする事によシこの回路に流
れる電流社次の通シとなる。
中で最も一般的なものにはしご型ＤＡＣが有る。第１図
に示す回路は電流出力はしご型ＤＡＣで出力は１ｏｖｔ
ｔと１ｏｖｒｚ に流れ出る電流の差となる。ここでこ
の出力端は電流出力の為１０ＵＴ ｓ及びｌＯυＴ２を
接地又は等測的に接地電位とする事によシこの回路に流
れる電流社次の通シとなる。
以上の関係が成立している。ここでこのＤＡＣの梢度を
左右する原因を考えると最も太き表ものはＱ、〜Ｑｎの
スイッチのｏｎ抵抗が考えられる。従来は少しでもｏｎ
抵抗の小さいものを使用するかこのｏｎ抵抗を含め２Ｒ
となる様に設計していた。しかしこれらの方法はプロセ
スによるしきい値のバラツキ等の変動によるｏｎ抵抗の
変動が有る為厳密な）ｔ、２Ｈの相対比を取る事が難し
く高精度化の障害となっていた。
左右する原因を考えると最も太き表ものはＱ、〜Ｑｎの
スイッチのｏｎ抵抗が考えられる。従来は少しでもｏｎ
抵抗の小さいものを使用するかこのｏｎ抵抗を含め２Ｒ
となる様に設計していた。しかしこれらの方法はプロセ
スによるしきい値のバラツキ等の変動によるｏｎ抵抗の
変動が有る為厳密な）ｔ、２Ｈの相対比を取る事が難し
く高精度化の障害となっていた。
本発明は以上の点に鑑みてなされたものでｏｎ抵抗の変
動による精度の悪化が生じない為高精度のＤＡＣが提供
できる〇 第２図に本発明の回路図を示すここで柚のＯｎ抵抗Ｂ、
ＭｌとＭｌ’のＯｎ抵抗ＲＭＩ’ は同じで以下ｋＬＭ
ｚ＝Ｒｙｉ 、−・１Ｍｎ ＝凡Ｍｎ’となる。またＮ
ＳＨに使用されるトランジスタＭ、のｏｎ抵抗の％の値
をＭ、にさらにその％をＭｓに同様にＭｎ迄それぞれの
ｂｉｔに重みをつけると次の関係になるＲＭ １ ＝２
” ＸＲＭ ２ ”２” ＸＲＭ３ ＝ ・・・＝ ２
’ ”−” ’ ＸＲＭ！１・・・・・・（２） さらに従来このタイプのＤＡＣの末端は２Ｒの抵抗で接
地されていたがこζにＬ８Ｂを切シ換えているＭｎｌＭ
ｎ’と同じ形状のトランジスタｙＵｎ“を直列ＫＩ＆続
して、このトランジスタのゲートは他の切シ換えゲート
を動かしている回路の電源に接続するここでＭｎ 、Ｍ
ｕ’ 、Ｍｕ“はすべて同じＲｏｎ に、なるように
チャンネル長０幅共に同じ大きさ作っておくとプロセス
によるしきい値の変動等の影響は３つ共同じに受ける為
ＲＭｎ＝ＲＭｒ’ ＝ＲｒＭｍ“の胸係は崩れることは
ない、このようにすると常にｑ ｎ＝ｑ ｎ’の関係が
得られさらにｑ’ ｎ−１を考えると（Ｍｎ＝勧ｎ“と
おく） とな［ｑｎ−１の回路のインピーダンスと一致する事が
判る従ってＱｎ−１””ｑｎ−１以下同様にとがる。
動による精度の悪化が生じない為高精度のＤＡＣが提供
できる〇 第２図に本発明の回路図を示すここで柚のＯｎ抵抗Ｂ、
ＭｌとＭｌ’のＯｎ抵抗ＲＭＩ’ は同じで以下ｋＬＭ
ｚ＝Ｒｙｉ 、−・１Ｍｎ ＝凡Ｍｎ’となる。またＮ
ＳＨに使用されるトランジスタＭ、のｏｎ抵抗の％の値
をＭ、にさらにその％をＭｓに同様にＭｎ迄それぞれの
ｂｉｔに重みをつけると次の関係になるＲＭ １ ＝２
” ＸＲＭ ２ ”２” ＸＲＭ３ ＝ ・・・＝ ２
’ ”−” ’ ＸＲＭ！１・・・・・・（２） さらに従来このタイプのＤＡＣの末端は２Ｒの抵抗で接
地されていたがこζにＬ８Ｂを切シ換えているＭｎｌＭ
ｎ’と同じ形状のトランジスタｙＵｎ“を直列ＫＩ＆続
して、このトランジスタのゲートは他の切シ換えゲート
を動かしている回路の電源に接続するここでＭｎ 、Ｍ
ｕ’ 、Ｍｕ“はすべて同じＲｏｎ に、なるように
チャンネル長０幅共に同じ大きさ作っておくとプロセス
によるしきい値の変動等の影響は３つ共同じに受ける為
ＲＭｎ＝ＲＭｒ’ ＝ＲｒＭｍ“の胸係は崩れることは
ない、このようにすると常にｑ ｎ＝ｑ ｎ’の関係が
得られさらにｑ’ ｎ−１を考えると（Ｍｎ＝勧ｎ“と
おく） とな［ｑｎ−１の回路のインピーダンスと一致する事が
判る従ってＱｎ−１””ｑｎ−１以下同様にとがる。
（８）式に示すようＫそれぞれの電流に２°〜２ｎ−１
の重みが付きｌ０ＵＴ ｌ、 ｌ０ＵＴ ｚ よシアナ
ログ量が取シ出せる。
の重みが付きｌ０ＵＴ ｌ、 ｌ０ＵＴ ｚ よシアナ
ログ量が取シ出せる。
ここでＮｌと鵬の抵抗の比を考えるとＲＭドクー１ＲＭ
Ｉの関係が有るから同じチャンネル長を維持して幅のみ
を変化させる方法を取ると多ｂｉｔの時ＬＳｌ上で十分
な比を取れない事が生じる一例として１２ｂｉｔのＤＡ
ＣでＭｎの幅ｅｌｏμとするとＭｌのうにり、８Ｂに近
いｂｉｔのトランジスタを立て積みにする方法が有る。
Ｉの関係が有るから同じチャンネル長を維持して幅のみ
を変化させる方法を取ると多ｂｉｔの時ＬＳｌ上で十分
な比を取れない事が生じる一例として１２ｂｉｔのＤＡ
ＣでＭｎの幅ｅｌｏμとするとＭｌのうにり、８Ｂに近
いｂｉｔのトランジスタを立て積みにする方法が有る。
これはエツチング及び拡散層の押し込み等のプロセスの
変動によシ幅を変化させたトランジスタとの比が崩れる
事を避ける為であシ、これによ、９ＤＡＣの専有面積が
減少し他のロジックと共存するＬＳｌの内蔵も容易とな
る。
変動によシ幅を変化させたトランジスタとの比が崩れる
事を避ける為であシ、これによ、９ＤＡＣの専有面積が
減少し他のロジックと共存するＬＳｌの内蔵も容易とな
る。
以上詳細に説明したようにプロセスによるしきい値の変
動、エツチング、拡散層の押し込み等によるトランジス
タの特性の変化が起きても本発明の方法を取る事によシ
高精度のＤＡＣが実状できる０
動、エツチング、拡散層の押し込み等によるトランジス
タの特性の変化が起きても本発明の方法を取る事によシ
高精度のＤＡＣが実状できる０
第１図は従来のＤＡＣの回路図、第２図は本発明による
ＤＡＣの回路図、第３図は本発明によるＤＡＣの他の実
施例を示す図である。 Ｑ１〜Ｑｎ・・・・・・スイッチ、Ｍｌ〜Ｍ”−に〜Ｍ
ｔ１’・・・・・・トランジスタ。
ＤＡＣの回路図、第３図は本発明によるＤＡＣの他の実
施例を示す図である。 Ｑ１〜Ｑｎ・・・・・・スイッチ、Ｍｌ〜Ｍ”−に〜Ｍ
ｔ１’・・・・・・トランジスタ。
Claims (2)
- （１）はしご形ディジタルーアナログ変換回路において
抵抗網を切シ換えるトランジスタのオン抵抗を上記抵抗
網に対応させてビット毎に重みを付けたことを特徴とす
るディジタル−アナログ変換回路。 - （２）末端の接地電位に接続される抵抗と直列に最下位
ビットを切シ換えるトランジスタと同じ大きさのトラン
ジスタを接続したことを特徴とする特許請求の範囲第１
項記載のディジタル−アナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17114581A JPS5871724A (ja) | 1981-10-26 | 1981-10-26 | デイジタル−アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17114581A JPS5871724A (ja) | 1981-10-26 | 1981-10-26 | デイジタル−アナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5871724A true JPS5871724A (ja) | 1983-04-28 |
Family
ID=15917814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17114581A Pending JPS5871724A (ja) | 1981-10-26 | 1981-10-26 | デイジタル−アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5871724A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105323A (ja) * | 1983-11-12 | 1985-06-10 | Nippon Gakki Seizo Kk | デイジタル−アナログ変換器 |
| JPS61107235U (ja) * | 1984-12-17 | 1986-07-08 | ||
| JPS61157030A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | デイジタルアナログ変換回路 |
| JPS6324654A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 可変容量装置 |
| JPS63287114A (ja) * | 1987-05-19 | 1988-11-24 | Sanyo Electric Co Ltd | Ｄａ変換回路 |
| JPH01158823A (ja) * | 1987-10-05 | 1989-06-21 | General Electric Co <Ge> | スイッチ機能補償付きディジタル・アナログ変換器 |
| JPH01165212A (ja) * | 1987-10-05 | 1989-06-29 | General Electric Co <Ge> | 多ビット並列ディジタル信号回路用のインピーダンス変換回路 |
| JPH033521A (ja) * | 1989-05-31 | 1991-01-09 | Sony Corp | プログラマブル電流源 |
| JPH0461521A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | ディジタル・アナログ変換器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156422A (en) * | 1979-05-25 | 1980-12-05 | Nec Corp | Digital-analog converter |
-
1981
- 1981-10-26 JP JP17114581A patent/JPS5871724A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156422A (en) * | 1979-05-25 | 1980-12-05 | Nec Corp | Digital-analog converter |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60105323A (ja) * | 1983-11-12 | 1985-06-10 | Nippon Gakki Seizo Kk | デイジタル−アナログ変換器 |
| JPS61107235U (ja) * | 1984-12-17 | 1986-07-08 | ||
| JPS61157030A (ja) * | 1984-12-28 | 1986-07-16 | Toshiba Corp | デイジタルアナログ変換回路 |
| JPS6324654A (ja) * | 1986-07-16 | 1988-02-02 | Mitsubishi Electric Corp | 可変容量装置 |
| JPS63287114A (ja) * | 1987-05-19 | 1988-11-24 | Sanyo Electric Co Ltd | Ｄａ変換回路 |
| JPH01158823A (ja) * | 1987-10-05 | 1989-06-21 | General Electric Co <Ge> | スイッチ機能補償付きディジタル・アナログ変換器 |
| JPH01165212A (ja) * | 1987-10-05 | 1989-06-29 | General Electric Co <Ge> | 多ビット並列ディジタル信号回路用のインピーダンス変換回路 |
| JPH033521A (ja) * | 1989-05-31 | 1991-01-09 | Sony Corp | プログラマブル電流源 |
| JPH0461521A (ja) * | 1990-06-29 | 1992-02-27 | Mitsubishi Electric Corp | ディジタル・アナログ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243347A (en) | Monotonic current/resistor digital-to-analog converter and method of operation | |
| JP3115296B2 (ja) | 自己較正ａ―ｄおよびｄ―ａ変換器 | |
| EP1956716B1 (en) | Systems and methods for providing compact digitally controlled trim of multi-segment circuits | |
| US4558242A (en) | Extended reference range, voltage-mode CMOS D/A converter | |
| JP3967774B2 (ja) | Ｒ／２ｒディジタル―アナログ変換器のための改良されたスイッチ・アーキテクチャ | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| GB1363073A (en) | Generation of trigonometrical and other functions by interpolation between point values | |
| JP2001244816A (ja) | 改善された線形性および整定時間を有するデジタルにスイッチングされる電位差計 | |
| JPS5871724A (ja) | デイジタル−アナログ変換回路 | |
| JPH0734542B2 (ja) | Ｄ−ａ変換回路 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JP3059859B2 (ja) | 符号−絶対値形ｄ／ａコンバータ及びその動作方法 | |
| EP0743758B1 (en) | Quadratic digital/analog converter | |
| JPH0262123A (ja) | 直並列型ａ／ｄ変換器 | |
| EP0169147A2 (en) | A method and apparatus for minimizing digital-to-analog converter correction trims | |
| JPH0732364B2 (ja) | デジタルアナログ変換器 | |
| KR19980034656A (ko) | 고속 저전력 디지탈 아날로그 컨버터 | |
| US6469646B1 (en) | Converting digital signals to analog signals | |
| Kochetkov et al. | High-linearity Radiation-hardened Segmented 12-bit Digital-to-analog Converter Using Binary-weighted Switches | |
| JPH05252038A (ja) | アナログ／デジタル変換器 | |
| Kato | A LINEARITY OPTIMIZATION METHOD FOR CMOS DAC USING R-2R LADDER NETWORK | |
| JPH04138725A (ja) | デジタル―アナログ変換装置 | |
| JPH0884078A (ja) | Ｄ／ａ変換器 | |
| WO2004068719A1 (en) | Analog-to-digital converter | |
| AU608179B2 (en) | Current split circuit having a digital to analog converter |