DE3937934A1 - Schaltungsanordnung zur durchschaltung von hf-signalen - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung mit mindestens zwei Eingängen zur Umschaltung von Hochfrequenzsignalen an einen Ausgang.

Derartige Schaltungsanordnungen sind üblich, wenn z. B. mehrere hochfrequente Signalquellen auf den Antenneneingang eines HF- Empfangsgerätes geschaltet werden. Dabei muß gewährleistet sein, daß eine ausreichende Entkopplung zwischen den Signalquel­ len vorliegt. Durch das FCC werden in den USA Werte von größer als 80 db für Frequenzen bis 220 MHz gefordert. Diese Werte müssen auch im abgeschalteten Zustand eingehalten werden. Es ist üblich, die HF-Signalquellen mit Hilfe spezieller Relais umzuschalten. Damit diese Relais auch hochfrequenztauglich sind, müssen diese in Stripline-Technik ausgeführt sein. Die mechanischen Kontakte sorgen für die notwendige Abschaltung und damit Entkopplung der Signalquellen. Die sehr komplizierte Stripline-Relais-Technik verursacht jedoch hohe Kosten. Auch ist der Platzbedarf eines derartigen Relais in Verbindung mit den notwendigen konstruktiven sowie schaltungstechnischen Maß­ nahmen sehr groß. Besonders die Lebensdauer ist wegen der beweg­ lichen Teile begrenzt.

Der Erfindung liegt die Aufgabe zugrunde, die Schaltungsanord­ nung der eingangs genannten Art derart aufzubauen, daß sie gewährleistet, daß auch im stromlosen Zustand der Wert der geforderten Entkopplung eingehalten wird. Diese Aufgabe wird durch die im Patentanspruch angegebene Maßnahme gelöst.

Nachstehend wird die Erfindung an einem Ausführungsbeispiel mit Hilfe der Zeichnung erläutert.

Fig. 1 zeigt ein erstes Ausführungsbeispiel,

Fig. 2 zeigt ein zweites Ausführungsbeispiel der Erfindung.

Die Schaltungsanordnung besteht aus zwei Zweigen mit je einem Eingang IN1 und IN2, die über die Schaltung S wahlweise an den Ausgang OUT durchschaltbar sind. Die Entscheidung, welcher Eingang (IN1 oder IN2) mit dem Ausgang (OUT) verbunden wird, trifft eine Schaltlogik SL, an welche ein HIGH- (H) oder LOW­ (L) Signal gelegt werden kann.

Es sei zunächst angenommen, es liege ein L-Signal an der Schalt­ logik SL an. Die in der Schaltlogik SL symbolisch angedeuteten Kontakte liegen dann auf den eingezeichneten Potentialen. Das Plus-Potential gelangt zunächst an den oberen Zweig über den am Eingang IN1 liegenden Widerstand R1, der über den Kondensator C1 auf Massepotential liegt, an den Anodenanschluß der Diode D1 und schaltet diese über den Widerstand R2 leitend. Die Diode D2 ist über die positive Spannung über den Widerstand R3 leitend vorgespannt. Die Diode D3 ist über den Widerstand R4, der über den Kondensator C2 auf Massepotential liegt, leitend, da dieser Widerstand über die Widerstände R5 und R6 auf Massepotential liegt. Somit ist der Eingang IN1 über den Kondensator C11 und die Dioden D1, D2 und D3 sowie über den Kondensator C3 an den Ausgang OUT durchgeschaltet. Das Eingangssignal ist am Wider­ stand R16 abnehmbar. Die Dioden D4 und D5 befinden sich im gesperrten Zustand. Diese Dioden liegen über die Kondensatoren C4 und C5 auf Massepotential. Die Anode der Diode D4 erhält über den Widerstand R7 Massepotential und die Kathode der Diode D5 erhält über die Widerstände R8 und R9 ein positives Sperrpo­ tential. In dieser Schalterstellung der Schaltlogik SL sind die Dioden D6, D7 und D8 des unteren Zweiges gesperrt und die Di­ oden D9 und D10 leitend, so daß der Eingang IN2 vom Eingang IN1 entkoppelt ist.

In der anderen Stellung der Schaltlogik SL (H) ist der andere Eingang IN2 an den Ausgang OUT auf folgend beschriebene Weise durchgeschaltet. Massepotential gelangt über den Widerstand R9 und über den Widerstand R10, der über den Kondensator C6 auf Massepotential liegt, an die Kathode der Diode D6, deren Anode über den Widerstand R11 auf positivem Potential liegt und schal­ tet diese leitend. Gleichzeitig gelangt Massepotential über den Widerstand R13 an die Anode der Diode D10, so daß diese sperrt. Positives Potential gelangt über die Widerstände R6 und R14 an die Diode D9 und sperrt auch diese. Die Dioden D9 und D10 lie­ gen über den Kondensatoren C7 und C8 auf Massepotential. Die Diode D7 ist über den Widerstand R11 positiv vorgespannt, deren Kathode über den Widerstand R2 auf Massepotential liegt. Das positive Potential liegt auch über die Widerstände R6 und R15 an der Diode D8 und spannt diese leitend vor. Der Widerstand R15 ist über den Kondensator C10 mit Massepotential verbunden. In diesem Fall ist der Eingangsanschluß IN2 mit dem Ausgangsan­ schluß OUT über den Kondensator C12 und die Dioden D6, D7, D8 und den Kondensator C10 verbunden. Die Dioden D1, D2 und D3 sind gesperrt und die Dioden D4 und D5 leitend geschaltet.

Die Werte der Vorwiderstände R2, R3 bzw. R11, R12 für die Dioden D2 und D7 sind derart gewählt, daß für jede Stellung der Schalt­ logik SL die entsprechenden Vor- bzw. Sperrspannungen über diese Dioden erzeugt werden (siehe Tabelle am Ende der Beschrei­ bung).

Damit eine maximale Entkopplung auch dann gewährleistet ist, wenn keine Spannung an der Schaltungsanordnung anliegt, sind die Dioden D4, D5, D9 und D10 als Kapazitätsdioden ausgebildet, welche aufgrund ihrer Kapazitäts-Charakteristik im stromlosen Zustand eine Kapazität genügender Größe (z. B. 5 bis 20 pF) besitzen, um das Eingangssignal auf das erforderliche Maß abzusenken. Es genügt jedoch schon, wenn mindestens eine nach Masse geschaltete Diode als Kapazitätsdiode ausgebildet ist. Bei den anderen Dioden kann es sich um einfache Siliziumschalt­ dioden mit genügend kleinem Innenwiderstand (rs kleiner 1 Ohm) handeln, damit die Einfügedämpfung minimal gehalten wird.

In Fig. 2 ist die Schaltung unter Verwendung von Kapazitätsdi­ oden D4, D5, D9′ und D10′ dargestellt. Wenn keine Spannung anliegt, besitzen die Kapazitätsdioden einen Wert von etwa 40 pF und die Dioden D1, D2, D6, D7 einen Wert von etwa 0,8 pF, so daß ein kapazitiver Spannungsteiler entsteht.

Die Schaltlogik SL ist hier als Inverter dargestellt.

Folgende Bestückung hat sich für die Schaltungsanordnung als zweckmäßig erwiesen:

R1: 2,2 kOhm
C1: 4,7 nF
R2: 1,0 kOhm	C2: 4,7 nF
R3: 1,0 kOhm	C3: 1,0 nF
R4: 2,2 kOhm	C4: 120 pF
R5: 56 Ohm	C5: 120 pF
R6: 1,0 kOhm	C6: 4,7 nF
R7: 56 Ohm	C7: 120 pF
R8: 56 Ohm	C8: 120 pF
R9: 56 Ohm	C9: 4,7 nF
R10: 2,2 kOhm	C10: 1,0 nF
R11: 1,0 kOhm	C11: 33 pF
R12: 1,2 kOhm	C12: 33 pF
R13: 56 Ohm @	R14: 56 Ohm @	R15: 2,2 kOhm @	R16: 560 Ohm

D1, D2, D3, D6, D7, D8: 1 SS 241 (SIEMENS)
D4, D5, D9, D10: BB 811 (TOSHIBA)

Claims (2)

1. Schaltungsanordnung mit mindestens zwei Eingängen zur Umschaltung von Hochfrequenzsignalen an einen Ausgang dadurch gekennzeichnet, daß jeder Eingang (IN1, IN2) über mehrere Längsdioden (D1, D2, D3; D6, D7, D8) mit dem Ausgang (OUT) verbunden ist und daß die Längsdioden (D1, D2, D3; D6, D7, D8) über Querdioden (D4, D5; D9, D10) mit dem Bezugspotential verbunden sind, wobei die Querdioden (D4, D5; D9, D10) als Kapazitätsdi­ oden ausgebildet sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Längsdioden (D1, D2, D3; D6, D7, D8) und Querdioden (D4, D5; D9, D10) mit Hilfe einer Schaltlogik (SL) wechselweise durchgeschaltet und gesperrt sind und daß die Eingänge (IN1, IN2) mit Hilfe der Schaltlogik (SL) nacheinander durchschaltbar sind.