JP2000101376A - 可変容量回路 - Google Patents
可変容量回路Info
- Publication number
- JP2000101376A JP2000101376A JP10284800A JP28480098A JP2000101376A JP 2000101376 A JP2000101376 A JP 2000101376A JP 10284800 A JP10284800 A JP 10284800A JP 28480098 A JP28480098 A JP 28480098A JP 2000101376 A JP2000101376 A JP 2000101376A
- Authority
- JP
- Japan
- Prior art keywords
- variable capacitance
- capacitance
- diodes
- variable
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
- H03H7/25—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable
- H03H7/253—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode
- H03H7/255—Frequency- independent attenuators comprising an element controlled by an electric or magnetic variable the element being a diode the element being a PIN diode
Landscapes
- Filters And Equalizers (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】
【課題】 電圧依存性の少ない可変容量回路を実現する
ことである。 【解決手段】 ２つの可変容量ダイオードＤ1，Ｄ2に、
容量制御電圧Ｅ1を同極性で印加し、入力交流信号ｅを
逆方向で印加するように可変容量回路を構成する。
ことである。 【解決手段】 ２つの可変容量ダイオードＤ1，Ｄ2に、
容量制御電圧Ｅ1を同極性で印加し、入力交流信号ｅを
逆方向で印加するように可変容量回路を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、主として、受信機
のアンテナ入力回路での使用に適した混変調や相互変調
が少ない可変容量による減衰器を構成したり、高調波歪
みの少ない周波数変調器を構成したり、可変移相器を構
成したりする場合に適した可変容量回路の構成技術に関
するものである。
のアンテナ入力回路での使用に適した混変調や相互変調
が少ない可変容量による減衰器を構成したり、高調波歪
みの少ない周波数変調器を構成したり、可変移相器を構
成したりする場合に適した可変容量回路の構成技術に関
するものである。
【０００２】
【従来の技術】従来の可変減衰器としては、ＰＩＮダイ
オード等を用いて連続的に可変できる減衰器が開発され
ている。これは、その内部抵抗が大巾に変化することを
利用するものであるが、内部抵抗が指数関数的に変化す
ることを利用するものであるから、その内部抵抗は電圧
もしくは電流に依存する性質があり、入力信号に対して
非線形である。したがってその減衰器の入力信号の印加
可能信号振幅は極めて小さいものに限定される。
オード等を用いて連続的に可変できる減衰器が開発され
ている。これは、その内部抵抗が大巾に変化することを
利用するものであるが、内部抵抗が指数関数的に変化す
ることを利用するものであるから、その内部抵抗は電圧
もしくは電流に依存する性質があり、入力信号に対して
非線形である。したがってその減衰器の入力信号の印加
可能信号振幅は極めて小さいものに限定される。
【０００３】
【発明が解決しようとする課題】そこで本発明者は、も
っと大きな信号振幅まで印加可能とするため、可変容量
ダイオードによる可変減衰器を先願（特願平１０−２５
３２９７号）で提案した。この可変減衰器は、ダイオー
ドを逆方向で使用するので、印加可能信号振幅をかなり
大きくできる。しかしこの場合も静電容量に電圧依存性
があり、素子の有する特性をそのまゝ利用しているに過
ぎない。
っと大きな信号振幅まで印加可能とするため、可変容量
ダイオードによる可変減衰器を先願（特願平１０−２５
３２９７号）で提案した。この可変減衰器は、ダイオー
ドを逆方向で使用するので、印加可能信号振幅をかなり
大きくできる。しかしこの場合も静電容量に電圧依存性
があり、素子の有する特性をそのまゝ利用しているに過
ぎない。
【０００４】このような現状に鑑み、本発明の目的は、
可変容量ダイオードを利用することは前述の方法と同様
であるが、素子の特性をそのまゝ利用するのではなく、
その動作点近傍での特性曲線の曲がりを補正する構成と
することによって、さらに大入力信号にも耐えられる可
変減衰器等に適用できる可変容量回路を提供することに
ある。
可変容量ダイオードを利用することは前述の方法と同様
であるが、素子の特性をそのまゝ利用するのではなく、
その動作点近傍での特性曲線の曲がりを補正する構成と
することによって、さらに大入力信号にも耐えられる可
変減衰器等に適用できる可変容量回路を提供することに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明の可変容量回路は、少なくとも２個の可
変容量ダイオードと、上記可変容量ダイオードの夫々に
入力信号を逆方向に印加する手段と、上記可変容量ダイ
オードの夫々に容量制御電圧を同極性で印加する手段
と、を備えたことを要旨とする。
め、第１の発明の可変容量回路は、少なくとも２個の可
変容量ダイオードと、上記可変容量ダイオードの夫々に
入力信号を逆方向に印加する手段と、上記可変容量ダイ
オードの夫々に容量制御電圧を同極性で印加する手段
と、を備えたことを要旨とする。
【０００６】また第２の発明の可変容量回路は、少なく
とも２個の可変容量ダイオードを含む第１の可変容量回
路と、少なくとも２個の可変容量ダイオードを含み、上
記第１の可変容量回路の出力側に並列に接続された第２
の可変容量回路と、上記第１の可変容量回路の各可変容
量ダイオードに入力信号を逆方向に印加する手段と、上
記第１及び第２の可変容量回路の各可変容量ダイオード
に容量制御電圧を同極性で印加する手段と、を備えたこ
とを要旨とする。
とも２個の可変容量ダイオードを含む第１の可変容量回
路と、少なくとも２個の可変容量ダイオードを含み、上
記第１の可変容量回路の出力側に並列に接続された第２
の可変容量回路と、上記第１の可変容量回路の各可変容
量ダイオードに入力信号を逆方向に印加する手段と、上
記第１及び第２の可変容量回路の各可変容量ダイオード
に容量制御電圧を同極性で印加する手段と、を備えたこ
とを要旨とする。
【０００７】
【発明の実施の形態】従来の可変減衰器は、前述のよう
に、ダイオードの特性をそのまゝ利用するものであっ
た。しかし、減衰素子として、可変容量ダイオードを２
つ用いて交流的に逆方向に組み合わせれば、指数関数上
での動作点は同一であるが、印加高周波（ＲＦ）信号に
対しては互いに逆方向に加えられることになるので、印
加入力信号電圧に対する静電容量の電圧依存性を大幅に
改善することができる。
に、ダイオードの特性をそのまゝ利用するものであっ
た。しかし、減衰素子として、可変容量ダイオードを２
つ用いて交流的に逆方向に組み合わせれば、指数関数上
での動作点は同一であるが、印加高周波（ＲＦ）信号に
対しては互いに逆方向に加えられることになるので、印
加入力信号電圧に対する静電容量の電圧依存性を大幅に
改善することができる。
【０００８】この改善状況を図１及び図２で説明する。
図１は実存する可変容量ダイオードの容量変化特性例
（ほとんどのデータブックでは対数スケールで示されて
いる）を直線スケールに書き直したものである。図２
（ａ）はこの可変容量ダイオードを２つ用いて、容量制
御電圧が２ボルトの場合、可変容量ダイオードを交流的
に互いに逆向きに接続すれば、印加入力信号は一方に対
し他方は逆相で加えられるので、図示したように容量変
化特性は２ボルトを基準にして正負を反転した２つの特
性の和となる。図中の点線はこの２つの特性の和の２分
の１を示してある。図２（ｂ）は同様にして、制御電圧
が６ボルトの場合を示してある。これらの図より、２つ
のダイオードの合成容量変化特性（図２の点線）は、若
干湾曲はしているが、原曲線が有していたような完全な
電圧依存性から脱して、かなり水平に近づいた曲線（完
全水平の直線が理想）が得られている。したがってそれ
だけ大振幅入力信号に耐え得ることになる。
図１は実存する可変容量ダイオードの容量変化特性例
（ほとんどのデータブックでは対数スケールで示されて
いる）を直線スケールに書き直したものである。図２
（ａ）はこの可変容量ダイオードを２つ用いて、容量制
御電圧が２ボルトの場合、可変容量ダイオードを交流的
に互いに逆向きに接続すれば、印加入力信号は一方に対
し他方は逆相で加えられるので、図示したように容量変
化特性は２ボルトを基準にして正負を反転した２つの特
性の和となる。図中の点線はこの２つの特性の和の２分
の１を示してある。図２（ｂ）は同様にして、制御電圧
が６ボルトの場合を示してある。これらの図より、２つ
のダイオードの合成容量変化特性（図２の点線）は、若
干湾曲はしているが、原曲線が有していたような完全な
電圧依存性から脱して、かなり水平に近づいた曲線（完
全水平の直線が理想）が得られている。したがってそれ
だけ大振幅入力信号に耐え得ることになる。
【０００９】
【実施例】以下、回路構成図を用いて本発明の可変容量
回路の実施例について説明する。図３は本発明の可変容
量回路の一実施例を示す。図３において、１、２は入力
信号ｅの入力端子、Ｄ1，Ｄ2は可変容量ダイオード、Ｖ
Ｒはポテンショメータ、Ｅ0は直流電源、Ｃ1〜Ｃ3はコ
ンデンサ、Ｒ1，Ｒ2は抵抗であり、Ｅ1は容量を可変す
るための容量制御電圧である。
回路の実施例について説明する。図３は本発明の可変容
量回路の一実施例を示す。図３において、１、２は入力
信号ｅの入力端子、Ｄ1，Ｄ2は可変容量ダイオード、Ｖ
Ｒはポテンショメータ、Ｅ0は直流電源、Ｃ1〜Ｃ3はコ
ンデンサ、Ｒ1，Ｒ2は抵抗であり、Ｅ1は容量を可変す
るための容量制御電圧である。
【００１０】この回路構成では、ダイオードＤ1とＤ2に
は同極性の容量制御電圧Ｅ1が加わるので、両ダイオー
ドＤ1，Ｄ2は同一の動作点を基準として動作する。入力
端子１，２よりの入力信号（交流電圧）はこの両ダイオ
ードＤ1，Ｄ2に対し夫々逆方向から加わるから、この入
力信号の正の半周期信号は可変容量ダイオードＤ1の静
電容量を基準電圧に対する静電容量から減少させ、可変
容量ダイオードＤ2の静電容量は増大させ、負の半周期
信号に対しては夫々この逆になる。したがって、この両
ダイオードＤ1，Ｄ2は印加入力信号電圧に対して両容量
の和として動作することになる。この動作が前述した図
２の内容である。
は同極性の容量制御電圧Ｅ1が加わるので、両ダイオー
ドＤ1，Ｄ2は同一の動作点を基準として動作する。入力
端子１，２よりの入力信号（交流電圧）はこの両ダイオ
ードＤ1，Ｄ2に対し夫々逆方向から加わるから、この入
力信号の正の半周期信号は可変容量ダイオードＤ1の静
電容量を基準電圧に対する静電容量から減少させ、可変
容量ダイオードＤ2の静電容量は増大させ、負の半周期
信号に対しては夫々この逆になる。したがって、この両
ダイオードＤ1，Ｄ2は印加入力信号電圧に対して両容量
の和として動作することになる。この動作が前述した図
２の内容である。
【００１１】図中の抵抗Ｒ1，Ｒ2およびキャパシタＣ1
〜Ｃ3は夫々可変容量ダイオードＤ1，Ｄ2の動作に対し
て影響を与えないような値に選ばれることは云うまでも
ない。また、抵抗Ｒ1，Ｒ2の代わりにインダクタを用い
てもよい。このようにして本実施例によれば、可変容量
ダイオード単体の信号に対する電圧依存性を大幅に改善
することができる。
〜Ｃ3は夫々可変容量ダイオードＤ1，Ｄ2の動作に対し
て影響を与えないような値に選ばれることは云うまでも
ない。また、抵抗Ｒ1，Ｒ2の代わりにインダクタを用い
てもよい。このようにして本実施例によれば、可変容量
ダイオード単体の信号に対する電圧依存性を大幅に改善
することができる。
【００１２】図４は図３の可変容量回路を用いて、容量
分割タイプの可変減衰器を構成した実施例の回路を示
す。図中、１，２は入力信号端子、３、４は出力信号端
子、５，６は第１，第２の可変容量回路である。また、
Ｄ1，Ｄ2，Ｄ3，Ｄ4は可変容量ダイオード、Ｃ1〜Ｃ8は
コンデンサ、Ｒ1〜Ｒ6は抵抗、Ｅ1，Ｅ2は夫々の可変容
量回路に対する容量制御電圧、Ｅ0はこの回路への直流
電源、ＶＲはポテンショメータである。
分割タイプの可変減衰器を構成した実施例の回路を示
す。図中、１，２は入力信号端子、３、４は出力信号端
子、５，６は第１，第２の可変容量回路である。また、
Ｄ1，Ｄ2，Ｄ3，Ｄ4は可変容量ダイオード、Ｃ1〜Ｃ8は
コンデンサ、Ｒ1〜Ｒ6は抵抗、Ｅ1，Ｅ2は夫々の可変容
量回路に対する容量制御電圧、Ｅ0はこの回路への直流
電源、ＶＲはポテンショメータである。
【００１３】この回路構成ではポテンショメータＶＲを
動かすと、Ｅ1とＥ2は作動的に変化するから、可変容量
ダイオードＤ1，Ｄ2による合成容量と、可変容量ダイオ
ードＤ3，Ｄ4による合成容量の分割比を変えることがで
き、可変減衰器として動作する。この回路は内部インピ
ーダンスが高いので、低インピーダンス回路に接続する
ためには、エミッタフォロワ等のインピーダンス変換器
を介する必要がある。
動かすと、Ｅ1とＥ2は作動的に変化するから、可変容量
ダイオードＤ1，Ｄ2による合成容量と、可変容量ダイオ
ードＤ3，Ｄ4による合成容量の分割比を変えることがで
き、可変減衰器として動作する。この回路は内部インピ
ーダンスが高いので、低インピーダンス回路に接続する
ためには、エミッタフォロワ等のインピーダンス変換器
を介する必要がある。
【００１４】
【発明の効果】以上、詳細に説明したように、本発明の
可変容量を用いれば歪みの少ない可変減衰器や可変移相
器および周波数変調器等を構成することができる。
可変容量を用いれば歪みの少ない可変減衰器や可変移相
器および周波数変調器等を構成することができる。
【図１】本発明に使用する可変容量ダイオードの容量変
化特性例を示す特性図である。
化特性例を示す特性図である。
【図２】本発明の動作原理を説明するための容量変化特
性の組み合わせ図である。
性の組み合わせ図である。
【図３】本発明の基本構成を説明するための回路構成図
である。
である。
【図４】本発明の１応用例を示す可変減衰器の回路構成
図である。
図である。
１，２ 信号入力端子 ３，４ 信号出力端子 Ｄ1〜Ｄ4 可変容量ダイオード Ｅ1，Ｅ2 可変容量ダイオードの制御電圧 Ｅ0 直流電源
Claims (2)
- 【請求項１】 少なくとも２個の可変容量ダイオード
と、 上記可変容量ダイオードの夫々に入力信号を逆方向に印
加する手段と、 上記可変容量ダイオードの夫々に容量制御電圧を同極性
で印加する手段と、 を備えたことを特徴とする可変容量回路。 - 【請求項２】 少なくとも２個の可変容量ダイオードを
含む第１の可変容量回路と、 少なくとも２個の可変容量ダイオードを含み、 上記第１の可変容量回路の出力側に並列に接続された第
２の可変容量回路と、 上記第１の可変容量回路の各可変容量ダイオードに入力
信号を逆方向に印加する手段と、 上記第１及び第２の可変容量回路の各可変容量ダイオー
ドに容量制御電圧を同極性で印加する手段と、 を備えたことを特徴とする可変容量回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284800A JP2000101376A (ja) | 1998-09-21 | 1998-09-21 | 可変容量回路 |
| US09/397,184 US6225861B1 (en) | 1998-09-21 | 1999-09-16 | Variable capacitance circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10284800A JP2000101376A (ja) | 1998-09-21 | 1998-09-21 | 可変容量回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000101376A true JP2000101376A (ja) | 2000-04-07 |
Family
ID=17683188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10284800A Pending JP2000101376A (ja) | 1998-09-21 | 1998-09-21 | 可変容量回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6225861B1 (ja) |
| JP (1) | JP2000101376A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3831127B2 (ja) * | 1998-09-29 | 2006-10-11 | 一夫 大坪 | 交流電力波形中のノイズを除去する装置 |
| US6674321B1 (en) | 2001-10-31 | 2004-01-06 | Agile Materials & Technologies, Inc. | Circuit configuration for DC-biased capacitors |
| TWI266472B (en) * | 2002-04-25 | 2006-11-11 | Amic Technology Corp | Voltage-controlled capacitor circuit and related circuitry with diode and MOS varactors |
| FR3016707A1 (fr) * | 2014-01-23 | 2015-07-24 | St Microelectronics Tours Sas | Circuit de commande d'un condensateur de capacite reglable par polarisation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1261200B (de) * | 1965-11-23 | 1968-02-15 | Telefunken Patent | Schwingkreis fuer elektrische Hochfrequenzschwingungen |
| US4021740A (en) * | 1976-01-30 | 1977-05-03 | Communications Satellite Corporation (Comsat) | Sinewave clock driver with adjustable delay |
| JPS5426601A (en) * | 1977-08-01 | 1979-02-28 | Pioneer Electronic Corp | Temperature compensating circuit for varactor |
| US4701714A (en) * | 1986-03-31 | 1987-10-20 | Tektronix, Inc. | Tunable delay line |
| US5378939A (en) * | 1987-10-06 | 1995-01-03 | The Board Of Trustees Of The Leland Stanford Junior University | Gallium arsenide monolithically integrated sampling head using equivalent time sampling having a bandwidth greater than 100 Ghz |
| DE3937934A1 (de) * | 1989-11-15 | 1991-05-16 | Thomson Brandt Gmbh | Schaltungsanordnung zur durchschaltung von hf-signalen |
| DE4121570A1 (de) * | 1991-06-29 | 1993-01-07 | Standard Elektrik Lorenz Ag | Entzerrer fuer optische nachrichtenuebertragungssysteme |
| US5990761A (en) * | 1998-03-19 | 1999-11-23 | Lucent Technologies Inc. | Phase shifter circuit with high linearity |
| US6011432A (en) * | 1998-07-23 | 2000-01-04 | Lucent Technologies Inc. | Continuous tuning of switched capacitor circuits using DC-isolated tuning elements |
-
1998
- 1998-09-21 JP JP10284800A patent/JP2000101376A/ja active Pending
-
1999
- 1999-09-16 US US09/397,184 patent/US6225861B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6225861B1 (en) | 2001-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894621A (en) | Circuit for five level waveform synthesis | |
| JPH0669002B2 (ja) | 高周波増幅器 | |
| US4942375A (en) | Variable attenuation device intended to be inserted between a transmitter circuit and load circuit | |
| KR920005471A (ko) | 평형 믹서를 구비한 튜너 | |
| JP2000101376A (ja) | 可変容量回路 | |
| JPH08307209A (ja) | 集積回路 | |
| JPH0250606A (ja) | 周波数シンセサイザ | |
| US6525568B2 (en) | Circuit for the demodulation of the logic signal transmitted by analog channels | |
| JPH0685561A (ja) | 高速低パワーｄｃオフセット回路 | |
| JP2003234641A (ja) | 集積回路 | |
| JP3647712B2 (ja) | 移相器 | |
| JP2921029B2 (ja) | 位相変調回路 | |
| Metin et al. | Enhanced dynamic range analog filter topologies with a notch/all-pass circuit example | |
| JP2601945Y2 (ja) | 高周波スイッチ回路 | |
| JPS6115627Y2 (ja) | ||
| JPH0453095Y2 (ja) | ||
| EP0689283A1 (en) | Tunable oscillator arrangement | |
| WO2005043744A1 (ja) | パルス変調回路 | |
| JPH0583032A (ja) | 水晶発振回路 | |
| JPS59158108A (ja) | 位相差可変発振器 | |
| JPH10290187A (ja) | 共振型送受信アンテナ回路 | |
| SU1462461A1 (ru) | Демодул тор-модул тор | |
| JPS6140020U (ja) | 電圧制御形発振回路 | |
| JPH10117109A (ja) | 発振回路の周波数切替装置 | |
| JPH06318960A (ja) | 位相変調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040824 |