JPH0685561A - 高速低パワーｄｃオフセット回路 - Google Patents
高速低パワーｄｃオフセット回路Info
- Publication number
- JPH0685561A JPH0685561A JP3229586A JP22958691A JPH0685561A JP H0685561 A JPH0685561 A JP H0685561A JP 3229586 A JP3229586 A JP 3229586A JP 22958691 A JP22958691 A JP 22958691A JP H0685561 A JPH0685561 A JP H0685561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- input
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【構成】 変換入力と高速低ＤＣ電圧源に接続されてい
る非変換入力と増幅器出力とを有する増幅器Ａ、上記変
換入力とバイパス抵抗器ＲFを通して上記増幅器出力と
に接続されている電流源ＩOS、並びに、上記非変換入力
と上記増幅器出力とを接続するためのコンデンサ手段Ｃ
及び抵抗手段Ｒ（上記抵抗手段Ｒが、上記増幅器Ａ及び
上記コンデンサ手段Ｃと上記抵抗手段Ｒとの間の接続点
に形成されたＤＣオフセット回路出力に接続されてい
る）を備える高速低パワーＤＣオフセット回路１０。 【効果】 高速ＤＣ結合信号と低速高レベルＤＣ結合信
号とを加算し、高電圧レンジ及び広い周波数応答を有
し、低パワーで制限された電圧範囲のビデオ増幅器を用
いることを可能にし、低速高ＤＣレベル信号と高速低Ｄ
Ｃ信号とを結び付けて低速回路のＤＣ範囲と高速回路の
周波数応答とを有する出力信号を生成し、低コストで熱
を発生しない加算回路を提供することができる。
る非変換入力と増幅器出力とを有する増幅器Ａ、上記変
換入力とバイパス抵抗器ＲFを通して上記増幅器出力と
に接続されている電流源ＩOS、並びに、上記非変換入力
と上記増幅器出力とを接続するためのコンデンサ手段Ｃ
及び抵抗手段Ｒ（上記抵抗手段Ｒが、上記増幅器Ａ及び
上記コンデンサ手段Ｃと上記抵抗手段Ｒとの間の接続点
に形成されたＤＣオフセット回路出力に接続されてい
る）を備える高速低パワーＤＣオフセット回路１０。 【効果】 高速ＤＣ結合信号と低速高レベルＤＣ結合信
号とを加算し、高電圧レンジ及び広い周波数応答を有
し、低パワーで制限された電圧範囲のビデオ増幅器を用
いることを可能にし、低速高ＤＣレベル信号と高速低Ｄ
Ｃ信号とを結び付けて低速回路のＤＣ範囲と高速回路の
周波数応答とを有する出力信号を生成し、低コストで熱
を発生しない加算回路を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路一般に関し、
特に高速ＤＣ結合信号及び低速高レベルＤＣ結合信号を
加算するために用いられる増幅回路に関する。
特に高速ＤＣ結合信号及び低速高レベルＤＣ結合信号を
加算するために用いられる増幅回路に関する。
【０００２】
【従来の技術】増幅回路の設計について様々な研究がな
されている。単一の装置では、最適なスピード、ドリフ
ト、バイアス電流、ノイズ及び出力パワーが達成されな
い。これらの１つ以上についてを改良した様々な装置が
開発されたが、当業者は、所望の特性が特定の増幅器に
より得られるのみであることをしばしば発見する。さら
に、もし単一の装置で所望の特性（たとえば、高速性及
びＤＣ精度）が得られないときは、当業者は、しばしば
組合わされた増幅器を用いて仕事をする。組合わされた
増幅器は、単一の増幅器では得られない特性を達成する
ために２つ以上の増幅器の長所を結び付けるものである
［ウィリアムス（Williams)「Composite Amplifiers Yi
eld High Speed and Low Offset」，ＥＤＮ，１９８７
年１月２２日］。
されている。単一の装置では、最適なスピード、ドリフ
ト、バイアス電流、ノイズ及び出力パワーが達成されな
い。これらの１つ以上についてを改良した様々な装置が
開発されたが、当業者は、所望の特性が特定の増幅器に
より得られるのみであることをしばしば発見する。さら
に、もし単一の装置で所望の特性（たとえば、高速性及
びＤＣ精度）が得られないときは、当業者は、しばしば
組合わされた増幅器を用いて仕事をする。組合わされた
増幅器は、単一の増幅器では得られない特性を達成する
ために２つ以上の増幅器の長所を結び付けるものである
［ウィリアムス（Williams)「Composite Amplifiers Yi
eld High Speed and Low Offset」，ＥＤＮ，１９８７
年１月２２日］。
【０００３】ＦＭ変調器及びフェイズロックループにお
いてのように、ＤＣ結合信号についての問題が起こるこ
とがある。以前には、少なくとも３つの技術が使われて
いた。そのうちの１つは、バンド幅の広いＤＣ結合増幅
器のパワー供給をフローティング（固定しないこと）さ
せて、制限されたオフセット電圧範囲を克服することを
基本としている。もう一つは、高速低レベル信号を電流
に変換してこの電流を一端が高レベル信号に接続される
抵抗器を通して小さくすることによって、高速低レベル
信号に低速高レベル信号を加算することを基本としてい
る。さらにもう一つは、結合された高周波数容量の加算
増幅器で信号を加算するものである。
いてのように、ＤＣ結合信号についての問題が起こるこ
とがある。以前には、少なくとも３つの技術が使われて
いた。そのうちの１つは、バンド幅の広いＤＣ結合増幅
器のパワー供給をフローティング（固定しないこと）さ
せて、制限されたオフセット電圧範囲を克服することを
基本としている。もう一つは、高速低レベル信号を電流
に変換してこの電流を一端が高レベル信号に接続される
抵抗器を通して小さくすることによって、高速低レベル
信号に低速高レベル信号を加算することを基本としてい
る。さらにもう一つは、結合された高周波数容量の加算
増幅器で信号を加算するものである。
【０００４】単一の増幅器が、組み合わせた増幅器より
も好ましいことは明らかである。部品の数が減少するだ
けではなく、大きさが小さくなることが好まれる。単一
のものは、さらに大きさの観点からコストを下げるとい
う潜在能力を有する。ＤＣ結合高速信号及び低速信号の
問題はビデオ情報の転送への応用性を有するので、単一
増幅器を実現させることは、産業上大いに有益である。
も好ましいことは明らかである。部品の数が減少するだ
けではなく、大きさが小さくなることが好まれる。単一
のものは、さらに大きさの観点からコストを下げるとい
う潜在能力を有する。ＤＣ結合高速信号及び低速信号の
問題はビデオ情報の転送への応用性を有するので、単一
増幅器を実現させることは、産業上大いに有益である。
【０００５】
【発明が解決しようとする課題】本発明の一つの目的
は、高速ＤＣ結合信号と低速高レベルＤＣ結合信号とを
加算する回路を開示することである。
は、高速ＤＣ結合信号と低速高レベルＤＣ結合信号とを
加算する回路を開示することである。
【０００６】本発明のもう一つの目的は、高電圧レンジ
及び広い周波数応答（レスポンス）を有する改良低パワ
ー加算回路を開示することである。
及び広い周波数応答（レスポンス）を有する改良低パワ
ー加算回路を開示することである。
【０００７】本発明のもう一つの目的は、正味パワー及
び複雑度を減少させることのできる低パワーかつ低周波
数で高電圧範囲が可能な部品と共に、低パワーで制限さ
れた電圧範囲のビデオ増幅器を用いることを可能にする
回路を開示することである。
び複雑度を減少させることのできる低パワーかつ低周波
数で高電圧範囲が可能な部品と共に、低パワーで制限さ
れた電圧範囲のビデオ増幅器を用いることを可能にする
回路を開示することである。
【０００８】本発明のもう一つの目的は、低速高ＤＣレ
ベル信号と高速低ＤＣ信号とを結び付けて、低速回路の
ＤＣ範囲と高速回路の周波数応答とを有する出力信号を
生成する回路を開示することである。
ベル信号と高速低ＤＣ信号とを結び付けて、低速回路の
ＤＣ範囲と高速回路の周波数応答とを有する出力信号を
生成する回路を開示することである。
【０００９】本発明のもう一つの目的は、低コストで熱
を発生しない加算回路を供給することである。
を発生しない加算回路を供給することである。
【００１０】
【課題を解決するための手段】本発明により、高速低パ
ワーＤＣオフセット回路が開示される。上記回路は、変
換入力と高速低ＤＣ電圧源に接続される非変換入力と増
幅器出力とを有する増幅器、上記変換入力とフィードバ
ック抵抗器を通して上記増幅器出力とに接続される電流
源、並びに、回路出力節点で互いに直列に接続され上記
非変換入力と上記増幅器出力とを結合するためのコンデ
ンサ手段及び抵抗器手段を備える。
ワーＤＣオフセット回路が開示される。上記回路は、変
換入力と高速低ＤＣ電圧源に接続される非変換入力と増
幅器出力とを有する増幅器、上記変換入力とフィードバ
ック抵抗器を通して上記増幅器出力とに接続される電流
源、並びに、回路出力節点で互いに直列に接続され上記
非変換入力と上記増幅器出力とを結合するためのコンデ
ンサ手段及び抵抗器手段を備える。
【００１１】上記高速低パワーＤＣオフセット回路は、
ＤＣ及び低周波数信号に高速ＤＣ結合信号を付け加え
る。上記回路は、ただ一つの増幅器又はこれを達成する
低ゲイン結合を用いる。一つの独特な特徴は、高速信号
は、２つの経路を通って出力側へ行くことであり、その
うちの一つがＤＣを幾つかの適当な折点周波数に変化さ
せ、もう一つが周波数を折点周波数から部品を適当に選
ぶことにより任意に高くできる上限に運ぶ。これら２つ
の経路は、周波数応答及び群遅延がＤＣからオフセット
回路の外部に課された上限までは本質的に平坦であるよ
うに交差する。
ＤＣ及び低周波数信号に高速ＤＣ結合信号を付け加え
る。上記回路は、ただ一つの増幅器又はこれを達成する
低ゲイン結合を用いる。一つの独特な特徴は、高速信号
は、２つの経路を通って出力側へ行くことであり、その
うちの一つがＤＣを幾つかの適当な折点周波数に変化さ
せ、もう一つが周波数を折点周波数から部品を適当に選
ぶことにより任意に高くできる上限に運ぶ。これら２つ
の経路は、周波数応答及び群遅延がＤＣからオフセット
回路の外部に課された上限までは本質的に平坦であるよ
うに交差する。
【００１２】本発明の利点は、簡単で、かつ、大きさの
小さな回路を提供できることである。本発明のその他の
さまざまの利点及び特徴は、以下に記載される実施例及
び図面において明らかとなるであろう。
小さな回路を提供できることである。本発明のその他の
さまざまの利点及び特徴は、以下に記載される実施例及
び図面において明らかとなるであろう。
【００１３】
【実施例】本発明はさまざまな設計変更が可能であるの
で、図面及び以下の説明において詳しく述べられる。し
かし、以下の記載は本発明の原理を説明するためのもの
であって、本発明は以下の具体例に限られるものではな
い。
で、図面及び以下の説明において詳しく述べられる。し
かし、以下の記載は本発明の原理を説明するためのもの
であって、本発明は以下の具体例に限られるものではな
い。
【００１４】本発明の一つの特徴は、低速高ＤＣレベル
信号と高速低ＤＣ信号とを結合して、低速回路のＤＣ範
囲と高速回路の周波数応答とを有する出力信号を生成す
ることを可能にすることである。この結合は、ひずみを
生ずることのない周波数交差効果とともに起こる。
信号と高速低ＤＣ信号とを結合して、低速回路のＤＣ範
囲と高速回路の周波数応答とを有する出力信号を生成す
ることを可能にすることである。この結合は、ひずみを
生ずることのない周波数交差効果とともに起こる。
【００１５】どのようにして上述の事象が起こるかを理
解するために、図１の回路１０を考える。理想差動電圧
増幅器及び開回路負荷が前提とされている。まずＤＣ応
答のみが決定される。図２はＤＣ等価回路を示す。回路
方程式は、 Ｖo＝Ａ（Ｖi−Ｖ-） であり、ここでＶiは高速低ＤＣ信号であり、Ｖ-は低速
高ＤＣレベル信号であって、 Ｖ-＝Ｖo−ＩosＲF （Ｉosは電源電流、ＲFはフィードバック抵抗）であ
る。よって、 Ｖo＝Ａ［Ｖi−（Ｖo−ＩosＲF）］ ＝ＡＶi−ＡＶo＋ＡＩosＲF すなわち、 ＶO（１＋Ａ）＝ＡＶi＋ＡＩosＲF すなわち、 Ｖo＝［Ａ/（１＋Ａ）］Ｖi＋［Ａ/（１＋Ａ）］ＩosＲF となる。ここでＡが非常に大きな値のときは、 ＶO＝Ｖi＋ＩosＲF となる。電圧ＩosＲFはＶiの電圧レベル容量に関係なく
大きくなれるので、この回路は高レベルＤＣオフセット
に高速信号Ｖiを加算することができる。
解するために、図１の回路１０を考える。理想差動電圧
増幅器及び開回路負荷が前提とされている。まずＤＣ応
答のみが決定される。図２はＤＣ等価回路を示す。回路
方程式は、 Ｖo＝Ａ（Ｖi−Ｖ-） であり、ここでＶiは高速低ＤＣ信号であり、Ｖ-は低速
高ＤＣレベル信号であって、 Ｖ-＝Ｖo−ＩosＲF （Ｉosは電源電流、ＲFはフィードバック抵抗）であ
る。よって、 Ｖo＝Ａ［Ｖi−（Ｖo−ＩosＲF）］ ＝ＡＶi−ＡＶo＋ＡＩosＲF すなわち、 ＶO（１＋Ａ）＝ＡＶi＋ＡＩosＲF すなわち、 Ｖo＝［Ａ/（１＋Ａ）］Ｖi＋［Ａ/（１＋Ａ）］ＩosＲF となる。ここでＡが非常に大きな値のときは、 ＶO＝Ｖi＋ＩosＲF となる。電圧ＩosＲFはＶiの電圧レベル容量に関係なく
大きくなれるので、この回路は高レベルＤＣオフセット
に高速信号Ｖiを加算することができる。
【００１６】つぎに、ＡＣ稼働をする回路を考察する。
図３（Ａ）はＡＣ等価回路を示している。図３（Ｂ）は
理想増幅器であることを仮定した等価回路である。図３
（Ｃ）及び図３（Ｄ）から、 Ｖ01／Ｖi＝ｓ／（ｓ＋１/ＲＣ） Ｖ02／Ｖi＝（１/ＲＣ）／（ｓ＋１/ＲＣ） Ｖ01／Ｖi＋Ｖ02／Ｖi＝Ｖ0／Ｖi すなわち、 Ｖ0／Ｖi＝１ となる。これはＡＣ等価回路の転送機能である。
図３（Ａ）はＡＣ等価回路を示している。図３（Ｂ）は
理想増幅器であることを仮定した等価回路である。図３
（Ｃ）及び図３（Ｄ）から、 Ｖ01／Ｖi＝ｓ／（ｓ＋１/ＲＣ） Ｖ02／Ｖi＝（１/ＲＣ）／（ｓ＋１/ＲＣ） Ｖ01／Ｖi＋Ｖ02／Ｖi＝Ｖ0／Ｖi すなわち、 Ｖ0／Ｖi＝１ となる。これはＡＣ等価回路の転送機能である。
【００１７】以上の図は交差効果の原理を説明するもの
である。ハイパス及びローパスの両方の経路が同じ折点
周波数（ｗ＝１／ＲＣ）を有しているので、全体として
の転送機能は平坦である。理想差動電圧増幅器の特性が
交差周波数を含んでいるようにされるが、こういった特
性は、低ＤＣ範囲で稼働可能なバッファ増幅器が稼働す
る高周波数では必要でない。折点周波数よりもかなり上
では、オフセット加算器回路は、負荷に比例して誘導的
かつ大きくなるＣのリアクタンスによるゲインの減少の
他には、何も効果を有しない。所望の場合Ｃと並列に高
周波数コンデンサを加えることで、上記の効果は無視で
きる。差動増幅器が稼働する範囲よりもかなり高い周波
数では、差動増幅器の非制御出力インピーダンスは、抵
抗器Ｒにより負荷から分離させられる。
である。ハイパス及びローパスの両方の経路が同じ折点
周波数（ｗ＝１／ＲＣ）を有しているので、全体として
の転送機能は平坦である。理想差動電圧増幅器の特性が
交差周波数を含んでいるようにされるが、こういった特
性は、低ＤＣ範囲で稼働可能なバッファ増幅器が稼働す
る高周波数では必要でない。折点周波数よりもかなり上
では、オフセット加算器回路は、負荷に比例して誘導的
かつ大きくなるＣのリアクタンスによるゲインの減少の
他には、何も効果を有しない。所望の場合Ｃと並列に高
周波数コンデンサを加えることで、上記の効果は無視で
きる。差動増幅器が稼働する範囲よりもかなり高い周波
数では、差動増幅器の非制御出力インピーダンスは、抵
抗器Ｒにより負荷から分離させられる。
【００１８】図４は、本発明の可変オフセット加算器の
ひとつの実用的な具体例を示すものである。図４はま
た、トポロジーから明らかないくつかの設計をも含むも
のである。Ｒ１は、容量性負荷Ｃ１によるビデオアンプ
２０のピークを減少させる。Ｒ２は、入力バイアス電流
によるオペアンプ２２入力オフセット電圧成分をつりあ
わせる。Ｒ２はまた、オペアンプ２２の入力容量を高速
ビデオ増幅器２０から分離する。このことは、Ｃ１が小
さいときに有用である。Ｃ３は、高周波デジタルアナロ
グ変換器２４のノイズをフィルタする。ＤＡＣは、双極
デジタルアナログ変換器を表す。
ひとつの実用的な具体例を示すものである。図４はま
た、トポロジーから明らかないくつかの設計をも含むも
のである。Ｒ１は、容量性負荷Ｃ１によるビデオアンプ
２０のピークを減少させる。Ｒ２は、入力バイアス電流
によるオペアンプ２２入力オフセット電圧成分をつりあ
わせる。Ｒ２はまた、オペアンプ２２の入力容量を高速
ビデオ増幅器２０から分離する。このことは、Ｃ１が小
さいときに有用である。Ｃ３は、高周波デジタルアナロ
グ変換器２４のノイズをフィルタする。ＤＡＣは、双極
デジタルアナログ変換器を表す。
【００１９】図５は、固定オフセット加算器として用い
られたときの本発明の他の具体例を示すものである。こ
の回路は０から＋１０ボルトの調整範囲を有しており、
或るテストでは、約３０ピコファラァッドの容量性負荷
で稼働させたときに、ＤＣは低パワービデオアンプと共
に７０メガヘルツのバンド幅を示した。
られたときの本発明の他の具体例を示すものである。こ
の回路は０から＋１０ボルトの調整範囲を有しており、
或るテストでは、約３０ピコファラァッドの容量性負荷
で稼働させたときに、ＤＣは低パワービデオアンプと共
に７０メガヘルツのバンド幅を示した。
【００２０】図６は、抵抗負荷と共に用いられるときの
回路の変形例を示す。増幅器の変換入力に接続される電
流源すなわちシンクは電圧オフセットを供給する。ＡＣ
解析の概要は図７（Ａ）及び（Ｂ）から明らかである。
特に、図７（Ａ）から、 ＲP＝ＲＲL／（Ｒ＋ＲL） Ｖ01／Ｖi＝ｓ／（ｓ＋１/ＲPＣ） であり、図７（Ｂ）から、 Ｖ02／Ｖi＝[(Ｒ1＋Ｒ2）／Ｒ1][(１/ＲＣ)／(ｓ＋１/ＲPＣ)] である。よって、 １／ＲP＝（Ｒ＋ＲL）／ＲＲL となるから、 Ｒ1＝ＲL，Ｒ2＝Ｒ と選ぶことにより、 Ｖ02／Ｖi＝（１/ＲPＣ）／（ｓ＋１/ＲPＣ） であり、さらに、 Ｖ0／Ｖi＝Ｖ01／Ｖi＋Ｖ02／Ｖi であるから、 Ｖ0／Ｖi＝（ｓ＋１/ＲPＣ）／（ｓ＋１/ＲPＣ） ＝１ となる。以上のことは、周波数応答は、ゲインがＲL／
Ｒディバイダによる損失を帳消しにするようにＲ1及び
Ｒ2を選択することで平坦にできる、ということを証明
している。
回路の変形例を示す。増幅器の変換入力に接続される電
流源すなわちシンクは電圧オフセットを供給する。ＡＣ
解析の概要は図７（Ａ）及び（Ｂ）から明らかである。
特に、図７（Ａ）から、 ＲP＝ＲＲL／（Ｒ＋ＲL） Ｖ01／Ｖi＝ｓ／（ｓ＋１/ＲPＣ） であり、図７（Ｂ）から、 Ｖ02／Ｖi＝[(Ｒ1＋Ｒ2）／Ｒ1][(１/ＲＣ)／(ｓ＋１/ＲPＣ)] である。よって、 １／ＲP＝（Ｒ＋ＲL）／ＲＲL となるから、 Ｒ1＝ＲL，Ｒ2＝Ｒ と選ぶことにより、 Ｖ02／Ｖi＝（１/ＲPＣ）／（ｓ＋１/ＲPＣ） であり、さらに、 Ｖ0／Ｖi＝Ｖ01／Ｖi＋Ｖ02／Ｖi であるから、 Ｖ0／Ｖi＝（ｓ＋１/ＲPＣ）／（ｓ＋１/ＲPＣ） ＝１ となる。以上のことは、周波数応答は、ゲインがＲL／
Ｒディバイダによる損失を帳消しにするようにＲ1及び
Ｒ2を選択することで平坦にできる、ということを証明
している。
【００２１】以上の記載から、当業者にとってはさまざ
まな設計変更が可能である。よって、今までの記載及び
図面は、当業者に本発明を教示する目的のためであると
解釈されるべきである。よって、材料、部品等でさまざ
まな変更をすることができる。たとえば、図面中には単
一の差動増幅器が描かれたが、本発明の原理は、単一稼
働増幅器、ハイブリッド稼働増幅器、ビデオ増幅器、電
流フィードバック増幅器及び差動増幅器の分離成分実装
などにも等しく適用できる。このように、本発明は特許
請求の範囲の精神から離れない数々の変更が可能であ
る。もちろん、特許請求の範囲は、このような数々の変
更を含んだものとなっている。
まな設計変更が可能である。よって、今までの記載及び
図面は、当業者に本発明を教示する目的のためであると
解釈されるべきである。よって、材料、部品等でさまざ
まな変更をすることができる。たとえば、図面中には単
一の差動増幅器が描かれたが、本発明の原理は、単一稼
働増幅器、ハイブリッド稼働増幅器、ビデオ増幅器、電
流フィードバック増幅器及び差動増幅器の分離成分実装
などにも等しく適用できる。このように、本発明は特許
請求の範囲の精神から離れない数々の変更が可能であ
る。もちろん、特許請求の範囲は、このような数々の変
更を含んだものとなっている。
【００２２】
【発明の効果】高速ＤＣ結合信号と低速高レベルＤＣ結
合信号とを加算し、高電圧レンジ及び広い周波数応答を
有し、低パワーで制限された電圧範囲のビデオ増幅器を
用いることを可能にし、低速高ＤＣレベル信号と高速低
ＤＣ信号とを結び付けて低速回路のＤＣ範囲と高速回路
の周波数応答とを有する出力信号を生成し、かつ、低コ
ストで熱を発生しない加算回路を提供することができ
る。
合信号とを加算し、高電圧レンジ及び広い周波数応答を
有し、低パワーで制限された電圧範囲のビデオ増幅器を
用いることを可能にし、低速高ＤＣレベル信号と高速低
ＤＣ信号とを結び付けて低速回路のＤＣ範囲と高速回路
の周波数応答とを有する出力信号を生成し、かつ、低コ
ストで熱を発生しない加算回路を提供することができ
る。
【図１】本発明の回路の電気的な概略図である。
【図２】図１の回路の等価ＤＣ回路である。
【図３】（Ａ）は図１の回路の等価ＡＣ回路であり、
（Ｂ）は（Ａ）の回路に等価な理想回路であり、（Ｃ）
及び（Ｄ）は（Ｂ）の回路を解析するために単純化した
回路である。
（Ｂ）は（Ａ）の回路に等価な理想回路であり、（Ｃ）
及び（Ｄ）は（Ｂ）の回路を解析するために単純化した
回路である。
【図４】本発明を可変オフセット加算器に用いたときの
電気的な概略図である。
電気的な概略図である。
【図５】本発明を固定オフセット加算器に用いたときの
電気的な概略図である。
電気的な概略図である。
【図６】本発明を抵抗性負荷と共に用いたときの電気的
な概略図である。
な概略図である。
【図７】図６の増幅器の等価ＡＣ回路である。
１０ 回路 ２０ ビデオアンプ ２２ オペアンプ ２４ デジタルアナログ変換器
Claims (21)
- 【請求項１】変換入力と、高速低ＤＣ電圧源に接続され
ている非変換入力と、増幅器出力とを有する増幅器、 上記変換入力と、フィードバック抵抗器を通して上記増
幅器出力とに接続されている電流源、及び、 上記非変換入力と上記増幅器出力とを接続するためのコ
ンデンサ手段及び抵抗器手段（上記抵抗器手段が、上記
増幅器手段並びに上記コンデンサ手段と上記抵抗器手段
との間の接続点に形成されたＤＣオフセット回路出力に
接続されている）とを備えることを特徴とする高速低パ
ワーＤＣオフセット回路。 - 【請求項２】上記コンデンサ手段が、上記電流源の周波
数範囲を超えて容量性リアクタンスを保守するために互
いに並列な複数のコンデンサを備える請求項１の回路。 - 【請求項３】上記電流源が、互いに直列な２つの抵抗器
を通して上記非変換入力に接続されているビデオ増幅器
であり、 上記コンデンサ手段が、共通点で上記コンデンサ手段に
接続されている２つの抵抗器の間の接続点に上記非変換
入力が接続されることにより、上記非変換入力に接続さ
れている請求項１の回路。 - 【請求項４】上記増幅器出力が、容量性負荷を通して接
地されている請求項１の回路。 - 【請求項５】上記抵抗器手段が、容量性手段を通して接
地されている節点で、互いに直列な２つの抵抗器を備え
る請求項４の回路。 - 【請求項６】上記電流源が双極デジタルアナログ変換器
手段を備え、この変換器手段の出力電流がデジタル入力
信号の関数である請求項１の回路。 - 【請求項７】上記フィードバック抵抗器が調節可能であ
る請求項１の回路。 - 【請求項８】上記電流源が、所定の電圧基準を制定し、
上記非変換入力を抵抗器を通して上記変換入力に接続
し、さらに上記非変換入力を他の抵抗器を通して電圧源
に接続する電圧基準手段を備える請求項１の回路。 - 【請求項９】上記電圧基準がＬＭ３８５手段を備える請
求項８の回路。 - 【請求項１０】上記増幅器が、ＬＦ４１２手段を備える
請求項１の回路。 - 【請求項１１】（ａ） 変換入力と、高速低ＤＣ電圧源
に接続されている非変換入力と、増幅器出力とを有し、
上記非変換入力が、互いに直列な２つの抵抗器を通して
ビデオ増幅器源に接続されている増幅器、 （ｂ） 出力電流がデータ入力信号の関数であり、さら
にこの出力電流が上記変換入力並びにフィードバック抵
抗器を通して上記増幅器出力に接続されている双極デジ
タルアナログ変換器手段、及び、 （ｃ） 上記非変換入力と上記増幅器出力とを接続する
ために、回路出力節点で互いに直列に接続されているコ
ンデンサ手段及び抵抗器手段（上記抵抗器手段が上記増
幅器出力に接続されている）、 を備える可変オフセット加算器。 - 【請求項１２】上記コンデンサ手段が、上記電流源の周
波数範囲を超えて容量性リアクタンスを保守するために
互いに並列な少なくとも２つのコンデンサを備える請求
項１１の回路。 - 【請求項１３】上記抵抗器手段が、互いに直列に接続さ
れかつ容量性手段を通して接地されている２つの抵抗器
を備え、 上記回路出力節点が、他の容量性手段を通して接地され
ている請求項１１の回路。 - 【請求項１４】（ａ） 変換入力と、高速低ＤＣ電圧源
に接続されている非変換入力と、抵抗を通して上記変換
入力に接続されている増幅器出力とを有する増幅器、 （ｂ） 所定の電圧基準を制定し、上記非変換入力を抵
抗器を通して上記変換入力に接続し、さらに上記非変換
入力を他の抵抗器を通して電圧源に接続する電圧基準手
段、及び、 （ｃ） 上記非変換入力と上記増幅器出力とを接続する
ために、回路出力節点で互いに直列に接続されているコ
ンデンサ手段及び抵抗器手段（上記抵抗器手段が上記増
幅器出力に接続されている）、 を備える固定オフセット加算器。 - 【請求項１５】上記増幅器手段が、ＬＦ４１２手段を備
える請求項１４の回路。 - 【請求項１６】上記電圧基準がＬＭ３８５手段を備える
請求項１４の回路。 - 【請求項１７】上記抵抗が、所定の範囲を超えてＤＣオ
フセットを達成できるように調整可能である請求項１４
の回路。 - 【請求項１８】上記コンデンサが、互いに並列な２つの
コンデンサを備える請求項１４の回路。 - 【請求項１９】（ａ） 非変換入力と、ＤＣ結合低周波
数信号に接続されている変換入力と、抵抗を通して上記
変換入力に接続されている増幅器出力とを有する増幅
器、 （ｂ） 高速ＤＣ結合信号を受け取る入力端子、及び、 （ｃ） 上記入力端子と上記非変換入力とを接続し、上
記高速ＤＣ結合信号を或る経路を通して回路出力に通過
させてＤＣが所定の折点周波数になるようにし、上記高
速ＤＣ結合信号を他の経路を通して上記回路出力に通過
させて上記ＤＣを上記折点周波数から所定の上限周波数
まで変化させる接続手段、 を備える回路。 - 【請求項２０】上記接続手段が、上記入力端子に接続さ
れているコンデンサ手段、及び、回路出力端子で上記コ
ンデンサ手段と直列に接続されており上記入力端子と上
記非変換入力とを上記増幅器出力に接続するための抵抗
器手段を備える請求項１９の回路。 - 【請求項２１】ビデオ信号を受け取る非変換入力と、電
流源すなわちシンク手段を通して第１の抵抗器により接
地される変換入力と、第２の抵抗器により上記変換入力
に接続される増幅器出力とを有する増幅器、及び、 一端が上記非変換入力に接続され、他端が抵抗性回路負
荷及び第３の抵抗器（その一端が上記増幅器出力に接続
されている）の他端に接続されているコンデンサに等価
な回路、 を備えるビデオ信号のレベル変換のための回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/570,609 US5103122A (en) | 1990-08-21 | 1990-08-21 | High speed low power dc offsetting circuit |
| US570609 | 2009-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685561A true JPH0685561A (ja) | 1994-03-25 |
Family
ID=24280333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229586A Pending JPH0685561A (ja) | 1990-08-21 | 1991-08-16 | 高速低パワーｄｃオフセット回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5103122A (ja) |
| EP (1) | EP0472406A1 (ja) |
| JP (1) | JPH0685561A (ja) |
| KR (1) | KR920005457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315267A (en) * | 1992-01-06 | 1994-05-24 | Neff Instrument Corporation | Composite differential direct-coupled instrumentation amplifier |
| JP3132132B2 (ja) * | 1992-04-06 | 2001-02-05 | 富士通株式会社 | Ｄ／ａ変換器 |
| US5280335A (en) * | 1992-05-26 | 1994-01-18 | The United States Of America As Represented By The Secretary Of The Navy | Fiber-optical testing system having a detection circuit |
| CA2124480C (en) * | 1993-08-09 | 1998-09-15 | Bernard James Arntz | Dc coupled amplifier fed by an rf detector |
| JPH10300798A (ja) * | 1997-04-24 | 1998-11-13 | Sanyo Electric Co Ltd | オフセットの自動補正回路を備える電流検出回路 |
| US6268734B1 (en) * | 2000-03-10 | 2001-07-31 | Analog Devices, Inc. | Operational amplifier input offset voltage and input bias current test circuit |
| CN102882480A (zh) * | 2012-07-13 | 2013-01-16 | 复旦大学 | 0～10MHz程控宽带运算放大器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936759A (en) * | 1974-04-17 | 1976-02-03 | The United States Of America As Represented By The Secretary Of The Air Force | Offset reduction apparatus for analog circuits |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
| US4323798A (en) * | 1980-04-18 | 1982-04-06 | The United States Of America As Represented By The Secretary Of The Air Force | Fast operating switchable operational amplifier driven circuits |
| US4417160A (en) * | 1981-07-30 | 1983-11-22 | Rca Corporation | Offset compensation apparatus for biasing an analog comparator |
| DE3605561A1 (de) * | 1986-02-21 | 1987-08-27 | Thomson Brandt Gmbh | Verfahren zur kompensation der offset-spannung eines regelverstaerkers und schaltungsanordnung zur durchfuehrung des verfahrens |
| US4857860A (en) * | 1988-06-06 | 1989-08-15 | Linear Technology Corporation | Clock-sweepable low-pass filter having DC gain accuracy and reduced DC offset |
| US4933643A (en) * | 1989-07-28 | 1990-06-12 | Motorola Inc. | Operational amplifier having improved digitally adjusted null offset |
-
1990
- 1990-08-21 US US07/570,609 patent/US5103122A/en not_active Expired - Fee Related
-
1991
- 1991-08-16 JP JP3229586A patent/JPH0685561A/ja active Pending
- 1991-08-20 EP EP19910307663 patent/EP0472406A1/en not_active Withdrawn
- 1991-08-20 KR KR1019910014302A patent/KR920005457A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005184628A (ja) * | 2003-12-22 | 2005-07-07 | Yokogawa Electric Corp | 入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0472406A1 (en) | 1992-02-26 |
| KR920005457A (ko) | 1992-03-28 |
| US5103122A (en) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0529836A1 (en) | Integrating phase detector | |
| JPH01160107A (ja) | 平衡電圧−電流変換器 | |
| JPH0685561A (ja) | 高速低パワーｄｃオフセット回路 | |
| JPH01161904A (ja) | 移相発振器 | |
| EP1160717A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| Ahn et al. | Current-mode continuous-time filters using complementary current mirror pairs | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH0685541A (ja) | 可変周波数発振回路 | |
| JPH0544846B2 (ja) | ||
| US4922207A (en) | So-called bridge audio amplifier | |
| JPS59183522A (ja) | 電気信号処理装置 | |
| Hayahara et al. | Deriving technique of equivalent forms from general filter circuits and its application | |
| Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
| US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JPH08298436A (ja) | フィルタ回路 | |
| JPH01258188A (ja) | 加算器 | |
| JP2938108B2 (ja) | 帰還回路網のオフセット低減回路 | |
| US5952858A (en) | Junction capacitor compensation for wave shaping | |
| JPH0998067A (ja) | ９０度移相器 | |
| LaxmiKalyani et al. | Biquad Filter Employing With Three CFOA And Its Application | |
| JP3230702B2 (ja) | 乗算回路 | |
| JPH10108299A (ja) | 音場拡大器 | |
| JPH0573087B2 (ja) |