JP3230702B2 - 乗算回路 - Google Patents
乗算回路Info
- Publication number
- JP3230702B2 JP3230702B2 JP36061392A JP36061392A JP3230702B2 JP 3230702 B2 JP3230702 B2 JP 3230702B2 JP 36061392 A JP36061392 A JP 36061392A JP 36061392 A JP36061392 A JP 36061392A JP 3230702 B2 JP3230702 B2 JP 3230702B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- input
- pair
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図２） 発明が解決しようとする課題（図２） 課題を解決するための手段（図１） 作用（図１） 実施例（図１） 発明の効果
【０００２】
【産業上の利用分野】本発明は乗算回路に関し、例えば
テレビジヨンの映像信号復調回路において復調時の直交
歪や、キヤリアリーク、波形歪を大幅に改善する際に適
用して好適なものである。
テレビジヨンの映像信号復調回路において復調時の直交
歪や、キヤリアリーク、波形歪を大幅に改善する際に適
用して好適なものである。
【０００３】
【従来の技術】従来、テレビジヨン受像機のチユーナに
おいては、映像信号を復調するために４象限掛算器を用
いる方式があり、映像信号復調回路として、例えば図２
に示す構成のものが用いられている。
おいては、映像信号を復調するために４象限掛算器を用
いる方式があり、映像信号復調回路として、例えば図２
に示す構成のものが用いられている。
【０００４】図２において、１は全体としてテレビジヨ
ンの映像信号復調回路を示し、電圧電流変換部２に差動
入力されたＡＭ変調映像信号Ｓ１と、キヤリア入力部３
に差動入力された中間周波搬送波Ｓ２とを掛け算し、復
調信号Ｓ３を出力するようになされている。
ンの映像信号復調回路を示し、電圧電流変換部２に差動
入力されたＡＭ変調映像信号Ｓ１と、キヤリア入力部３
に差動入力された中間周波搬送波Ｓ２とを掛け算し、復
調信号Ｓ３を出力するようになされている。
【０００５】電圧電流変換部２は、トランジスタＱ１及
びＱ２がベースをそれぞれ変調信号入力端子Ｐ１及びＰ
２に接続され、かつエミツタを抵抗Ｒ１を介して相互に
接続され、かつそれぞれのエミツタを電流源４及び５を
介しアースに接続されてエミツタホロワの差動対に構成
されており、かつそれぞれのコレクタを接続端子Ｐ３及
びＰ４に接続されている。
びＱ２がベースをそれぞれ変調信号入力端子Ｐ１及びＰ
２に接続され、かつエミツタを抵抗Ｒ１を介して相互に
接続され、かつそれぞれのエミツタを電流源４及び５を
介しアースに接続されてエミツタホロワの差動対に構成
されており、かつそれぞれのコレクタを接続端子Ｐ３及
びＰ４に接続されている。
【０００６】ここでＡＭ変調映像信号Ｓ１が変調信号入
力端子Ｐ１及びＰ２に差動入力されると、トランジスタ
Ｑ１及びＱ２は、抵抗Ｒ１で電流に変換されたＡＭ変調
映像信号Ｓ１を増幅し、接続端子Ｐ３及びＰ４に差動出
力するようになされている。
力端子Ｐ１及びＰ２に差動入力されると、トランジスタ
Ｑ１及びＱ２は、抵抗Ｒ１で電流に変換されたＡＭ変調
映像信号Ｓ１を増幅し、接続端子Ｐ３及びＰ４に差動出
力するようになされている。
【０００７】キヤリア入力部３は、トランジスタＱ３及
びＱ４の差動対が共通エミツタを接続端子Ｐ３に接続さ
れていると共に、トランジスタＱ５及びＱ６の差動対が
共通エミツタを接続端子Ｐ４に接続されている。またト
ランジスタＱ３及びＱ６のベースが共通に搬送波入力端
子Ｐ５に接続され、かつトランジスタＱ４及びＱ５のベ
ースが共通に搬送波入力端子Ｐ６に接続されている。さ
らにトランジスタＱ３及びＱ５のコレクタが共通に出力
端子Ｐ７に接続され、かつトランジスタＱ４及びＱ６の
コレクタが共通に出力端子Ｐ８に接続されている。
びＱ４の差動対が共通エミツタを接続端子Ｐ３に接続さ
れていると共に、トランジスタＱ５及びＱ６の差動対が
共通エミツタを接続端子Ｐ４に接続されている。またト
ランジスタＱ３及びＱ６のベースが共通に搬送波入力端
子Ｐ５に接続され、かつトランジスタＱ４及びＱ５のベ
ースが共通に搬送波入力端子Ｐ６に接続されている。さ
らにトランジスタＱ３及びＱ５のコレクタが共通に出力
端子Ｐ７に接続され、かつトランジスタＱ４及びＱ６の
コレクタが共通に出力端子Ｐ８に接続されている。
【０００８】ここで搬送波入力端子Ｐ５及びＰ６から一
定の振幅に制限された中間周波搬送波Ｓ２が入力される
と、トランジスタＱ３、Ｑ４、Ｑ５及びＱ６は中間周波
搬送波Ｓ２によつてスイツチ動作すると共に、接続端子
Ｐ３及びＰ４を介し入力されるＡＭ変調映像信号Ｓ１を
掛け算し、全波整流された復調信号Ｓ３を出力端子Ｐ７
及びＰ８に出力するようになされている。
定の振幅に制限された中間周波搬送波Ｓ２が入力される
と、トランジスタＱ３、Ｑ４、Ｑ５及びＱ６は中間周波
搬送波Ｓ２によつてスイツチ動作すると共に、接続端子
Ｐ３及びＰ４を介し入力されるＡＭ変調映像信号Ｓ１を
掛け算し、全波整流された復調信号Ｓ３を出力端子Ｐ７
及びＰ８に出力するようになされている。
【０００９】
【発明が解決しようとする課題】ところが、電圧電流変
換部２のトランジスタＱ１及びＱ２のベース・コレクタ
間には寄生容量Ｃ１及びＣ２が存在するため、ＡＭ変調
映像信号Ｓ１を入力すると、ＡＭ変調映像信号Ｓ１が寄
生容量Ｃ１及びＣ２を通してキヤリア入力部３のトラン
ジスタＱ３、Ｑ４、Ｑ５及びＱ６の方に抜け、復調の効
率が低下したり、波形歪を発生させるという問題があつ
た。
換部２のトランジスタＱ１及びＱ２のベース・コレクタ
間には寄生容量Ｃ１及びＣ２が存在するため、ＡＭ変調
映像信号Ｓ１を入力すると、ＡＭ変調映像信号Ｓ１が寄
生容量Ｃ１及びＣ２を通してキヤリア入力部３のトラン
ジスタＱ３、Ｑ４、Ｑ５及びＱ６の方に抜け、復調の効
率が低下したり、波形歪を発生させるという問題があつ
た。
【００１０】逆に、キヤリア入力部３のトランジスタＱ
３、Ｑ４、Ｑ５及びＱ６側から中間周波搬送波Ｓ２が電
圧電流変換部２のトランジスタＱ１及びＱ２に抜け、そ
の成分が、トランジスタＱ１、Ｑ２から見た信号源イン
ピーダンスにより加算され、復調のときの中間周波搬送
波Ｓ２の漏れや波形歪の原因になつていたという問題が
あつた。つまり、電圧電流変換部２の構成方法が復調の
ときの直交歪や、中間周波搬送波Ｓ２の漏れ及び波形歪
の原因になつていたという問題があつた。
３、Ｑ４、Ｑ５及びＱ６側から中間周波搬送波Ｓ２が電
圧電流変換部２のトランジスタＱ１及びＱ２に抜け、そ
の成分が、トランジスタＱ１、Ｑ２から見た信号源イン
ピーダンスにより加算され、復調のときの中間周波搬送
波Ｓ２の漏れや波形歪の原因になつていたという問題が
あつた。つまり、電圧電流変換部２の構成方法が復調の
ときの直交歪や、中間周波搬送波Ｓ２の漏れ及び波形歪
の原因になつていたという問題があつた。
【００１１】本発明は以上の点を考慮してなされたもの
で、復調時の直交歪や、搬送波、波形歪を一段と減少さ
せ得る乗算回路を提案しようとするものである。
で、復調時の直交歪や、搬送波、波形歪を一段と減少さ
せ得る乗算回路を提案しようとするものである。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の入力端子対Ｐ１及びＰ２の
うち一方の入力端子Ｐ１より第１の差動入力信号Ｓ１を
入力される第１のトランジスタＱ７と、第１のトランジ
スタＱ７と差動対をなし、所定電圧を入力される第２の
トランジスタＱ８とによつてなる第１の差動入力段と、
第１の入力端子対Ｐ１及びＰ２のうち他方の入力端子Ｐ
２より第１の差動入力信号Ｓ１を入力される第３のトラ
ンジスタＱ１０と、第３のトランジスタＱ１０と差動対
をなし、所定電圧を入力される第４のトランジスタＱ９
とによつてなる第２の差動入力段と、第１の差動入力段
より出力される１対の第１の差動出力信号及び第２の差
動入力段より出力される１対の第２の差動出力信号のう
ち第２のトランジスタＱ８及び第４のトランジスタＱ９
より出力される互いに逆位相の関係にある１対の差動出
力信号を入力し、当該１対の差動出力信号と、第２の入
力端子対Ｐ５及びＰ６より入力される第２の差動入力信
号Ｓ２とを乗算し、その乗算出力を出力端子対Ｐ７及び
Ｐ８より出力する乗算部とを設ける。
め本発明においては、第１の入力端子対Ｐ１及びＰ２の
うち一方の入力端子Ｐ１より第１の差動入力信号Ｓ１を
入力される第１のトランジスタＱ７と、第１のトランジ
スタＱ７と差動対をなし、所定電圧を入力される第２の
トランジスタＱ８とによつてなる第１の差動入力段と、
第１の入力端子対Ｐ１及びＰ２のうち他方の入力端子Ｐ
２より第１の差動入力信号Ｓ１を入力される第３のトラ
ンジスタＱ１０と、第３のトランジスタＱ１０と差動対
をなし、所定電圧を入力される第４のトランジスタＱ９
とによつてなる第２の差動入力段と、第１の差動入力段
より出力される１対の第１の差動出力信号及び第２の差
動入力段より出力される１対の第２の差動出力信号のう
ち第２のトランジスタＱ８及び第４のトランジスタＱ９
より出力される互いに逆位相の関係にある１対の差動出
力信号を入力し、当該１対の差動出力信号と、第２の入
力端子対Ｐ５及びＰ６より入力される第２の差動入力信
号Ｓ２とを乗算し、その乗算出力を出力端子対Ｐ７及び
Ｐ８より出力する乗算部とを設ける。
【００１３】また本発明においては、第１の差動入力段
は、第１及び第２のトランジスタＱ７及びＱ８のエミツ
タを第１の抵抗Ｒ２を介し相互に接続され、かつ第１の
トランジスタＱ７のエミツタを第１の電流源８を介しア
ースに接続され、かつ第２のトランジスタＱ８のエミツ
タを第２の電流源９を介しアースに接続され、かつ第１
及び第２のトランジスタＱ７及びＱ８のベースを第２の
抵抗Ｒ３を介し相互に接続され、かつ第１のトランジス
タＱ７のベースを第１の入力端子対Ｐ１及びＰ２のうち
一方の入力端子Ｐ１に接続され、かつ第１のトランジス
タＱ７のコレクタを第１の直流電圧源１０を介しアース
に接続され、かつ第２のトランジスタＱ８のコレクタよ
り互いに逆位相の関係にある１対の差動出力信号の一方
の出力信号を出力し、第２の差動入力段は、第３及び第
４のトランジスタＱ１０及びＱ９のエミツタを第３の抵
抗を介し相互に接続され、かつ第３のトランジスタＱ１
０のエミツタを第３の電流源１２を介しアースに接続さ
れ、かつ第４のトランジスタＱ９のエミツタを第４の電
流源１１を介しアースに接続され、かつ第３及び第４の
トランジスタＱ１０及びＱ９のベースを第４の抵抗Ｒ５
を介し相互に接続され、かつ第３のトランジスタＱ１０
のベースを第１の入力端子対Ｐ１及びＰ２のうち他方の
入力端子Ｐ２に接続され、かつ第４のトランジスタＱ９
のベースを第２のトランジスタＱ８のベースに接続さ
れ、かつ第３のトランジスタＱ１０のコレクタを第２の
直流電圧源１３を介しアースに接続され、かつ第４のト
ランジスタＱ９のコレクタより互いに逆位相の関係にあ
る１対の差動出力信号の他方の出力信号を出力する。
は、第１及び第２のトランジスタＱ７及びＱ８のエミツ
タを第１の抵抗Ｒ２を介し相互に接続され、かつ第１の
トランジスタＱ７のエミツタを第１の電流源８を介しア
ースに接続され、かつ第２のトランジスタＱ８のエミツ
タを第２の電流源９を介しアースに接続され、かつ第１
及び第２のトランジスタＱ７及びＱ８のベースを第２の
抵抗Ｒ３を介し相互に接続され、かつ第１のトランジス
タＱ７のベースを第１の入力端子対Ｐ１及びＰ２のうち
一方の入力端子Ｐ１に接続され、かつ第１のトランジス
タＱ７のコレクタを第１の直流電圧源１０を介しアース
に接続され、かつ第２のトランジスタＱ８のコレクタよ
り互いに逆位相の関係にある１対の差動出力信号の一方
の出力信号を出力し、第２の差動入力段は、第３及び第
４のトランジスタＱ１０及びＱ９のエミツタを第３の抵
抗を介し相互に接続され、かつ第３のトランジスタＱ１
０のエミツタを第３の電流源１２を介しアースに接続さ
れ、かつ第４のトランジスタＱ９のエミツタを第４の電
流源１１を介しアースに接続され、かつ第３及び第４の
トランジスタＱ１０及びＱ９のベースを第４の抵抗Ｒ５
を介し相互に接続され、かつ第３のトランジスタＱ１０
のベースを第１の入力端子対Ｐ１及びＰ２のうち他方の
入力端子Ｐ２に接続され、かつ第４のトランジスタＱ９
のベースを第２のトランジスタＱ８のベースに接続さ
れ、かつ第３のトランジスタＱ１０のコレクタを第２の
直流電圧源１３を介しアースに接続され、かつ第４のト
ランジスタＱ９のコレクタより互いに逆位相の関係にあ
る１対の差動出力信号の他方の出力信号を出力する。
【００１４】さらに本発明においては、 第１の抵抗Ｒ
２が第３の抵抗Ｒ４と同一値であり、かつ第２の抵抗Ｒ
３が第４の抵抗Ｒ５と同一値である。
２が第３の抵抗Ｒ４と同一値であり、かつ第２の抵抗Ｒ
３が第４の抵抗Ｒ５と同一値である。
【００１５】
【作用】第１の差動入力段の第２のトランジスタＱ８及
び第２の差動入力段の第４のトランジスタＱ９のベース
が交流的に仮想接地され、第１の差動入力信号Ｓ１が第
２のトランジスタＱ８の寄生容量Ｃ３及び第４のトラン
ジスタＱ９の寄生容量Ｃ４を介し乗算部３に抜けること
がなくなり、また第２の差動入力信号Ｓ２が寄生容量Ｃ
３及びＣ４を介し第１の差動入力信号Ｓ１の信号源に抜
けることもなくなる。これにより第１の差動入力信号Ｓ
１を復調するときの直交歪や、第２の差動入力信号Ｓ２
の漏れ、波形歪を一段と減少させることができる。
び第２の差動入力段の第４のトランジスタＱ９のベース
が交流的に仮想接地され、第１の差動入力信号Ｓ１が第
２のトランジスタＱ８の寄生容量Ｃ３及び第４のトラン
ジスタＱ９の寄生容量Ｃ４を介し乗算部３に抜けること
がなくなり、また第２の差動入力信号Ｓ２が寄生容量Ｃ
３及びＣ４を介し第１の差動入力信号Ｓ１の信号源に抜
けることもなくなる。これにより第１の差動入力信号Ｓ
１を復調するときの直交歪や、第２の差動入力信号Ｓ２
の漏れ、波形歪を一段と減少させることができる。
【００１６】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１７】図２との対応部分に同一符号を付して示す
図１において、６は全体としてテレビジヨンの映像信号
復調回路を示し、電圧電流変換部７に差動入力されたＡ
Ｍ変調映像信号Ｓ１と、キヤリア入力部３に差動入力さ
れた中間周波搬送波Ｓ２とを掛け算し、復調信号Ｓ３を
出力するようになされている。
図１において、６は全体としてテレビジヨンの映像信号
復調回路を示し、電圧電流変換部７に差動入力されたＡ
Ｍ変調映像信号Ｓ１と、キヤリア入力部３に差動入力さ
れた中間周波搬送波Ｓ２とを掛け算し、復調信号Ｓ３を
出力するようになされている。
【００１８】電圧電流変換部７は、トランジスタＱ７及
びＱ８がエミツタを抵抗Ｒ２を介して相互に接続され、
かつエミツタをそれぞれ電流源８及び９を介しアースに
接続されてエミツタホロワの差動対に構成されており、
かつベースを抵抗Ｒ３を介して相互に接続され、かつコ
レクタをそれぞれ直流電圧源１０及び接続端子Ｐ３に接
続されている。このトランジスタＱ７、Ｑ８及び抵抗Ｒ
２は、変調信号入力端子Ｐ１側の入力部となつている。
びＱ８がエミツタを抵抗Ｒ２を介して相互に接続され、
かつエミツタをそれぞれ電流源８及び９を介しアースに
接続されてエミツタホロワの差動対に構成されており、
かつベースを抵抗Ｒ３を介して相互に接続され、かつコ
レクタをそれぞれ直流電圧源１０及び接続端子Ｐ３に接
続されている。このトランジスタＱ７、Ｑ８及び抵抗Ｒ
２は、変調信号入力端子Ｐ１側の入力部となつている。
【００１９】またトランジスタＱ９及びＱ１０がエミツ
タを抵抗Ｒ２と同一値の抵抗Ｒ４を介して相互に接続さ
れ、かつエミツタをそれぞれ電流源１１及び１２を介し
アースに接続されてエミツタホロワの差動対に構成され
ており、かつベースを抵抗Ｒ５を介して相互に接続さ
れ、かつコレクタをそれぞれ接続端子Ｐ４及び直流電圧
源１３に接続されている。このトランジスタＱ９、Ｑ１
０及び抵抗Ｒ４は、変調信号入力端子Ｐ２側の入力部と
なつている。
タを抵抗Ｒ２と同一値の抵抗Ｒ４を介して相互に接続さ
れ、かつエミツタをそれぞれ電流源１１及び１２を介し
アースに接続されてエミツタホロワの差動対に構成され
ており、かつベースを抵抗Ｒ５を介して相互に接続さ
れ、かつコレクタをそれぞれ接続端子Ｐ４及び直流電圧
源１３に接続されている。このトランジスタＱ９、Ｑ１
０及び抵抗Ｒ４は、変調信号入力端子Ｐ２側の入力部と
なつている。
【００２０】さらにトランジスタＱ７のベースが変調信
号入力端子Ｐ１に接続され、かつトランジスタＱ８及び
Ｑ９のベースが共通に接続され、かつトランジスタＱ１
０のベースが変調信号入力端子Ｐ２に接続されている。
抵抗Ｒ３及びＲ５はトランジスタＱ７、Ｑ８、Ｑ９及び
Ｑ１０のバイアス回路であり、同一の抵抗値に設定され
ている。
号入力端子Ｐ１に接続され、かつトランジスタＱ８及び
Ｑ９のベースが共通に接続され、かつトランジスタＱ１
０のベースが変調信号入力端子Ｐ２に接続されている。
抵抗Ｒ３及びＲ５はトランジスタＱ７、Ｑ８、Ｑ９及び
Ｑ１０のバイアス回路であり、同一の抵抗値に設定され
ている。
【００２１】キヤリア入力部３は接続端子Ｐ３及びＰ４
で電圧電流変換部７に接続されており、映像信号復調回
路１の場合と同一の動作で復調信号Ｓ３を出力端子Ｐ７
及びＰ８に出力する。
で電圧電流変換部７に接続されており、映像信号復調回
路１の場合と同一の動作で復調信号Ｓ３を出力端子Ｐ７
及びＰ８に出力する。
【００２２】以上の構成において、ＡＭ変調映像信号Ｓ
１が変調信号入力端子Ｐ１及びＰ２に差動入力される
と、トランジスタＱ７、及びＱ８は、抵抗Ｒ２で電流に
変換されたＡＭ変調映像信号Ｓ１を増幅し、それぞれ直
流電圧源１０及び接続端子Ｐ３に差動出力する。またト
ランジスタＱ９、及びＱ１０は、Ｒ４で電流に変換され
たＡＭ変調映像信号Ｓ１を増幅し、それぞれ接続端子Ｐ
４及び直流電圧源１３に差動出力する。
１が変調信号入力端子Ｐ１及びＰ２に差動入力される
と、トランジスタＱ７、及びＱ８は、抵抗Ｒ２で電流に
変換されたＡＭ変調映像信号Ｓ１を増幅し、それぞれ直
流電圧源１０及び接続端子Ｐ３に差動出力する。またト
ランジスタＱ９、及びＱ１０は、Ｒ４で電流に変換され
たＡＭ変調映像信号Ｓ１を増幅し、それぞれ接続端子Ｐ
４及び直流電圧源１３に差動出力する。
【００２３】これによりトランジスタＱ８及びＱ９のコ
レクタに大きさが同じで逆相の信号電流が流れる。さら
にＡＭ変調映像信号Ｓ１が抵抗Ｒ３及びＲ５に流れ、抵
抗Ｒ３及びＲ５のそれぞれの両端に電圧が発生するが、
抵抗Ｒ３及びＲ５が同一の抵抗値のため、抵抗Ｒ３及び
Ｒ５の接続中点すなわちトランジスタＱ８及びＱ９のベ
ースは交流的に仮想接地される。
レクタに大きさが同じで逆相の信号電流が流れる。さら
にＡＭ変調映像信号Ｓ１が抵抗Ｒ３及びＲ５に流れ、抵
抗Ｒ３及びＲ５のそれぞれの両端に電圧が発生するが、
抵抗Ｒ３及びＲ５が同一の抵抗値のため、抵抗Ｒ３及び
Ｒ５の接続中点すなわちトランジスタＱ８及びＱ９のベ
ースは交流的に仮想接地される。
【００２４】トランジスタＱ８及びＱ９のベース・コレ
クタ間には寄生容量Ｃ３及びＣ４が存在するが、上述し
たようにトランジスタＱ８及びＱ９のベース電位が交流
的に仮想接地されているため、トランジスタＱ８及びＱ
９のベース電位は安定し、ＡＭ変調映像信号Ｓ１が寄生
容量Ｃ３及びＣ４を通してキヤリア入力部３のトランジ
スタＱ３、Ｑ４、Ｑ５及びＱ６の方へ抜けてしまうこと
はない。
クタ間には寄生容量Ｃ３及びＣ４が存在するが、上述し
たようにトランジスタＱ８及びＱ９のベース電位が交流
的に仮想接地されているため、トランジスタＱ８及びＱ
９のベース電位は安定し、ＡＭ変調映像信号Ｓ１が寄生
容量Ｃ３及びＣ４を通してキヤリア入力部３のトランジ
スタＱ３、Ｑ４、Ｑ５及びＱ６の方へ抜けてしまうこと
はない。
【００２５】またトランジスタＱ８及びＱ９のベース電
位が交流的に仮想接地されているため、中間周波搬送波
Ｓ２がキヤリア入力部３のトランジスタＱ３、Ｑ４、Ｑ
５及びＱ６側から電圧電流変換部７のＡＭ変調映像信号
Ｓ１を入力されるトランジスタＱ７及びＱ１０に抜けて
しまうこともない。
位が交流的に仮想接地されているため、中間周波搬送波
Ｓ２がキヤリア入力部３のトランジスタＱ３、Ｑ４、Ｑ
５及びＱ６側から電圧電流変換部７のＡＭ変調映像信号
Ｓ１を入力されるトランジスタＱ７及びＱ１０に抜けて
しまうこともない。
【００２６】トランジスタＱ７及びＱ１０のベース・コ
レクタ間には寄生容量Ｃ５及びＣ６が存在するが、寄生
容量Ｃ５及びＣ６を抜けるＡＭ変調映像信号Ｓ１は直流
電圧源１０及び１３を介し接地され、ミラー効果として
作用しないため、ＡＭ変調映像信号Ｓ１の信号源（図示
せず）の負荷が軽くなる。因みに、映像信号復調回路１
においては、寄生容量Ｃ１及びＣ２がミラー効果のた
め、見かけ上容量が大きく見え、信号源負荷が重くな
る。
レクタ間には寄生容量Ｃ５及びＣ６が存在するが、寄生
容量Ｃ５及びＣ６を抜けるＡＭ変調映像信号Ｓ１は直流
電圧源１０及び１３を介し接地され、ミラー効果として
作用しないため、ＡＭ変調映像信号Ｓ１の信号源（図示
せず）の負荷が軽くなる。因みに、映像信号復調回路１
においては、寄生容量Ｃ１及びＣ２がミラー効果のた
め、見かけ上容量が大きく見え、信号源負荷が重くな
る。
【００２７】以上の構成によれば、電圧電流変換部７の
トランジスタＱ８及びＱ９のベースが交流的に仮想接地
され、ＡＭ変調映像信号Ｓ１が寄生容量Ｃ３及びＣ４を
介しキヤリア入力部３に抜けることがなくなり、また中
間周波搬送波Ｓ２が寄生容量Ｃ３及びＣ４を介しＡＭ変
調映像信号Ｓ１の信号源に抜けることもなくなる。これ
によりＡＭ変調映像信号Ｓ１を復調するときの直交歪
や、中間周波搬送波Ｓ２の漏れ、波形歪を一段と減少さ
せることができる。
トランジスタＱ８及びＱ９のベースが交流的に仮想接地
され、ＡＭ変調映像信号Ｓ１が寄生容量Ｃ３及びＣ４を
介しキヤリア入力部３に抜けることがなくなり、また中
間周波搬送波Ｓ２が寄生容量Ｃ３及びＣ４を介しＡＭ変
調映像信号Ｓ１の信号源に抜けることもなくなる。これ
によりＡＭ変調映像信号Ｓ１を復調するときの直交歪
や、中間周波搬送波Ｓ２の漏れ、波形歪を一段と減少さ
せることができる。
【００２８】なお上述の実施例においては本発明をテレ
ビジヨンの映像信号復調回路に適用した場合について述
べたが、本発明はこれに限らず、広く任意の第１及び第
２の信号を乗算した出力信号を取り出す場合に適用する
ことができる。
ビジヨンの映像信号復調回路に適用した場合について述
べたが、本発明はこれに限らず、広く任意の第１及び第
２の信号を乗算した出力信号を取り出す場合に適用する
ことができる。
【００２９】
【発明の効果】上述のように本発明によれば、第１の差
動入力段の第２のトランジスタ及び第２の差動入力段の
第４のトランジスタのベースが交流的に仮想接地され、
第１の差動入力信号が第２のトランジスタの寄生容量及
び第４のトランジスタの寄生容量を介し乗算部に抜ける
ことがなくなり、また第２の差動入力信号が寄生容量を
介し第１の差動入力信号の信号源に抜けることもなくな
る。これにより第１の差動入力信号を復調するときの直
交歪や、第２の差動入力信号の漏れ、波形歪を一段と減
少させ得る乗算回路を実現できる。
動入力段の第２のトランジスタ及び第２の差動入力段の
第４のトランジスタのベースが交流的に仮想接地され、
第１の差動入力信号が第２のトランジスタの寄生容量及
び第４のトランジスタの寄生容量を介し乗算部に抜ける
ことがなくなり、また第２の差動入力信号が寄生容量を
介し第１の差動入力信号の信号源に抜けることもなくな
る。これにより第１の差動入力信号を復調するときの直
交歪や、第２の差動入力信号の漏れ、波形歪を一段と減
少させ得る乗算回路を実現できる。
【図１】本発明による乗算回路の一実施例を示す接続図
である。
である。
【図２】従来例を示す接続図である。
１、６……映像信号復調回路、２、７……電圧電流変換
部、３……キヤリア入力部、４、５、８、９、１１、１
２……電流源、１０、１３……直流電圧源、Ｃ１〜Ｃ６
……寄生容量。
部、３……キヤリア入力部、４、５、８、９、１１、１
２……電流源、１０、１３……直流電圧源、Ｃ１〜Ｃ６
……寄生容量。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 1/18 G06G 7/163 H03D 1/04 H03D 7/14
Claims (3)
- 【請求項１】第１の入力端子対のうち一方の入力端子よ
り第１の差動入力信号を入力される第１のトランジスタ
と、当該第１のトランジスタと差動対をなし、所定電圧
を入力される第２のトランジスタとによつてなる第１の
差動入力段と、 上記第１の入力端子対のうち他方の入力端子より上記第
１の差動入力信号を入力される第３のトランジスタと、
当該第３のトランジスタと差動対をなし、上記所定電圧
を入力される第４のトランジスタとによつてなる第２の
差動入力段と、 上記第１の差動入力段より出力される１対の第１の差動
出力信号及び上記第２の差動入力段より出力される１対
の第２の差動出力信号のうち上記第２のトランジスタ及
び上記第４のトランジスタより出力される互いに逆位相
の関係にある１対の差動出力信号を入力し、当該１対の
差動出力信号と、第２の入力端子対より入力される第２
の差動入力信号とを乗算し、その乗算出力を出力端子対
より出力する乗算部とを具えることを特徴とする乗算回
路。 - 【請求項２】上記第１の差動入力段は、 上記第１及び第２のトランジスタのエミツタを第１の抵
抗を介し相互に接続され、かつ上記第１のトランジスタ
のエミツタを第１の電流源を介しアースに接続され、か
つ上記第２のトランジスタのエミツタを第２の電流源を
介しアースに接続され、かつ上記第１及び第２のトラン
ジスタのベースを第２の抵抗を介し相互に接続され、か
つ上記第１のトランジスタのベースを上記第１の入力端
子対のうち一方の入力端子に接続され、かつ上記第１の
トランジスタのコレクタを第１の直流電圧源を介しアー
スに接続され、かつ上記第２のトランジスタのコレクタ
より上記互いに逆位相の関係にある１対の差動出力信号
の一方の出力信号を出力し、 上記第２の差動入力段は、 上記第３及び第４のトランジスタのエミツタを第３の抵
抗を介し相互に接続され、かつ上記第３のトランジスタ
のエミツタを第３の電流源を介しアースに接続され、か
つ上記第４のトランジスタのエミツタを第４の電流源を
介しアースに接続され、かつ上記第３及び第４のトラン
ジスタのベースを第４の抵抗を介し相互に接続され、か
つ上記第３のトランジスタのベースを上記第１の入力端
子対のうち他方の入力端子に接続され、かつ上記第４の
トランジスタのベースを上記第２のトランジスタのベー
スに接続され、かつ上記第３のトランジスタのコレクタ
を第２の直流電圧源を介しアースに接続され、かつ上記
第４のトランジスタのコレクタより上記互いに逆位相の
関係にある１対の差動出力信号の他方の出力信号を出力
することを特徴とする請求項１に記載の乗算回路。 - 【請求項３】上記第１の抵抗が上記第３の抵抗と同一値
であり、かつ上記第２の抵抗が上記第４の抵抗と同一値
であることを特徴とする請求項２に記載の乗算回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36061392A JP3230702B2 (ja) | 1992-12-31 | 1992-12-31 | 乗算回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36061392A JP3230702B2 (ja) | 1992-12-31 | 1992-12-31 | 乗算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204750A JPH06204750A (ja) | 1994-07-22 |
| JP3230702B2 true JP3230702B2 (ja) | 2001-11-19 |
Family
ID=18470167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36061392A Expired - Fee Related JP3230702B2 (ja) | 1992-12-31 | 1992-12-31 | 乗算回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3230702B2 (ja) |
-
1992
- 1992-12-31 JP JP36061392A patent/JP3230702B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204750A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999804A (en) | Low noise quadrature mixer circuit | |
| US4019118A (en) | Third harmonic signal generator | |
| JP3429840B2 (ja) | 四象限乗算回路及びこの回路を有するｆｍ受信機 | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JP3230702B2 (ja) | 乗算回路 | |
| JPS6159002B2 (ja) | ||
| US5734295A (en) | Quadrature demodulator having active filters formed with emitter follower output stages | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| JPS5928084B2 (ja) | 復調回路 | |
| US3558925A (en) | Low ripple double demodulator subject to integration | |
| JP3152715B2 (ja) | 掛算回路 | |
| JPS58171105A (ja) | 振幅変調器 | |
| JP2569497B2 (ja) | 掛算器 | |
| JPS6221091Y2 (ja) | ||
| JP2523988B2 (ja) | 直角検波装置 | |
| JPS6149846B2 (ja) | ||
| JPH02296408A (ja) | 差動増幅回路 | |
| JPS622703A (ja) | 振幅変調回路 | |
| JPH0470102A (ja) | Ｆｍ復調回路 | |
| JP2580122B2 (ja) | Ｆｍ復調回路 | |
| US4459552A (en) | Low-noise video preamplifier | |
| JPH0221783Y2 (ja) | ||
| JPS61187402A (ja) | 非直線性の補償回路 | |
| JPH02246505A (ja) | 平衡変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |