JP3152715B2 - 掛算回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は差動増幅回路を用いて構
成され、周波数変換器、同期検波器、振幅位相変調器、
復調器および可変利得増幅器等に使用される掛算回路に
関する。

【０００２】

【従来の技術】図１７に従来よく使われている掛算回路
を示す。図１７において、二つの入力端子対ＬＯ１，Ｌ
Ｏ２およびＭＯ１，ＭＯ２には掛算すべき二つの入力信
号が入力される。入力端子対ＬＯ１，ＬＯ２に入力され
る第１の入力信号は、トランジスタＱ１，Ｑ２からなる
第１の差動増幅回路とトランジスタＱ３，Ｑ４からなる
第２の差動増幅回路によって増幅される。第１および第
２の差動増幅回路のそれぞれの出力端子対は、第１の入
力信号に対する両差動増幅回路の出力が打ち消し合うよ
うに接続される。一方、入力端子対ＭＯ１，ＭＯ２に入
力される第２の入力信号は、トランジスタＱ５，Ｑ６か
らなる第３の差動増幅回路によって増幅され、トランジ
スタＱ５，Ｑ６のコレクタ電流の変化に変換される。

【０００３】第１および第２の差動増幅回路の共通エミ
ッタ端子には、トランジスタＱ５，Ｑ６のコレクタが接
続されているため、第１および第２の差動増幅回路の利
得はトランジスタＱ５，Ｑ５のコレクタ電流に比例す
る。これにより、第１および第２の差動増幅回路の共通
出力端子対ＯＰ１，ＯＰ２間に、第１および第２の入力
信号の電圧の積に比例した電圧、すなわち掛算出力が得
られる。

【０００４】このような掛算回路では、差動増幅回路の
非線形性のために、入力信号の電圧振幅が大きくなると
出力信号波形が歪むという問題がある。この問題を解決
するため、米国特許第４，９６５，５２８号に開示され
ているように、第３の差動増幅回路として２組の差動増
幅回路を組み合わせ、それぞれに適当な直流オフセット
を与えることによって線形範囲を広げる技術が提案され
ている。差動増幅回路の直流オフセットは、差動増幅回
路を構成する差動トランジスタ対のエミッタ面積比によ
って設定できる。

【０００５】また、第３の差動増幅回路として、３組以
上の差動増幅回路を組み合わせることによって、さらに
線形範囲を広げることも提案されている。この場合の差
動増幅回路への直流オフセットの付与や、各差動増幅回
路の電流の重み付けの仕方については、電気学会電子回
路研究会資料番号ＥＣＴ−９０−２０に記載されてい
る。

【０００６】ところが、この方法では第３の差動増幅回
路の数を増やすほどエミッタ面積の大きなトランジスタ
が必要となるため、トランジスタの寄生容量が増大し、
高い周波数での使用が困難になる。例えば第３の差動増
幅回路を構成する差動トランジスタ対のエミッタ面積比
を１：４とすれば、差動トランジスタ対のコレクタ・グ
ラウンド間の寄生容量の和は図１７の場合に比較して約
５倍となるので、第１の入力信号の周波数が高くなる
と、第１および第２の差動増幅回路のＣＭＲＲ（同相除
去比）が低下する。また、コレクタ・ベース間の寄生容
量を通しての入力端子対ＬＯ１，ＬＯ２から入力端子対
ＭＯ１，ＭＯ２への信号の回り込みが大きくなる。

【０００７】ＣＭＲＲの低下は、例えば掛算回路を送信
機の周波数変換器や変調器として用い、第１の入力信号
として局部発振信号、第２の入力信号として送信信号を
それぞれ与えた場合、送信出力側へのキャリアリークを
増大させる要因となる。入力端子対ＬＯ１，ＬＯ２から
入力端子対ＭＯ１，ＭＯ２へ回り込む信号が増大する
と、例えば掛算回路を受信機の周波数変換器に用いた場
合、ＬＯ１，ＬＯ２に入力される局部発振信号がＭＯ
１，ＭＯ２から高周波増幅器等を通してアンテナから放
射される不要放射を増大させる結果となる。

【０００８】さらに、従来技術による線形範囲の拡大化
の手法は、第２の入力信号が入力される第３の差動増幅
回路側のみしか適用できず、第１および第２の差動増幅
回路の線形範囲の拡大は達成されないため、第１の入力
信号成分が歪み易いという問題があった。

【０００９】一方、周波数変換器や復調器のように、第
１、第２の入力信号の周波数と所望の出力信号の周波数
が比較的離れている場合、より簡単には図１７の掛算回
路の半分である図１８の構成の掛算回路がしばしば用い
られる。図１８において、入力端子対ＬＯ１，ＬＯ２と
入力端子Ｒｆには掛算すべき二つの入力信号が入力され
る。入力端子対ＬＯ１，ＬＯ２に入力される第１の入力
信号は、トランジスタＱ１１，Ｑ１２からなる差動増幅
回路によって増幅される。一方、入力端子Ｒｆに入力さ
れる第２の入力信号は、差動増幅回路のトランジスタＱ
１１，Ｑ１２の共通エミッタ端子にコレクタが接続され
たエミッタ接地トランジスタＱ１３によって増幅され
る。差動増幅回路の負荷回路に設けられた出力端子ＯＰ
から、掛算出力が得られる。

【００１０】図１８の掛算回路は、受信機の周波数変換
器や復調器として使用する場合、雑音指数が十分でない
う問題がある。この掛算回路で発生する雑音は、主にエ
ミッタ接地トランジスタＱ１３のベースの寄生抵抗の熱
雑音である。この熱雑音を小さくするには、エミッタ接
地トランジスタＱ１３のエミッタ面積を大きく（従って
ベース面積を大きく）すればよい。

【００１１】しかしながら、トランジスタＱ１３のエミ
ッタ面積を大きくすると、線形化を図った図１７の掛算
回路と同様に、差動増幅回路のＣＭＲＲの低下や、入力
端子対ＬＯ１，ＬＯ２から入力端子Ｒｆへの信号の回り
込みの増加という問題が生じる。特に、ダイレクトコン
バージョン方式の受信機では、受信周波数と局部発振周
波数がほぼ同じであるため、入力端子対ＬＯ１，ＬＯ２
に局部発振信号を入力し、入力端子Ｒｆに受信信号を入
力した場合、局部発振信号が入力端子Ｒｆを通して漏れ
出ることになり、大きな問題となる。

【００１２】

【発明が解決しようとする課題】上述したように、線形
範囲を拡大させた従来の図１７に示すような掛算回路で
は、トランジスタの寄生容量の増大により高い周波数領
域で差動増幅回路の同相除去比が低下するとともに、二
つの入力端子対間の信号の回り込みが増大するという問
題と、線形範囲の拡大が一方の入力信号に対してのみし
かなされず、他方の入力信号に与えられる歪が十分に抑
圧されないという問題があった。

【００１３】さらに、図１８に示すように簡易化した掛
算回路においても、雑音指数を良好にするためにエミッ
タ面積の大きいエミッタ接地トランジスタを用いると、
同様に差動増幅回路の高周波領域での同相除去比の低下
や、入力端子間の信号の回り込みの増大という問題があ
った。

【００１４】本発明の目的は、トランジスタの寄生容量
による高周波側での同相除去比の低下を防止できるとと
もに、入力端子間の回り込みを少なくできる掛算回路を
提供することにある。本発明の他の目的は、両方の入力
信号に対して差動増幅回路の線形範囲を拡大させて低歪
化を達成できる掛算回路を提供することにある。

【００１５】

【課題を解決するための手段】上述した課題を解決する
ため、本発明は第１の入力信号の増幅部と第２の入力信
号の増幅部の間に、ベース接地トランジスタを挿入する
ことを基本とする。

【００１６】すなわち、例えば線形化を図った掛算回路
においては、第１の入力信号を増幅する第１および第２
の差動増幅回路の共通エミッタ端子と、第２の入力信号
を増幅する複数の第３の差動増幅回路の出力端子対との
間に、それぞれベース接地トランジスタを挿入する。よ
り具体的には、第１の入力信号を入力とし、出力端子対
と共通エミッタ端子をそれぞれ有する第１および第２の
差動増幅回路と、第１および第２の差動増幅回路の出力
端子対を第１の入力信号に対する第１および第２の差動
増幅回路の出力が互いに打ち消されるように接続すると
共に、第１および第２の差動増幅回路の出力の差を出力
信号として取り出す出力手段と、ベースが交流的に接地
され、コレクタが第１および第２の差動増幅回路のそれ
ぞれの共通エミッタ端子に接続された第１および第２の
ベース接地トランジスタと、第２の入力信号を入力と
し、それぞれの出力端子対が第１および第２のベース接
地トランジスタのエミッタに共通に接続され、所定の直
流オフセットが付与された複数の第３の差動増幅回路と
を有する。

【００１７】第１および第２の差動増幅回路はそれぞれ
複数個ずつ設けられていてもよく、その場合は第１およ
び第２のベース接地トランジスタもそれぞれ複数個ずつ
設けられる。これにより第１および第２の差動増幅回路
にも直流オフセットを付与した構成をとることが可能と
なる。

【００１８】さらに、本発明は第１の入力信号を差動増
幅回路で増幅し、第２の入力信号をエミッタ接地トラン
ジスタで増幅する掛算回路において、差動増幅回路の共
通エミッタ端子とエミッタ接地トランジスタのコレクタ
の間にベース接地トランジスタを挿入する。より具体的
には、第１の入力信号を入力とし、出力端子対と共通エ
ミッタ端子を有する差動増幅回路と、この差動増幅回路
の出力端子対の少なくとも一方の出力端子に接続される
負荷回路と、第２の入力信号をベースへの入力とするエ
ミッタ接地トランジスタと、ベースが交流的に接地さ
れ、コレクタが前記差動増幅回路の共通エミッタ端子に
接続され、エミッタが前記エミッタ接地トランジスタの
コレクタに接続された該エミッタ接地トランジスタより
も小さいエミッタ面積を有するベース接地トランジスタ
とを有する。

【００１９】

【作用】第１および第２の差動増幅回路の共通エミッタ
端子と複数の第３の差動増幅回路の出力端子対との間
に、第１および第２のベース接地トランジスタを挿入す
ると、これらのベース接地トランジスタのエミッタ面積
を第３の差動増幅回路に使用されるトランジスタの最大
のエミッタ面積より小さくすることによって、第１およ
び第２の差動増幅回路の共通エミッタ端子から第３の差
動増幅回路の出力端子対側を見たインピーダンスは、こ
れらのベース接地トランジスタがない場合より大きくな
る。

【００２０】これによって第３の差動増幅回路の一部の
トランジスタを直流オフセットを付与するためにエミッ
タ面積を大きくしても、そのトランジスタの大きな寄生
容量による第１および第２の差動増幅回路の同相除去比
の低下が防止され、また第１の入力端子対側から第２の
入力端子対側への信号の回り込みが少なくなる。

【００２１】さらに、第１および第２のベース接地トラ
ンジスタをそれぞれ複数個設けるとともに、第１および
第２の差動増幅回路もそれぞれ複数個設けることで、第
１および第２の差動増幅回路にも直流オフセットを付与
するようにすれば、第１の入力信号のみでなく第２の入
力信号に対しても線形範囲が拡大され、掛算回路全体と
して更に低歪化が達成される。

【００２２】また、第１の入力信号を増幅する差動増幅
回路の共通エミッタ端子と、第２の入力信号を増幅する
エミッタ接地トランジスタのコレクタの間にベース接地
トランジスタを挿入すると、エミッタ接地トランジスタ
としてベースの寄生抵抗を小さくするなどの目的で面積
の大きいトランジスタを使用しても、上記と同様の原理
により差動増幅回路の同相除去比の低下が防止され、か
つ第１の入力端子対側から第２の入力端子側への信号の
回り込みが減少する。ベース接地トランジスタのベース
の寄生抵抗は大きいが、この寄生抵抗による熱雑音はエ
ミッタ接地トランジスタの出力インピーダンスによる負
帰還効果によって出力にはほとんど現れないので、エミ
ッタ接地トランジスタの面積を大きくできることと相ま
って、掛算回路の雑音指数が改善される。

【００２３】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の第１の実施例に係る掛算回路の
回路である。図１において、二つの入力端子対ＬＯ１，
ＬＯ２およびＭＯ１，ＭＯ２には掛算すべき二つの入力
信号が入力される。入力端子対ＬＯ１，ＬＯ２に入力さ
れる第１の入力信号は、トランジスタ１，２からなる第
１の差動増幅回路とトランジスタ３，４からなる第２の
差動増幅回路によって増幅される。第１の差動増幅回路
の出力端子対（トランジスタ１，２のコレクタ）と第２
の差動増幅回路の出力端子対（トランジスタ３，４のコ
レクタ）とは、第１の入力信号に対する両差動増幅回路
の出力が打ち消し合うように負荷抵抗９，１０の一端に
接続されると共に、掛算回路の出力端子対ＯＰ１，ＯＰ
２に接続されている。

【００２４】すなわち、第１の差動増幅回路において
は、入力端子ＬＯ１にベースが接続されているトランジ
スタ１のコレクタが負荷抵抗９および出力端子ＯＰ１に
接続され、入力端子ＬＯ２に接続されたベースが接続さ
れているトランジスタ２のコレクタが負荷抵抗１０およ
び出力端子ＯＰ２に接続されているのに対して、第２の
差動増幅回路においては逆に、入力端子ＬＯ１にベース
が接続されているトランジスタ３のコレクタが負荷抵抗
１０および出力端子ＯＰ２に接続され、入力端子ＬＯ２
にベースが接続されているトランジスタ４のコレクタが
負荷抵抗９および出力端子ＯＰ１に接続されている。な
お、負荷抵抗９，１０の他端は電源Ｖｃｃに接続されて
いる。

【００２５】第１の差動増幅回路におけるトランジスタ
１，２の共通エミッタ端子および第２の差動増幅回路に
おけるトランジスタ３，４の共通エミッタ端子には、そ
れぞれベースが交流的に接地された第１および第２のベ
ース接地トランジスタ１３，１４のコレクタが接続され
ている。

【００２６】一方、入力端子対ＭＯ１，ＭＯ２に入力さ
れる第２の入力信号は、トランジスタ５，７およびトラ
ンジスタ６，８からなる二つの第３の差動増幅回路によ
り増幅される。これら第３の差動増幅回路のそれぞれの
共通エミッタ端子は、定電流源１１，１２に接続されて
いる。

【００２７】第３の差動増幅回路の出力端子対は、ベー
ス接地トランジスタ１３，１４のエミッタに共通に接続
されている。すなわち、トランジスタ５，６のコレクタ
は第１のベース接地トランジスタ１３のエミッタに共通
接続され、トランジスタ７，８のコレクタは、第２のベ
ース接地トランジスタ１４に共通接続されている。

【００２８】第３の差動増幅回路をそれぞれ構成する二
つのトランジスタは、所定のエミッタ面積比を有し、こ
の例ではトランジスタ５，８に対してトランジスタ６，
７は約４倍のエミッタ面積を有する。このようなエミッ
タ面積比の設定によって、二つの第３の差動増幅回路は
入力端子対ＭＯ１，ＭＯ２からの第２の入力信号に対し
てそれぞれ直流オフセットが付与されることになるの
で、これらの差動増幅回路の出力を合成することによ
り、第３の差動増幅回路の線形範囲が拡大される。この
直流オフセットによる線形範囲の拡大の原理については
公知であり、ここでは詳細な説明を省略する。

【００２９】第１の入力信号を増幅する第１および第２
の差動増幅回路は、共通エミッタ端子がベース接地トラ
ンジスタ１３，１４を介して第３の差動増幅回路の出力
端子対に結合されているので、その利得は第２の入力信
号を増幅する第３の差動増幅回路のコレクタ電流に比例
する。従って、出力端子対ＯＰ１，ＯＰ２間から第１お
よび第２の入力信号の積に比例した電圧振幅の出力信号
が得られるので、図１の回路は掛算回路として動作す
る。

【００３０】ここで、ベース接地トランジスタ１３，１
４のエミッタ面積は、第３の差動増幅回路におけるトラ
ンジスタの最大のエミッタ面積（トランジスタ６，７の
エミッタ面積）より小さく、その寄生容量も小さい。ベ
ース接地トランジスタ１３，１４のエミッタ面積が第３
の差動増幅回路のトランジスタ５，８と等しく、トラン
ジスタ６，７のエミッタ面積がトランジスタ５，８のエ
ミッタ面積の約５倍とすれば、寄生容量は約１／５とな
る。このため高い周波数領域では、ベース接地トランジ
スタ１３，１４がなく第１および第２の差動増幅回路の
共通エミッタ端子と第３の差動増幅回路のコレクタが直
結されている従来の線形範囲が拡大されたものと比較し
て、第１および第２の差動増幅回路の共通エミッタ端子
より第３の差動増幅回路側を見たインピーダンスは高く
なる。従って、高い周波数での第１および第２の差動増
幅回路のＣＭＲＲ（同相除去比）が高くなる。

【００３１】この効果を計算機シミュレーションによっ
て確認した結果を図２に示す。この種の掛算回路では、
通常差動増幅回路の一方の入力端子を交流的に接地して
使用するので、図１において掛算回路で入力端子ＬＯ１
に正弦波入力を与え、入力端子ＬＯ２を交流的に接地し
たときの出力端子ＯＰ１におけるキャリアリークの周波
数特性を求め、図２に示した。図２において、曲線Ａは
図１の掛算回路のキャリアリーク、曲線Ｂは図１のベー
ス接地トランジスタ１３，１４を除去した掛算回路のキ
ャリアリーク、曲線Ｃは図８に示した従来の基本的な掛
算回路のキャリアリークをそれぞれ示している。

【００３２】入力端子対ＬＯ１，ＬＯ２間に差動成分の
みの信号を入力すると、キャリアリークは−１００ｄＢ
以下であったので、図２の曲線は同相成分によるキャリ
アリークを表わしていると考えられる。曲線Ａに示され
るように、図１の掛算回路はベース接地トランジスタ１
３，１４のない場合に比較して全周波数領域でキャリア
リークが少なく、特に低い周波数ではキャリアリークが
約３０ｄＢ、また図３の掛算回路に比較しても約８ｄＢ
少なくなっており、本発明によるＣＭＲＲの改善効果は
明らかである。

【００３３】従って、この掛算回路を送信機の周波数変
換器や変調器として用い、第１の入力信号として局部発
振信号、第２の入力信号として送信信号を与えた場合、
送信出力側へのキャリアリークを減少させることができ
る。

【００３４】また、ベース接地トランジスタ１３，１４
におけるコレクタ電圧変動のエミッタ側への伝達量も小
さくなるので、トランジスタ５，６のコレクタにおける
電圧変化が小さくなり、それだけ入力端子ＬＯ１から入
力端子ＭＯ１側へのキャリアリークが少なくなる。

【００３５】従って、この掛算回路を受信機の周波数変
換器に用いて、入力端子対ＬＯ１，ＬＯ２間に局部発振
器からの局部発振信号を入力し、入力端子対ＭＯ１，Ｍ
Ｏ２間に受信信号を入力した場合、局部発振信号がＭＯ
１，ＭＯ２より漏れ出て高周波増幅器等を通してアンテ
ナから不要放射として放射される量を低減できる。

【００３６】図３は、この効果を計算機シミュレーショ
ンによって確認した結果を示したもので、入力端子対Ｌ
Ｏ１，ＬＯ２間に図２の場合と同様の入力を与えたとき
の、入力端子ＭＯ１側へのキャリアリークの周波数特性
である。図２において、曲線Ｄは図１の掛算回路のキャ
リアリーク、曲線Ｅは図１のベース接地トランジスタ１
３，１４を除去した掛算回路のキャリアリーク、曲線Ｆ
は図８に示した従来の基本的な掛算回路のキャリアリー
クをそれぞれ示している。曲線Ｄによれば、全周波数領
域で曲線Ｅ，Ｆよりキャリアリークが低くなっている。
特に、低い周波数では図１の掛算回路のキャリアリーク
は図３の基本的な掛算回路のそれに対して４０ｄＢ少な
くなっており、本発明によるキャリアリークの低減効果
は明らかである。

【００３７】次に、本発明の他の実施例を説明する。図
４は、第２の実施例に係る掛算回路であり、第３の差動
増幅回路を４個組み合わせることで、線形範囲をさらに
拡大させている。トランジスタ２１と２５、２２と２
６、２３と２７、２４と２８の各差動トランジスタ対
と、これらの差動トランジスタ対のエミッタ共通端子に
それぞれ接続された定電流源３１〜３４で４個の第３の
差動増幅回路が構成されている。ここで、トランジスタ
２１，２８と、トランジスタ２２，２７と、トランジス
タ２３〜２６とのエミッタ面積比を例えば１３：２：１
と選ぶことにより、各差動増幅回路に直流オフセットが
与えられている。また、定電流源３１〜３４の電流比を
図中に示すように選ぶことにより、重み付けが行われて
いる。

【００３８】第３の差動増幅回路の個数は３個、あるい
は５個以上でもよく、必要とされる線形範囲に応じてそ
の個数を選べばよい。図４の例に見られるように、差動
増幅回路の数を多くするほどエミッタ面積の大きいトラ
ンジスタを必要とし、それだけ寄生容量も大きくなるの
で、ベース接地トランジスタ１３，１４を設けることに
よる周波数特性の改善効果はより顕著となる。

【００３９】図５は、第３の実施例に係る掛算回路であ
り、第１および第２の差動増幅回路をそれぞれ２個ずつ
設け、かつ第１および第２のベース接地トランジスタも
２個ずつ設けている。すなわち、差動トランジスタ対４
１，４３と、差動トランジスタ対４２，４４が第１の差
動増幅回路を構成し、差動トランジスタ対４５，４７と
差動トランジスタ対４６，４８が第２の差動増幅回路を
構成している。トランジスタ４１，４４，４５，４８と
トランジスタ４２，４３，４６，４７のエミッタ面積比
が例えば４：１に選ばれることにより、第１および第２
の差動増幅回路に直流オフセットが付与されている。

【００４０】第１の差動増幅回路の二つのエミッタ共通
端子は第１のベース接地トランジスタ５８，５９のコレ
クタに接続され、第２の差動増幅回路の二つのエミッタ
共通端子は第２のベース接地トランジスタ６０，６１の
コレクタに接続されている。一方、トランジスタ４９〜
５４と定電流源５５〜５７とで３個の第３の差動増幅回
路が構成されている。これら第３の差動増幅回路の共通
出力端子対の一方の端子（トランジスタ４９〜５１の共
通コレクタ端子）に第１のベース接地トランジスタ５
８，５９のエミッタが共通に接続され、また共通出力端
子対の他方の端子（トランジスタ５２〜５４の共通コレ
クタ端子）に、第２のベース接地トランジスタ６０，６
１のエミッタが共通接続されている。

【００４１】このように本実施例では、第１および第２
のベース接地トランジスタを複数個設けることにより、
第１および第２の差動増幅回路をそれぞれ複数個設け、
直流オフセットを与えることができるので、入力端子対
ＬＯ１，ＬＯ２に与えられるの第１の入力信号に対して
も線形範囲を拡大できる。従って、本実施例の掛算回路
は例えば両方の入力信号が情報信号であって、両入力に
対して広い周波数範囲にわたり線形性が要求されるよう
な用途に適している。

【００４２】図６は、第４の実施例に係る掛算回路であ
り、トランジスタ７１〜８２で構成されるそれぞれ３個
の第１および第２の差動増幅回路と、それぞれ３個の第
３および第４のベース接地トランジスタ９１〜９３およ
び９４〜９６が設けられている。第３の差動増幅回路
は、トランジスタ８３〜８８と定電流源９７〜９９で構
成されている。

【００４３】この実施例では、例えば第１および第２の
差動増幅回路におけるトランジスタ７１，７６，７７，
８２とトランジスタ７２〜７５，７８〜８１とのエミッ
タ面積比を８：１とし、ベース接地トランジスタ９１，
９３，９４，９６とべース接地トランジスタ９２，９５
とのエミッタ面積比を３：２とすることにより、第１お
よび第２の差動増幅回路に直流オフセットを持たせると
共に、ベース接地トランジスタにエミッタ面積に比例し
たコレクタ電流が流れるために第１および第２の差動増
幅回路にエミッタ電流の分配比の重み付けを行うことが
できる。

【００４４】なお、第３の差動増幅回路においては、ト
ランジスタ８３，８８とトランジスタ８４〜８７とのエ
ミッタ面積比が例えば８：１に選ばれ、かつ定電流源９
７〜９９の電流比が図中に示すように選定されることに
より、直流オフセットの付与と重み付けが行われてい
る。

【００４５】また、この実施例による重み付けの方式を
用いると、掛算回路全体をｎｐｎ型およびｐｎｐ型のい
ずれか一方のタイプのトランジスタのみで構成すること
が可能である。通常、集積回路ではｎｐｎトランジスタ
の方がｐｎｐトランジスタより周波数特性が良好である
ため、この実施例のようにｎｐｎトランジスタのみで構
成できることは、掛算回路の周波数特性を向上させる上
で有利である。

【００４６】図７は、第５の実施例に係る掛算回路であ
り、図６における第１および第２の差動増幅回路の各エ
ミッタ共通端子と重み付け用ベース接地トランジスタ９
１〜９６との間に、エミッタ面積が小さいベース接地ト
ランジスタ１０５〜１１０を挿入している。従って、こ
の実施例によると図６の実施例の利点に加えて、重み付
け用ベース接地トランジスタ９１〜９６にエミッタ面積
の大きく寄生容量の大きいトランジスタが含まれること
によるＣＭＲＲの劣化を抑制できるという効果が得られ
る。なお、この実施例では第３の差動増幅回路はトラン
ジスタ１０１〜１０４と定電流源１１１，１１２で構成
され、トランジスタ１０１，１０４とトランジスタ１０
２，１０３とのエミッタ面積比は例えば４：１であり、
また定電流源１１１，１１２の電流比は図示のような値
に選定されている。

【００４７】図８〜図１２は、上述した第１〜第５の実
施例を変形した実施例に係る掛算回路であり、入力端子
対ＬＯ１，ＬＯ２、入力端子対ＬＯ３，ＬＯ４および入
力端子対ＭＯ１，ＭＯ２には入力信号と共に適当な直流
バイアス電位が与えられ、またベース接地トランジスタ
のベース端子ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４は適当な
直流バイアス電位が与えられると共に、交流的に接地さ
れる。このようにしても、先の実施例と同様の動作が得
られることはいうまでもない。

【００４８】以上の実施例では、第１の入力信号および
第２の入力信号をいずれも差動増幅回路に入力したが、
第１の入力信号を差動増幅回路に入力し、第２の入力信
号をエミッタ接地増幅回路に入力してもよい。その実施
例を以下に説明する。

【００４９】図１４は、第６の実施例に係る掛算回路で
あり、入力端子対ＬＯ１，ＬＯ２には第１の入力信号が
入力され、もう一つの入力端子Ｒｆには第２の入力信号
が入力される。入力端子対ＬＯ１，ＬＯ２に入力される
第１の入力信号は、トランジスタ２０１，２０２からな
る差動増幅回路によって増幅される。この差動増幅回路
の出力端子対（トランジスタ２０１，２０２のコレク
タ）は、負荷回路２０３を介して電源Ｖｃｃに接続され
ている。負荷回路２０３は、この例ではトランジスタ２
０４，２０５からなるカレントミラー回路によって構成
され、トランジスタ２０５のコレクタが出力端子ＯＰに
接続されている。

【００５０】一方、入力端子Ｒｆに入力される第２の入
力信号は、エミッタ接地トランジスタ２０７によって増
幅される。このトランジスタ２０７のベースは入力端子
Ｒｆに接続され、エミッタは接地されている。

【００５１】差動増幅回路におけるトランジスタ２０
１，２０２の共通エミッタ端子には、ベース接地トラン
ジスタ２０６のコレクタが接続され、このトランジスタ
２０６のエミッタはエミッタ接地トランジスタ２０７の
コレクタに接続されている。また、このベース接地トラ
ンジスタ２０６のベース端子ＶＢは、適当な直流バイア
ス電位が与えられると共に、交流的に接地されている。

【００５２】第１の入力信号を増幅する差動増幅回路の
共通エミッタ端子は、ベース接地トランジスタ２０６を
介して、第２の入力信号を増幅するエミッタ接地トラン
ジスタ２０７のコレクタに結合されているので、差動増
幅回路の利得はトランジスタ２０７のコレクタ電流に比
例する。従って、出力端子ＯＰから第１および第２の入
力信号の積に比例した出力信号が得られるので、図１３
の回路は掛算回路として動作する。

【００５３】この掛算回路を微弱な信号を受信復調する
ような受信機の周波数変換器や復調器として使用する場
合、雑音指数を極力小さくするために、エミッタ接地ト
ランジスタ２０７のベース寄生抵抗が発生する熱雑音を
小さくする必要がある。このために、エミッタ接地トラ
ンジスタ２０７にはベース寄生抵抗の小さい、すなわち
エミッタ面積の比較的大きなトランジスタが使用され
る。一方、ベース接地トランジスタ２０６はエミッタ接
地トランジスタ２０７よりもエミッタ面積の小さいトラ
ンジスタが使用される。例えばトランジスタ２０６と２
０７とのエミッタ面積比は、１：４に選ばれる。

【００５４】従って、トランジスタ２０６の寄生容量は
トランジスタ２０７のそれより小さいので、差動増幅回
路の共通エミッタ端子よりエミッタ接地トランジスタ２
０７のコレクタ側を見たインピーダンスは、ベース接地
トランジスタ２０６がない従来の掛算回路（例えば図１
８）に比較して高くなる。これにより、エミッタ接地ト
ランジスタ２０７にエミッタ面積の大きいトランジスタ
を使用することによるＣＭＲＲの低下や、入力端子対Ｌ
Ｏ１，ＬＯ２への入力信号の入力端子Ｒｆ側への回り込
みが減少する。

【００５５】図１４は、第７の実施例に係る掛算回路で
あり、第１の入力信号を増幅する差動増幅回路を３個設
け、かつベース接地トランジスタも３個設けている。す
なわち、第１の差動トランジスタ対３０１，３０４と、
第２の差動トランジスタ対３０２，３０５および第３の
差動トランジスタ対３０３，３０６がそれぞれ差動増幅
回路を構成している。これらの差動増幅回路の各々の出
力端子対は、共通の負荷回路３０７に接続される。負荷
回路３０７には出力端子ＯＰが設けられる。

【００５６】３個の差動増幅回路のそれぞれの共通エミ
ッタ端子は、それぞれベース接地トランジスタ３０８，
３０９，３１０のコレクタに接続され、トランジスタ３
０８のエミッタはエミッタ接地トランジスタ３１１のコ
レクタに接続されている。また、ベース接地トランジス
タ３０８，３０９，３１０の共通ベース端子ＶＢは、適
当な直流バイアス電位が与えられると共に、交流的に接
地されている。

【００５７】この実施例では、差動増幅回路を構成する
トランジスタ３０１，３０６とトランジスタ３０２，３
０３，３０４，３０５とのエミッタ面積比を例えば４：
１とし、トランジスタ３０８，３０９，３１０のエミッ
タ面積比を例えば３：２：３とすることにより、差動増
幅回路に直流オフセットを付与すると共に、差動増幅回
路の各々の共通エミッタ端子に流れる電流の分配比に重
み付けを行う。これにより、入力端子対ＬＯ１，ＬＯ２
に入力される第１の入力信号に対する線形化が達成され
る。従って、この掛算回路を例えば受信機の周波数変換
器（ミキサ）として使用し、入力端子対ＬＯ１，ＬＯ２
に局部発振信号、入力端子Ｒｆに高周波入力信号を入力
した場合、局部発振信号の高調波を少なくできる。この
結果、高周波入力信号に含まれる妨害波や雑音と、局部
発振信号との積が所望の出力周波数に重畳されて出力さ
れる量を減少させることができる。

【００５８】図１５は、第８の実施例に係る掛算回路で
あり、図１４における差動増幅回路の各エミッタ共通端
子と重み付け用ベース接地トランジスタ３０８〜３１０
（第２のベース接地トランジスタ）との間に、エミッタ
面積が小さいベース接地トランジスタ３１２〜３１４
（第１のベース接地トランジスタ）を挿入している。ト
ランジスタ３０８〜３１０の共通ベース端子ＶＢ１およ
びトランジスタ３１２〜３１４の共通ベース端子ＶＢ２
は、いずれも適当な直流バイアス電位が与えられると共
に、交流的に接地されている。

【００５９】従って、この実施例によると図１４の実施
例の利点に加えて、重み付け用ベース接地トランジスタ
３０８〜３１０にエミッタ面積が大きく寄生容量の大き
いトランジスタが含まれることによるＣＭＲＲの劣化
を、追加したベース接地トランジスタ３１２〜３１４に
よって抑制でき、入力端子対ＬＯ１，ＬＯ２に入力され
た信号が入力端子Ｒｆ側に回り込む量を減少させること
ができるという効果が得られる。

【００６０】図１６は、第９の実施例に係る掛算回路で
あり、ダイレクトコンバージョン方式の受信機における
直交復調器として用いる掛算回路に好適な例である。こ
の掛算回路は、図１３に示した掛算回路を単位掛算回路
として２個組み合わせたものであり、これら２個の単位
掛算回路で一つのエミッタ接地トランジスタを共有して
いる。

【００６１】図１６においては、２個の単位掛算回路に
対してそれぞれ入力端子対ＬＯ１，ＬＯ２およびＬＯ
３，ＬＯ４が設けられている。直交復調器の場合、これ
らの入力端子対ＬＯ１，ＬＯ２に入力される信号と入力
端子対ＬＯ３，ＬＯ４に入力される信号は、互いに９０
°位相をずらせた局部発振信号である。もう一つの入力
端子Ｒｆには、復調されるべき信号、すなわち変調され
た信号が入力される。

【００６２】入力端子対ＬＯ１，ＬＯ２に入力される信
号は、トランジスタ４０１，４０２からなる差動増幅回
路によって増幅され、負荷回路４０５から出力端子ＯＰ
１１へ出力される。また、入力端子対ＬＯ３，ＬＯ４に
入力される信号は、トランジスタ４０３，４０４からな
る差動増幅回路によって増幅され、負荷回路４０６から
出力端子ＯＰ１２へ出力される。一方、入力端子Ｒｆに
入力される第２の入力信号は、エミッタ接地トランジス
タ４０９によって増幅される。このトランジスタ４０９
のベースは入力端子Ｒｆに接続され、エミッタは接地さ
れている。

【００６３】トランジスタ４０１，４０２の共通エミッ
タ端子およびトランジスタ４０３，４０４の共通エミッ
タ端子は、ベース接地トランジスタ４０７，４０８のコ
レクタにそれぞれ接続され、トランジスタ４０７，４０
８のエミッタはエミッタ接地トランジスタ４０７のコレ
クタに共通に接続されている。ベース接地トランジスタ
４０７，４０８の共通ベース端子ＶＢは、適当な直流バ
イアス電位が与えられると共に、交流的に接地されてい
る。

【００６４】互いに９０°位相のずれた局部発振信号を
それぞれ増幅する２つの差動増幅回路の各々共通エミッ
タ端子は、ベース接地トランジスタ４０７，４０８をそ
れぞれ介して、変調された信号を増幅するエミッタ接地
トランジスタ４０９のコレクタに結合されているので、
出力端子ＯＰ１１，ＯＰ１２から互いに９０°位相が異
なる復調出力、すなわち直交復調出力が得られる。

【００６５】この実施例において、ベース接地トランジ
スタ４０７，４０８は、寄生抵抗を減らすためにエミッ
タ面積を大きくしたエミッタ接地トランジスタ４０９の
寄生容量の影響を低減すると共に、エミッタ接地トラン
ジスタ４０９の出力電流（コレクタ電流）を２個差動増
幅回路に分配する役割を果たす。

【００６６】直交復調器は、位相誤差と変換利得誤差を
小さくすることが重要である。従来の一般的な直交復調
器では、復調されるべき変調された信号を２分配した
後、位相が互いに９０°ずれた局部発振信号が供給され
た独立した２つの掛算回路にそれぞれ入力される。これ
に対して、図１６の掛算回路を用いた直交復調器では、
変調された信号は２つの掛算回路に共通のエミッタ接地
トランジスタ４０９のベースに入力され、分配と同時に
局部発振信号との掛算（直交復調）が行われる。従っ
て、図１６の掛算回路を用いてた直交復調器は、上述し
た従来の直交復調器に比較して、変調された信号が通過
する素子の数が少ないため、それだけ誤差要因が少なく
なり、位相誤差および変換利得誤差を低減することがで
きる。

【００６７】なお、図１６の実施例では基本となる２組
の単位掛算回路として図１３の掛算回路を用いたが、図
１４または図１５に示した掛算回路を用いてよい。ま
た、３個あるいはそれ以上の数の単位掛算回路を、エミ
ッタ接地トランジスタを共有して組み合わせることも可
能である。

【００６８】

【発明の効果】本発明によれば、高い周波数での同相除
去比の低下と、掛算されるべき２つの信号が入力される
入力端子間の信号の回り込みが少なく、また線形範囲が
広く歪みの小さい掛算回路を提供することができる。

【００６９】従って、この掛算回路を例えば送信機に用
いればキャリアリークが少なく歪みの小さい送信出力が
得られる。また、この掛算回路を受信機に用いた場合は
低雑音でダイナミックレンジが広く、かつ局部発振信号
がアンテナ系に漏れ出ることによる不要放射を少なくす
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る掛算回路の回路図

【図２】図１の掛算回路の出力端子におけるキャリアリ
ークの周波数特性を示す図

【図３】図１の掛算回路の入力端子におけるキャリアリ
ークの周波数特性を示す図

【図４】本発明の第２の実施例に係る掛算回路の回路図

【図５】本発明の第３の実施例に係る掛算回路の回路図

【図６】本発明の第４の実施例に係る掛算回路の回路図

【図７】本発明の第５の実施例に係る掛算回路の回路図

【図８】第１の実施例の変形例を示す回路図

【図９】第２の実施例の変形例を示す回路図

【図１０】第３の実施例の変形例を示す回路図

【図１１】第４の実施例の変形例を示す回路図

【図１２】第５の実施例の変形例を示す回路図

【図１３】本発明の第６の実施例に係る掛算回路の回路
図

【図１４】本発明の第７の実施例に係る掛算回路の回路
図

【図１５】本発明の第８の実施例に係る掛算回路の回路
図

【図１６】本発明の第９の実施例に係る掛算回路の回路
図

【図１７】従来の掛算回路の回路図

【図１８】従来の掛算回路の回路図

【符号の説明】

ＬＯ１，ＬＯ２…第１の入力端子対 ＭＯ１，ＭＯ２…第２の入力端子対 Ｒｆ…第２の入力端子 ＯＰ１，ＯＰ２…出力端子対 ＯＰ…出力端子 １，２，４１〜４４，７１〜７６…第１の差動増幅回路
のトランジスタ ３，４，４５〜４８，７７〜８２…第２の差動増幅回路
のトランジスタ ９，１０…負荷抵抗 ５〜８，２１〜２８，４９〜５４，８３〜８８，１０１
〜１０４…第３の差動増幅回路のトランジスタ １３，５８，５９，１０５〜１０７…第１のベース接地
トランジスタ １４，６０，６１，１０８〜１１０…第２のベース接地
トランジスタ ９１〜９３…第３のベース接地トランジスタ ９４〜９６…第４のベース接地トランジスタ ２０１〜２０２，３０１〜３０６，４０１〜４０４…差
動増幅回路のトランジスタ ２０６，３０８〜３１０，３１２〜３１４，４０７〜４
０８…ベース接地トランジスタ ２０７，３１１，４０９…エミッタ接地トランジスタ ２０３，３０７，４０５，４０６…負荷回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03D 7/14 G06G 7/16 - 7/154 H03D 1/22 H03F 3/45

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子をそれぞれ有する第１および第２の差
   動増幅回路と、 第１および第２の差動増幅回路の出力端子対を第１の入
   力信号に対する第１および第２の差動増幅回路の出力が
   互いに打ち消されるように接続すると共に、第１および
   第２の差動増幅回路の出力の差を出力信号として取り出
   す出力手段と、 ベースが交流的に接地され、コレクタが第１および第２
   の差動増幅回路のそれぞれの共通エミッタ端子に接続さ
   れた第１および第２のベース接地トランジスタと、 第２の入力信号を入力とし、それぞれの出力端子対が第
   １および第２のベース接地トランジスタのエミッタに共
   通に接続され、所定の直流オフセットが付与された複数
   の第３の差動増幅回路とを具備すること特徴とする掛算
   回路。
2. 【請求項２】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子をそれぞれ有する所定の直流オフセッ
   トが付与された複数の第１および第２の差動増幅回路
   と、 第１の差動増幅回路の出力端子対と第２の差動増幅回路
   の出力端子対とを第１の入力信号に対する第１の差動増
   幅回路の出力と第２の差動増幅回路の出力が互いに打ち
   消されるように接続すると共に、第１および第２の差動
   増幅回路の出力の差を出力信号として取り出す出力手段
   と、 ベースが交流的に接地され、コレクタが複数の第１の差
   動増幅回路のそれぞれの共通エミッタ端子に接続され、
   エミッタが共通接続された複数の第１のベース接地トラ
   ンジスタと、 ベースが交流的に接地され、コレクタが複数の第２の差
   動増幅回路のそれぞれの共通エミッタ端子に接続され、
   エミッタが共通接続された複数の第２のベース接地トラ
   ンジスタと、 第２の入力信号を入力とし、第１および第２のベース接
   地トランジスタのそれぞれの共通エミッタ端子にそれぞ
   れの出力端子対が共通に接続され、所定の直流オフセッ
   トが付与された複数の第３の差動増幅回路とを具備する
   ことを特徴とする掛算回路。
3. 【請求項３】第１および第２のベース接地トランジスタ
   は、エミッタ面積が第３の差動増幅回路に用いられるト
   ランジスタの最大のエミッタ面積より小さいことを特徴
   とする請求項１または２記載の掛算回路。
4. 【請求項４】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子をそれぞれ有する所定の直流オフセッ
   トが付与された複数の第１および第２の差動増幅回路
   と、 第１の差動増幅回路の出力端子対と第２の差動増幅回路
   の出力端子対とを第１の入力信号に対する第１の差動増
   幅回路の出力と第２の差動増幅回路の出力が互いに打ち
   消されるように接続すると共に、第１および第２の差動
   増幅回路の出力の差を出力信号として取り出す出力手段
   と、 ベースが交流的に接地され、コレクタが複数の第１の差
   動増幅回路のそれぞれの共通エミッタ端子に接続され、
   エミッタが共通接続された所定のエミッタ面積比を有す
   る複数の第１のベース接地トランジスタと、 ベースが交流的に接地され、コレクタが複数の第２の差
   動増幅回路のそれぞれの共通エミッタ端子に接続され、
   エミッタが共通接続された所定のエミッタ面積比を有す
   る複数の第２のベース接地トランジスタと、 第２の入力信号を入力とし、第１および第２のベース接
   地トランジスタのそれぞれの共通エミッタ端子にそれぞ
   れの出力端子対が共通に接続され、所定の直流オフセッ
   トが付与された複数の第３の差動増幅回路とを具備する
   ことを特徴とする掛算回路。
5. 【請求項５】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子をそれぞれ有する所定の直流オフセッ
   トが付与された複数の第１および第２の差動増幅回路
   と、 第１の差動増幅回路の出力端子対と第２の差動増幅回路
   の出力端子対とを第１の入力信号に対する第１の差動増
   幅回路の出力と第２の差動増幅回路の出力が互いに打ち
   消されるように接続すると共に、第１および第２の差動
   増幅回路の出力の差を出力信号として取り出す出力手段
   と、 ベースが交流的に接地され、コレクタが複数の第１の差
   動増幅回路のそれぞれの共通エミッタ端子に接続された
   複数の第１のベース接地トランジスタと、 ベースが交流的に接地され、コレクタが複数の第２の差
   動増幅回路のそれぞれの共通エミッタ端子に接続された
   複数の第２のベース接地トランジスタと、 ベースが交流的に接地され、コレクタが第１のベース接
   地トランジスタのそれぞれのエミッタに接続され、エミ
   ッタが共通接続された所定のエミッタ面積比を有する複
   数の第３のベース接地トランジスタと、 ベースが交流的に接地され、コレクタが第２のベース接
   地トランジスタのそれぞれのエミッタに接続され、エミ
   ッタが共通接続された所定のエミッタ面積比を有する複
   数の第４のベース接地トランジスタと、 第２の入力信号を入力とし、第１および第２のベース接
   地トランジスタのそれぞれの共通エミッタ端子にそれぞ
   れの出力端子対が共通に接続され、所定の直流オフセッ
   トが付与された複数の第３の差動増幅回路とを具備する
   ことを特徴とする掛算回路。
6. 【請求項６】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子を有する差動増幅回路と、 この差動増幅回路の出力端子対の少なくとも一方の出力
   端子に接続される負荷回路と、 第２の入力信号をベースへの入力とするエミッタ接地ト
   ランジスタと、 ベースが交流的に接地され、コレクタが前記差動増幅回
   路の共通エミッタ端子に接続され、エミッタが前記エミ
   ッタ接地トランジスタのコレクタに接続された該エミッ
   タ接地トランジスタよりも小さいエミッタ面積を有する
   ベース接地トランジスタとを具備することを特徴とする
   掛算回路。
7. 【請求項７】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子を有する所定の直流オフセットが付与
   された複数の差動増幅回路と、 この差動増幅回路の出力端子対の少なくとも一方の出力
   端子に接続される負荷回路と、 第２の入力信号をベースへの入力とするエミッタ接地ト
   ランジスタと、 ベースが交流的に接地され、コレクタが前記複数の差動
   増幅回路のそれぞれの共通エミッタ端子に接続され、エ
   ミッタが前記エミッタ接地トランジスタのコレクタに接
   続された所定のエミッタ面積比を有する複数のベース接
   地トランジスタとを具備することを特徴とする掛算回
   路。
8. 【請求項８】第１の入力信号を入力とし、出力端子対と
   共通エミッタ端子を有する所定の直流オフセットが付与
   された複数の差動増幅回路と、 この差動増幅回路の出力端子対の少なくとも一方の出力
   端子に接続される負荷回路と、 第２の入力信号をベースへの入力とするエミッタ接地ト
   ランジスタと、 ベースが交流的に接地され、エミッタが前記エミッタ接
   地トランジスタのコレクタに共通に接続された所定のエ
   ミッタ面積比を有する複数の第１のベース接地トランジ
   スタと、 ベースが交流的に接地され、コレクタが前記複数の差動
   増幅回路のそれぞれの共通エミッタ端子に接続され、エ
   ミッタが前記複数の第１のベース接地トランジスタのそ
   れぞれのコレクタに接続された、エミッタ面積が第１の
   ベース接地トランジスタのうちで最小エミッタ面積のト
   ランジスタのそれと等しいかそれより小さい複数の第２
   のベース接地トランジスタとを具備することを特徴とす
   る掛算回路。
9. 【請求項９】請求項６、７または８に記載の掛算回路を
   単位掛算回路として、複数個の単位掛算回路を備え、こ
   れら複数の単位掛算回路で前記エミッタ接地トランジス
   タを共有したことを特徴とする掛算回路。