JP4075127B2 - 位相シフト回路 - Google Patents
位相シフト回路 Download PDFInfo
- Publication number
- JP4075127B2 JP4075127B2 JP09641998A JP9641998A JP4075127B2 JP 4075127 B2 JP4075127 B2 JP 4075127B2 JP 09641998 A JP09641998 A JP 09641998A JP 9641998 A JP9641998 A JP 9641998A JP 4075127 B2 JP4075127 B2 JP 4075127B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- transistor
- transistors
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、位相シフト回路に関し、さらに詳しくは、バイポーラ・トランジスタを用いて低電圧で相対的に任意の位相差をもつ信号を導出することが可能な位相シフト回路に関する。
【0002】
【従来の技術】
従来より、抵抗や容量等を用いて位相を可変する位相シフト回路構成は色々検討されているとともに多種の製品に用いられている。ところが電源電圧が高く5V以上も有ったため、バッファー回路からの出力信号である信号電圧をわざわざレベルシフトし、その後信号の位相を変えて出力していた。
図4に位相シフト回路100の従来例を示す。すなわち、図4に示されるように、差動入力信号+Vxと−Vxとが入力端子101,102にそれぞれ入力されて第1のバッファー回路105、第2のバッファー回路106に供給される。バッファー回路の1例としてバイポーラトランジスタICにおいてはエミッタ・フォロアー回路等がある。
【0003】
バッファー回路105,106からの出力信号は、例えば電圧信号として考慮すると、基準レベルの直流電圧が高いのでレベルシフトして直流電圧を下げる必要がある。そのため各バッファー回路105,106からの出力信号は信号の基準レベルを下げて次段のレベルシフト回路107,108に供給されている。
レベルシフトされた出力信号は抵抗109,容量110と抵抗111の直列接続された回路で構成された位相回路127に供給され、各素子の端子間で位相が可変する。抵抗109の両端子間に発生する位相がシフトした信号は次段の増幅器115に入力され、容量110の両端子間に発生した位相がシフトした信号は次段の増幅器116に供給され、さらに抵抗111の両端子間に発生した位相がシフトした信号は次段の増幅器117へと供給される。
【0004】
増幅器115の非反転出力信号と増幅器117の非反転出力信号が第1の加算器119に供給され加算されその結果出力信号T0が出力端子121へ導出される。一方増幅器115と117のそれぞれの反転出力端子からの出力信号は第2の加算器118に供給され、加算された結果出力信号T0が出力端子122へ導出される。
また増幅器116からの反転、非反転された出力信号T90は出力端子123,124へ導出される。
【0005】
出力端子121,122の両端子から取り出した一対の出力信号T0は入力信号に対して位相は変化するがここでは出力端子間に生ずる出力信号の位相差が重要であるので、入力信号との位相差については一応無視して考えることとする。
また増幅器116からの出力信号は出力端子123,124へ導出される。この出力端子123,124から取り出した一対の出力信号T90は入力信号に対してではなく、上述の出力端子121,122から取り出された一対の出力信号T0に対して所定量位相がシフトしている。
【0006】
しかしながら、従来の位相シフト回路は電源電圧が+5V等と高かったため、わざわざレベルシフト回路107,108が必要であった。例えばバッファー回路105,106をエミッタ・フォロアー回路とし、更にレベルシフト回路107,108にエミッタ・フォロアー回路を少なくとも1段設けた場合、電源電圧は3×VBE(ここで、VBEはトランジスタのベース・エミッタ間の順方向のバイアス電圧である。)は必要であり、信号振幅の大きさや電流源用電圧の変動を考慮すると、電源電圧は少なくとも2.7V以上は必要である。
更にレベルシフト回路での消費電力も余分に必要である。この様にレベルシフト回路が存在するとそのため、現在主流である消費電力の削減とそれに係る電源電圧を低下する要求に対しては従来の回路では対処出来なくなってきた。
【0007】
【発明が解決しようとする課題】
そこで、本発明は係る問題点に鑑みてなされたものであり、その課題は、従来の電圧レベルシフト回路をもちいた位相シフト回路に於いて、低電圧では動作出来ないという問題や、高周波領域では正確な位相差信号を取り出すことが出来ない等の問題を解消した低電圧で動作する位相シフト回路と、この位相シフト回路を用いた変調ならびに復調装置を提供することにある。
【0008】
【課題を解決するための手段】
上述した本発明の課題を解決するため本願の第1の発明に関し、入力信号が供給され入出力間の影響を減少させるバッファー回路と、前記バッファー回路の出力に接続され、該出力からの出力信号の位相を所定量シフトする第1と第2の素子で構成された位相回路と、前記第1の素子からの出力が第1と第2の差動増幅器を構成する第1、第2、第3と第4のトランジスタのそれぞれのベースに接続され、それぞれのコレクタ出力が合成され第5と第6のベース設置トランジスタのコレクタを介して信号が取り出される第1のカスコード型増幅器と、前記第2の素子からの出力が第3の差動増幅器を構成する第7と第8のトランジスタのベースに接続され、それぞれのコレクタ出力が第9と第10のベース接地トランジスタのコレクタを介して出力される第2のカスコード型増幅器と、前記第7と第8のトランジスタのコレクタと基準電位との間に接続された第1と第2の電流源と、を有し、前記第1と第2の電流源の電流量は、前記第1、第2と第3の差動増幅器を構成する各トランジスタの動作電流が等しくなるよう設定されることを特徴とする位相シフト回路。
【0013】
以上述べたことから、本発明によれば、バッファー回路を直接次段の位相回路に接続することにより、位相シフト回路全体の回路構成の電圧動作範囲を低くできる。また位相回路からの出力信号を増幅する回路をカスコード構成の増幅器としたため低周波数領域から高周波領域まで動作可能とした。
さらに位相回路からの位相差信号を増幅する増幅器の回路構成や動作条件を規定することにより位相差出力信号のレベルを合わせることができ、他の回路との接続が容易にできる。
また、本発明の位相シフト回路を変調装置や復調装置に用いると低電圧の回路やシステムを実現でき、低消費化が要求される携帯端末器等に有用である。
【0014】
【発明の実施の形態】
以下、本発明の具体的な実施の形態につき添付図面を参照して説明する。
【0015】
実施の形態例1
まず、図1を参照して本発明の低電圧で動作する位相シフト回路の実施の形態例1を説明する。図1は実施の形態例1の低電圧で動作する位相シフト回路を示す回路図である。なお以下に述べる実施の形態例では低電圧で動作する位相シフト回路の例としてバイポーラ・トランジスタで構成した回路で説明を行うが、MOS FETで構成した回路でもよく、更にはBiCMOS回路でも構成できるので、本発明はこれらの実施の形態例に限定されるものではない。
【0016】
入力端子1,2はそれぞれバッファー回路用トランジスタ11,12のベースに接続され、トランジスタ11のコレクタは電源端子+VBに、エミッタは定電流源20の一方の端子に接続されている。他方のトランジスタ12のコレクタは電源端子+VBにまたエミッタは定電流源27の一方の端子にそれぞれ接続されている。これらの定電流源20,27の他方の端子はそれぞれグランドに接地されている。
【0017】
トランジスタ11のエミッタと定電流源20の共通接続点と、トランジスタ12のエミッタと定電流源27の共通接続点との間にトランジスタ11側から、抵抗13,容量14と抵抗15とが直列に接続されている。この抵抗13,15と容量14は位相回路47を構成している。差動増幅器用トランジスタ31とトランジスタ32は差動型に構成され第1の差動増幅器(amp1)を形成し、トランジスタ31のベースはトランジスタ11のエミッタに接続されエミッタは定電流源21の一方の端子に、コレクタは負荷抵抗40の一方の端子にそれぞれ接続されている。また定電流源21の他方の端子はグランドに接地され、抵抗40の他方の端子は電源端子+VBに接続されている。
【0018】
差動型に構成された他方のトランジスタ32のベースは抵抗13と容量14の共通接続点に接続され、エミッタは定電流源22の一方の端子と、エミッタ抵抗37を介してトランジスタ31のエミッタへそれぞれ接続されている。さらに、コレクタは負荷抵抗41を介して電源端子+VBに接続され、定電流源22の他方の端子はグランドに接地されている。ここで定電流源21,22は同じ電流値Ioに設定してある。
【0019】
また、差動増幅器用トランジスタ33とトランジスタ34は差動型に構成されて第2の差動増幅器(amp2)を形成し、トランジスタ33のベースはトランジスタ32のベースと、抵抗13と容量14の共通接続点とに接続され、エミッタは定電流源23の一方の端子に、コレクタは出力端子6と負荷抵抗42を介して電源端子+VBにそれぞれ接続されている。また定電流源23の他方の端子はグランドに接地されている。
【0020】
差動型に構成された他方のトランジスタ34のベースは容量14と抵抗15の共通接続点に接続され、エミッタは定電流源24の一方の端子と、エミッタ抵抗38を介してトランジスタ33のエミッタへそれぞれ接続されている。さらに、コレクタは出力端子5と負荷抵抗43を介して電源端子+VBに接続され、定電流源24の他方の端子はグランドに接地されている。ここで定電流源23,24は同じ電流値2Ioに設定してある。
【0021】
さらに、差動増幅器用トランジスタ35とトランジスタ36は差動型に構成され第3の差動増幅器(amp3)を形成し、トランジスタ35のベースはトランジスタ34のベースと、容量14と抵抗15の共通接続点とに接続され、エミッタは定電流源25の一方の端子に、コレクタはトランジスタ31のコレクタと出力端子4にそれぞれ接続されている。また定電流源25の他方の端子はグランドに接地されている。
【0022】
差動型に構成された他方のトランジスタ36のベースはバッファー回路用トランジスタ12のエミッタに接続され、エミッタは定電流源26の一方の端子とエミッタ抵抗39を介してトランジスタ35のエミッタへそれぞれ接続されている。さらに、コレクタはトランジスタ32のコレクタと出力端子3に接続され、定電流源26の他方の端子はグランドに接地されている。ここで定電流源25,26は同じ電流値Ioに設定してある。
【0023】
次に実施の形態例1の低電圧で動作する位相シフト回路の回路動作を説明する。
入力信号+Vxと−Vx信号が入力端子1,2を介してバッファー回路用トランジスタ11,12のベースにそれぞれ入力され、バッファー回路の出力である上述のトランジスタ11,12の各エミッタからの出力信号が第1と第3の差動増幅器を構成する一方のトランジスタ31,36の各ベースに供給される。
【0024】
上記入力信号+Vxと−Vxは位相回路47を構成する直列接続された抵抗13,15と容量14との両端に供給され、各抵抗と容量の端子間に入力信号に対してそれぞれ位相が所定量シフトした信号が発生する。
位相回路47の位相シフト用抵抗13の両端に発生した信号を上述の差動増幅器用トランジスタ31,32のベースに供給し、また位相回路47の位相シフト用抵抗15の両端に発生した信号を上述の差動増幅器用トランジスタ35,36のベースに供給する。
【0025】
差動増幅器用トランジスタ31,32と35,36に入力された入力信号は、それぞれの差動増幅器のエミッタ抵抗37,39と負荷抵抗40,41の比で決まる値で増幅される。増幅されたトランジスタ31のコレクタからの出力信号とトランジスタ35のコレクタから取り出された増幅された信号とが互いに加算され、その結果が出力端子4から導出される。またこの信号とは逆位相で、トランジスタ32のコレクタからの増幅された出力信号とトランジスタ36のコレクタから取り出された増幅された信号とが互いに加算され、その結果が出力端子3から導出される。
【0026】
この出力端子3,4から取り出される一対の出力信号T0は入力信号に対して次の式で求められる。
±2× ( j× 2SCR / ( 2SCR× j+1))× Vx・・・(1)
ここで Vxは入力信号、Rは位相シフト用抵抗13,15
Cは位相シフト用容量14、Sは複素角周波数である。
【0027】
次に、位相回路47の位相シフト用容量14の両端で発生した入力信号に対して位相が所定量シフトした信号は差動増幅器用トランジスタ33,34のベースに供給され、エミッタ抵抗38と負荷抵抗42,43の比で決まる利得で増幅されコレクタから出力信号として取り出され、その結果出力端子5,6から導出される。
【0028】
この端子から、入力信号Vxにたいして位相を所定量シフトされて導出された一対の出力信号T90は次の式で求められる。
±( 2 / ( 2SCR × j +1 ) )× Vx・・・(2)
【0029】
一例として上述の式(1),(2)で2SCR = 1となるときの周波数帯域を取り扱うとすれば、それぞれの式は
± 2 j /( j + 1) ・・・(3)
± 2 / ( j + 1 ) ・・・(4)
となる。
【0030】
ここで上記式(3)と(4)を比較してみると明らかに、式(3)は式(4)に対して位相がそれぞれ90度進んでいることを示している。また出力端子3,4は各差動増幅器用トランジスタ31,32と35,36からの出力信号であり、そのトランジスタ31,32と35,36のコレクタ出力は位相が互いに180度異なっているから、式(3)からも明らかなように一対の出力信号T0の出力端子3,4間の位相差は180度である。
【0031】
さらに、出力端子5,6からの一対の出力信号T90は、差動増幅器の各トランジスタ33,34のコレクタから導出されていて互いに逆相信号である。このことは、式(4)をみると、明らかに出力端子5,6間の位相は互いに180度異なっていることを示している。
【0032】
またトランジスタ31のコレクタ出力信号の位相とトランジスタ33のコレクタ出力信号の位相は、位相回路47により90度異なるよう設定されている。
【0033】
従って、各出力端子3,4,5,6の位相に関して、例えば出力端子3を基準に0度とすると、位相シフト量がそれぞれ0度、180度、90度、270度となる出力信号が取り出される。
【0034】
この実施の形態例1で例えば、第2の差動増幅器(amp2)用トランジスタ33,34に流れる電流量をIoと、第1と第3の差動増幅器(amp1,amp3)用トランジスタ31,32,35,36に流れる電流をIoと設定すると、各差動増幅器間の電流配分が異なり、その結果入力、出力インピーダンスが異なる。そのためそれぞれの差動増幅器間の利得の関係は、正確に
第1の差動増幅器の利得+第3の差動増幅器の利得=第2の差動増幅器の利得 ・・・(5)
とはならない。
【0035】
そこで、第2の差動増幅器(amp2)用トランジスタ33,34の定電流源23,24の電流量をそれぞれ2Ioに設定することにより、上述の第(5)式はかなりの精度で成立する。
【0036】
完全に一致しない理由は下記の通りである。即ち、特に高周波領域、例えば100MHz以上になるとトランジスタの入力インピーダンスの虚数部に相当する容量成分がトランジスタのサイズと動作電流に依存することと、出力インピーダンスの虚数成分であるコレクタ容量の影響が現れることである。
この結果、異なる出力インピーダンスと負荷抵抗40,41,42,43とが並列に接続された総合負荷インピーダンスも増幅器間で違ってくる。一般に周波数が増加するに従い増幅器の利得は低下し、トランジスタのサイズに依存する出力容量の違いによる各差動増幅器の利得が減少し、利得のアンバランスの原因になる。コレクタ容量は各トランジスタの形状に関係した構造的なものと不純物濃度のプロファイル等にも依存するため厳密には同じものは作れない。
従って上述の式(5)は厳密に成立しない。
【0037】
しかしながら、低周波領域においてはトランジスタのコレクタ容量の影響が極めて少ないので、正確に式(5)が成立する。
【0038】
そこで、位相シフト回路10の出力端子3,4,5,6から導出される出力信号T0,T90の位相差を正確に0度、180度、90度、270度と設定するために、高周波領域においては特に、各トランジスタの平面的形状や縦構造に関係する不純物濃度を微調整する必要がある。
【0039】
以上述べたように、本実施の形態例1において、本位相シフト回路はバッファー回路を必要とせず低電圧で動作出来る。さらに差動増幅器の電流配分を規定することにより、位相差の異なる信号で、かつレベルの等しい信号を出力端子に導出でき、次段の回路との接続が容易となる。また位相シフトに影響する差動増幅器用トランジスタのサイズを調整できるので正確な位相差の出力信号を得ることもでき、特に高周波領域においては有用である。
【0040】
実施の形態例2
次に、図2を参照して本発明の低電圧で動作する位相シフト回路の実施の形態例2を説明する。図2は実施の形態例2の低電圧で動作する位相シフト回路を示す回路図である。本回路構成において、前述した実施の形態例1と同じ回路を構成する部分は同じ番号を付すこととする。
【0041】
この実施の形態例2の位相シフト回路50は、実施の形態例1の位相シフト回路を更に改善したものであり、特に増幅器の回路構成を変えている。以下具体的に説明する。
【0042】
入力端子1,2はそれぞれバッファー回路用トランジスタ11,12のベースに接続されトランジスタ11のコレクタは電源端子+VBに、エミッタは定電流源20の一方の端子に接続されている。他方のトランジスタ12のコレクタは電源端子+VBに、またエミッタは定電流源27の一方の端子にそれぞれ接続されている。これらの定電流源20,27の他方の端子はグランドに接地されている。
【0043】
トランジスタ11のエミッタと定電流源20の共通接続点と、トランジスタ12のエミッタと定電流源27の共通接続点との間にトランジスタ11側から、抵抗13,容量14と抵抗15とが直列に接続されている。この抵抗13,15と容量14は位相回路47を構成している。差動増幅器用トランジスタ31とトランジスタ32は差動型に構成され第4の差動増幅器(amp1A)を形成し、トランジスタ31のベースはトランジスタ11のエミッタに接続され、エミッタは定電流源21の一方の端子に、コレクタはベース接地トランジスタ51のエミッタにそれぞれ接続されている。また定電流源21の他方の端子はグランドに接地されている。ベース接地トランジスタ51のベースは電源55に接続され、コレクタは出力端子4と負荷抵抗40を介して電源端子+VBへ接続されている。
【0044】
差動型に構成された他方のトランジスタ32のベースは抵抗13と容量14の共通接続点に接続され、エミッタは定電流源22の一方の端子と、エミッタ抵抗37を介してトランジスタ31のエミッタへそれぞれ接続されている。さらに、コレクタはベース接地トランジスタ52のエミッタに接続されている。ベース接地トランジスタ52のベースは電源55に接続されており、コレクタは出力端子3と負荷抵抗41を介して電源端子+VBにそれぞれ接続されている。定電流源22の他方の端子はグランドに接地されている。ここで定電流源21,22は同じ電流値Ioに設定してある。
【0045】
また、差動増幅器用トランジスタ33とトランジスタ34は差動型に構成されて第5の差動増幅器(amp2A)を形成し、トランジスタ33のベースはトランジスタ32のベースと、抵抗13と容量14の共通接続点とに接続され、エミッタは定電流源23Aの一方の端子に、コレクタはベース接地トランジスタ53のエミッタと定電流源56の一方の端子に接続されている。また定電流源23Aと定電流源56の他方の端子はグランドに接地されている。ベース接地トランジスタ53のベースは電源55に接続されて、コレクタは出力端子6と負荷抵抗42を介して電源端子+VBに接続されている。
【0046】
差動型に構成された他方のトランジスタ34のベースは抵抗15と容量14の共通接続点に接続され、エミッタは定電流源24Aの一方の端子と、エミッタ抵抗38を介してトランジスタ33のエミッタへそれぞれ接続されている。さらに、コレクタは定電流源57の一方の端子とベース接地トランジスタ54のエミッタに接続されている。定電流源24A,57の他方の端子はグランドに接地されている。ここで定電流源23A,24A,56,57は同じ電流値Ioに設定してある。ベース接地トランジスタ54のベースは電源55に接続され、コレクタは出力端子5と負荷抵抗43を介して電源端子+VBにそれぞれ接続されている。
【0047】
さらに、差動増幅器用トランジスタ35とトランジスタ36は差動型に構成され第6の差動増幅器(amp3A)を形成し、トランジスタ35のベースはトランジスタ34のベースと、抵抗15と容量14の共通接続点とに接続され、エミッタは定電流源25の一方の端子に、コレクタはトランジスタ31のコレクタにそれぞれ接続されている。また定電流源25の他方の端子はグランドに接地されている。
【0048】
差動型に構成された他方のトランジスタ36のベースはトランジスタ12のエミッタに接続され、エミッタは定電流源26の一方の端子と、エミッタ抵抗39を介してトランジスタ35のエミッタへそれぞれ接続されている。さらに、コレクタはトランジスタ32のコレクタに接続され、定電流源26の他方の端子はグランドに接地されている。ここで定電流源25,26は同じ電流値Ioに設定してある。
【0049】
次に実施の形態例2の低電圧で動作する位相シフト回路の回路動作を説明する。
入力信号+Vxと−Vx信号が入力端子1,2を介してバッファー回路用トランジスタ11,12のベースにそれぞれ入力され、バッファー出力である上述のトランジスタ11,12の各エミッタからの出力信号がカスコード型の差動増幅器を構成する一方のトランジスタ31,36の各ベースに供給される。
【0050】
上記入力信号+Vxと−Vxは位相回路47を構成する直列接続された抵抗13,15と容量14とに供給され、各抵抗と容量の端子間に入力信号に対して位相が所定量シフトした信号が発生する。
位相シフト用抵抗13の両端に発生した信号を上述の第4の差動増幅器(amp1A)を構成するトランジスタの他方のトランジスタ32のベースに供給し、また位相シフト用抵抗15に発生した信号を上述の差動増幅器を構成するトランジスタの他方のトランジスタ35のベースに供給する。
【0051】
第1のカスコード型差動増幅器を構成する第4と第6の差動増幅器(amp1A,amp3A)用トランジスタ31,32と35,36に供給された入力信号は、それぞれの差動増幅器のエミッタ抵抗37,39と負荷抵抗40,41の比で決まる利得で増幅される。増幅されたトランジスタ31のコレクタからの出力信号とトランジスタ35のコレクタから取り出された出力信号とが互いに加算され、ベース接地トランジスタ51でさらに増幅され、その結果が出力端子4から導出される。またトランジスタ32のコレクタから取り出された増幅された出力信号とトランジスタ36のコレクタから取り出された増幅された出力信号とが互いに加算され、その加算信号がベース接地トランジスタ52へ供給され、増幅された信号がコレクタから取り出され出力端子3へと導出される
【0052】
次に、位相シフト用容量14の両端で発生した入力信号に対して所定量位相がシフトした信号は第2のカスコード増幅器を構成する差動増幅器(amp2A)用トランジスタ33,34のベースに供給され、エミッタ抵抗38と負荷抵抗42,43の比で決まる利得で増幅され各ベース接地トランジスタ53,54のコレクタから出力信号として取り出され、その結果所定量の位相がシフトした信号が出力端子5,6から導出される。
【0053】
出力端子3,4はカスコード型の差動増幅器用トランジスタ31,32、35,36とベース接地トランジスタ51,52からの出力信号であり、これらの差動増幅器の一部を構成するベース接地トランジスタ51,52の入出力特性の位相はそれぞれ同相で、コレクタ出力は位相が互いに180度異なっているから、出力端子の3,4から取り出される信号T0の位相差は180度である。
【0054】
さらに、出力端子5,6からの出力信号T90は、差動増幅器用トランジスタ33,34の各コレクタから導出されていて互いに反転信号が取り出されかつベース接地トランジスタ53,54の入力と出力間の信号の位相は同相であることから、互いに位相は180度異なっている。
【0055】
ここで用いた増幅器はカスコード構成になっていて、各差動増幅器用トランジスタ31,32,35,36と33,34の出力はベース接地トランジスタ51,52と53,54のエミッタにそれぞれ接続されている。そのため各トランジスタ31,32,35,36,33,34の出力インピーダンスは低くなり利得が小さくなる。その結果ミラー効果である帰還容量が減り、周波数特性が改善される。
【0056】
従って、各出力端子3,4,5,6の位相に関して、例えば出力端子3を基準にして0度とすれば、位相シフト量がそれぞれ0度、180度、90度、270度となる出力信号が取り出されることになる。
【0057】
この実施の形態例2で、各増幅器間の利得を合わせるため、例えば第5の差動増幅器(amp2A)用トランジスタ33,34に流れる電流量を2×Ioとし、第4と第6の差動増幅器(amp1A,amp3A)用トランジスタ31,32,35,36に流れる電流をIoと設定したとする。すると第5の増幅器(amp2A)用トランジスタ33,34の入力、出力インピーダンスは第4と第6差動増幅器(amp1A,amp3A)の出力インピーダンスを合計したものと異なってくる。そのためそれぞれの差動増幅器間の利得の関係は、正確に
第4の差動増幅器の利得+第6の差動増幅器の利得=第5の差動増幅器の利得 ・・・(6)
とはならない。
【0058】
そこで、本実施の形態例2では、第5の差動増幅器(amp2A)用トランジスタ33,34の定電流源23A,24Aの電流量をそれぞれIoに設定し、さらにトランジスタ33,34のコレクタに側路用定電流源56,57を設け、各差動増幅器を構成するトランジスタのサイズと動作電流を等しくすることにより、入力インピーダンスを全て同じにした。それぞれの出力インピーダンスはカスコード型の増幅器を構成するベース接地トランジスタ51,52,53,54のエミッタに接続されていて、そのインピーダンスが低いため利得には直接影響しない。従って、各増幅器の利得は上述の第(6)式にかなりの精度で近づく。
【0059】
上述した利得以外の位相について、位相シフト回路50の出力端子3,4,5,6から導出される出力信号T0,T90の位相差を正確に0度、180度、90度、270度と設定するために、高周波領域においては,特に各トランジスタの縦構造、面積や不純物濃度を微調整する必要がある。
【0060】
この調整方法を具体的に説明する。上記出力端子3,4,5,6から取り出す信号の位相調整方法として、差動増幅器用トランジスタ31,32,33,34,35,36のトランジスタ面積を変えて、ベースとエミッタ間の入力インピーダンスの虚数部分に相当する成分の容量を調整すればよい。一つの方法として、トランジスタ31,36のサイズとトランジスタ33,34のサイズとを変えることが考えられる。
【0061】
例えば、トランジスタ31,36のサイズを小さくすると、ベース・エミッタの入力容量が変更前より減少し、その結果位相回路47を構成する抵抗13,15と、グランド間に等価的に接続される容量値が減少する。これに対して、位相回路47を構成する容量14の両端とグランド間に等価的に接続されている容量は一定である。
【0062】
従って、位相回路用容量14の両端に発生する信号電圧に対して、抵抗13,15の両端に発生する信号電圧は位相が進むことになり、その結果各増幅器を介して出力される出力端子3,4,5,6からの出力信号間の位相に関して、T0がT90 に対して進むことになる。
【0063】
逆にトランジスタ31,36のサイズを大きくすると、ベース・エミッタの入力容量が変更前より増加しその結果、位相回路47を構成する抵抗13,15と、グランド間に等価的に接続される容量値が増加する。これに対して、位相回路47を構成する容量14の両端とグランド間に等価的に接続されている容量は一定である。
【0064】
従って、位相回路用の容量14の両端に発生する信号電圧に対して、抵抗13,15の両端に発生する信号電圧は位相が遅れることになり、その結果各増幅器を介して出力される出力端子3,4,5,6からの出力信号の位相に関して、T0がT90に対して遅れることになる。
【0065】
上記実施の形態例では、トランジスタ31,36のみのサイズを変えたが、この他にトランジスタ33,34のみのサイズを変えても位相の微調整ができる。
即ち、トランジスタ33,34の面積を小さくすると、位相回路47を構成する容量14の両端とグランド間に等価的に接続されているベース・エミッタ間の入力容量が減少する。その結果抵抗13,15に発生する信号電圧に対して、容量14の両端に発生する信号電圧は位相が進むことになる。
【0066】
更に他の位相調整方法として、差動増幅器用トランジスタ31,36対と33,34対のサイズを同時に変えて位相を微調整して、理想的な位相関係、上記例では0度、90度、180度、270度を導出することが出来る。
この他、トランジスタ32,35のサイズを変えて位相を変える方法もあるが、この場合、位相回路47を構成する抵抗13,15と容量14の各端子間で位相が変化するので、調整が上述の2例と比較して難しい。従って、トランジスタ32,35以外のトランジスタ31,33,34,36のサイズを可変する方が調整し易く現実的である。
【0067】
上記本発明の実施の形態例1または2においては、位相差出力を4つの場合について説明したが、更に位相回路47の位相可変素子を構成する、抵抗や容量の数を増やすことにより任意に位相差を設定できそれに伴い出力端子も増加できることから、出力端子を8個、16個、32個等当然増やせる。
従って本発明の技術思想は4個の位相差出力を導出する位相シフト回路に限定するものでなく、それ以上の位相差信号を出力する回路に応用できることは勿論である。
更に本実施の形態例1または2で示した回路構成は低電圧で動作すると共に、周波数特性も改善してあるので、特に半導体集積回路で構成するのに適している。
【0068】
実施の形態例3
本実施の形態例3は上述した実施の形態例1または2の位相シフト回路を用いて通信機器の変調装置を構成した例である。ただし本実施の形態例においては位相シフト回路の基本的な回路動作については説明が重複するため省略する。
図3は実施の形態例3のデジタル電話用変調装置の例であり、図面を参照しながら本発明を説明する。
【0069】
このI,Q変調装置70の例において、入力信号が供給される入力端子74,75が第1と第2の乗算器76,77に接続され、この乗算器76,77はさらに位相が異なる信号がそれぞれ供給される位相シフト回路73(10,50)の出力に接続されている。ここで掛け算された信号がそれぞれ加算器78へ供給されている。この加算器の出力は出力端子79へ接続されている。
乗算器76,77の具体的回路構成は、例えばバイポーラ・トランジスタのダブル・バランス・ミキサーであっても良い。この場合、乗算器76,77は低電圧で十分動作でき実施の形態例1,2で例示した位相シフト回路10,50と容易に合成できる。その結果位相シフト回路と乗算器、さらに変調装置または復調装置は低電圧で動作可能となる。
【0070】
一方上記乗算器76,77へ基準信号を供給するためローカル周波数発振器71が必要であり、このローカル周波数発振器71の出力は例えばIC外部に設けた外部バッファー回路(Buff)72の反転端子と非反転端子に接続されている。この外部バッファー回路(Buff)72は入力信号と出力信号間の干渉が無いようにインピーダンス変換機能等を備えた増幅器等で構成されている。
外部バッファー回路72の出力端子は本発明の実施の形態例1,2で説明した位相シフト回路73(10,50)の入力端子1,2に接続される。この回路で、位相をシフトして信号処理された出力信号は出力端子3,4,5,6を介して次段の乗算器76,77へ接続されている。
ここで示した外部バッファー回路(Buff)72はIC化する場合、位相シフト回路73に有るバッファー回路とをまとめて構成しても良い。
【0071】
次にI,Q変調装置の動作について説明する。乗算器76,77の入力にI,Q信号が供給され、一方0度、180度、90度、270度位相シフトされた基準信号も同時に供給される。
ローカル周波数発振器71から出力された位相が互いに180度異なる2つの基準信号は、外部バッファー回路(Buff)72の入力に供給される。入力と出力間の干渉がないように構成されたアンプを設けてあり、その出力信号が位相シフト回路73の入力端子1,2に入力信号+Vx ,−Vxとして供給される。
位相シフト回路73の入力端子は本発明の実施の形態例1,2においては、図1または図2に示した入力端子1,2に対応する。その結果出力端子(3,4,5,6)から上述の乗算器76,77へ所定量位相がシフトされた信号が供給され、そこでI,Q信号と基準信号とが掛け算処理される。
【0072】
具体的に、乗算器76,77のI,Q入力信号をそれぞれ、
I=A×Cos(ωnt) ・・・(7)
Q=A×Sin(ωnt) ・・・(8)
とする。
ここで、ωnはI,Qの角周波数とする。
また位相シフト回路73からの入力信号をそれぞれ
T0=B×Cos(ωc t ) ・・・(9)
T90 =B×Sin(ωct)・・・(10)
ここで、ωcはローカル周波数発振器の発振信号の角周波数である。
とすると、加算器78からの出力信号は、
となり、加算器78から出力端子79へ式(11)で得られる変調信号が導出される。
【0073】
ここでは変調装置の動作を説明したが、復調装置も同様に説明される。例えば、位相比較器に変調信号と更に180度位相の異なる2つの基準信号が供給され、かつこの基準信号は変調信号のキャリヤから再生され変調信号と位相の同期をとっている。その結果、位相比較器の出力から2つの出力信号(I信号とQ信号)が復調信号として取り出される。この位相の異なる2つの基準信号を発生する回路に本発明の実施の形態例1と2で示した位相シフト回路を用いることは好適である。
このように本実施の形態例1と2で示した位相シフト回路を変調または復調装置、特にPSK(位相シフトキー)に用いると、低電圧化できるとともに、高周波でも正確に動作するので、更に他の周辺回路も取り込んで半導体集積回路とすることも出来る。
【0074】
【発明の効果】
以上の説明から明らかなように、本発明の位相シフト回路は電圧レベルシフト回路を削除した回路構成となっているため、電圧レベルシフト回路の動作に必要な余分なバイアス電圧や動作電圧が不要になり、低電圧動作が可能である。
さらに位相シフト回路を構成する増幅器をカスコード回路構成とすることにより、差動増幅器出力から入力に関する帰還容量等を減らしたので動作周波数が可変しても、特に高周波になっても位相量が変わらないようにすることができる。
また位相シフト回路の入力の差動回路の電流配分を全て同じ電流値に設定することにより、位相回路の位相シフト回路出力に対する差動増幅器を構成するトランジスタの影響を等しくすることにより、出力信号のレベルを合わせると共に位相シフト量が所定量に正確に設定できるようになる。
【0075】
また、本位相シフト回路を用いてデジタル直交変調、復調装置に適用すると、低電圧化で動作可能でかつ低消費電力化が実現できると共に高周波まで動作することが可能となる。これらの利点は特に、携帯電話等に有用である。
【図面の簡単な説明】
【図1】本発明の実施の形態例1に係る位相シフト回路を示した回路構成図である。
【図2】本発明の実施の形態例2に係る位相シフト回路を示した回路構成図である。
【図3】本発明の実施の形態例3に係る変調装置の構成を示したブロック図である。
【図4】従来例の位相シフト回路に係るブロック構成を示した図である。
【符号の説明】
1,2…入力端子、11,12…バッファー回路用トランジスタ、13,15…抵抗、14…容量、31,32,33,34,35,36…差動増幅器用トランジスタ、3,4,5,6…出力端子、40,41,42,43…負荷抵抗、47,127…位相回路,51,52,53,54…ベース接地トランジスタ、70…I,Q変調装置、71…ローカル周波数発振器、72…外部バッファー回路、73…位相シフト回路、76,77…乗算器、78…加算器
Claims (6)
- 入力信号が供給され入出力間の影響を減少させるバッファー回路と、
前記バッファー回路の出力に接続され、該出力からの出力信号の位相を所定量シフトする第1と第2の素子で構成された位相回路と、
前記第1の素子からの出力が第1と第2の差動増幅器を構成する第1、第2、第3と第4のトランジスタのそれぞれのベースに接続され、それぞれのコレクタ出力が合成され第5と第6のベース設置トランジスタのコレクタを介して信号が取り出される第1のカスコード型増幅器と、
前記第2の素子からの出力が第3の差動増幅器を構成する第7と第8のトランジスタのベースに接続され、それぞれのコレクタ出力が第9と第10のベース接地トランジスタのコレクタを介して出力される第2のカスコード型増幅器と、
前記第7と第8のトランジスタのコレクタと基準電位との間に接続された第1と第2の電流源と、を有し、
前記第1と第2の電流源の電流量は、前記第1、第2と第3の差動増幅器を構成する各トランジスタの動作電流が等しくなるよう設定されることを特徴とする位相シフト回路。 - 前記第1の素子を抵抗とし、前記第2の素子を容量としたことを特徴とする請求項1に記載の位相シフト回路。
- 前記第5と第6のベース接地トランジスタの動作電流を前記第9と第10のベース接地トランジスタの動作電流と等しく設定したことを特徴とする請求項1に記載の位相シフト回路。
- 前記第1と第2の出力端子に導出される前記出力信号の位相差を90度に設定したことを特徴とする請求項1に記載の位相シフト回路。
- 前記バッファー回路をエミッタ・フォロアーのバイポーラ・トランジスタで構成したことを特徴とする請求項1に記載の位相シフト回路。
- 前記第1と第2の定電流源の電流値と前記第3の差動増幅器の動作電流の合計を前記第1と第2の差動増幅器の動作電流の合計と等しくしたことを特徴とする請求項1に記載の位相シフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09641998A JP4075127B2 (ja) | 1998-04-08 | 1998-04-08 | 位相シフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09641998A JP4075127B2 (ja) | 1998-04-08 | 1998-04-08 | 位相シフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11298294A JPH11298294A (ja) | 1999-10-29 |
JP4075127B2 true JP4075127B2 (ja) | 2008-04-16 |
Family
ID=14164467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09641998A Expired - Fee Related JP4075127B2 (ja) | 1998-04-08 | 1998-04-08 | 位相シフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4075127B2 (ja) |
-
1998
- 1998-04-08 JP JP09641998A patent/JP4075127B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11298294A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4308925B2 (ja) | 電流モード入力を備えた送信ミキサ | |
US9071196B2 (en) | Double balanced mixer with switching pairs complementary to each other | |
US7106095B2 (en) | Circuit for compensating for the declination of balanced impedance elements and a frequency mixer | |
US20090167439A1 (en) | Amplifier and the method thereof | |
US7417486B2 (en) | Voltage-current conversion circuit, amplifier, mixer circuit, and mobile appliance using the circuit | |
CA2289212C (en) | Active phase splitter | |
US6417712B1 (en) | Phase shifter using sine and cosine weighting functions | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
Kaewdang et al. | A wide-band current-mode OTA-based analog multiplier-divider | |
JPH06310940A (ja) | 四象限乗算回路及びこの回路を有するfm受信機 | |
JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
JP4083840B2 (ja) | 相互コンダクタンス増幅器および電圧制御発振器 | |
KR100467002B1 (ko) | 액티브필터회로 | |
JP4075127B2 (ja) | 位相シフト回路 | |
JP3204565B2 (ja) | 位相シフト回路 | |
US7274276B2 (en) | Amplifier circuit, gyrator circuit, filter device and method for amplifying a signal | |
JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
JP3152715B2 (ja) | 掛算回路 | |
JP3154147B2 (ja) | 90度移相回路及びこれを用いた直交変調回路 | |
JPS58171105A (ja) | 振幅変調器 | |
JPH11154847A (ja) | 90度移相器 | |
JP3700338B2 (ja) | 90度移相器 | |
JP2626196B2 (ja) | 差動増幅回路 | |
JPH07226677A (ja) | 位相検波器、(π/2)移相器及びディジタル信号復調装置 | |
JP5032626B2 (ja) | 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |