JPH11154847A - ９０度移相器 - Google Patents
９０度移相器Info
- Publication number
- JPH11154847A JPH11154847A JP9319975A JP31997597A JPH11154847A JP H11154847 A JPH11154847 A JP H11154847A JP 9319975 A JP9319975 A JP 9319975A JP 31997597 A JP31997597 A JP 31997597A JP H11154847 A JPH11154847 A JP H11154847A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- output
- basic configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Networks Using Active Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 高周波かつ広帯域の９０度移相器を実現する
ことにある。 【解決手段】 １対の抵抗と１対のコンデンサを組み合
わせて、信号を伝送するオールパスフィルタを構成し、
これを基本回路Ｘａ，Ｘｂとして、この基本回路をｎ段
直列に接続したＸａ１，Ｘａ２〜ＸａｎとＸｂ１，Ｘｂ
２〜Ｘｂｎの多段回路により差動信号を分配すること
で、相対的に９０度の位相差をもつ差動信号を、最終段
の基本構成回路ＸａｎとＸｂｎの出力端子２ａ，２ｂよ
り得る。
ことにある。 【解決手段】 １対の抵抗と１対のコンデンサを組み合
わせて、信号を伝送するオールパスフィルタを構成し、
これを基本回路Ｘａ，Ｘｂとして、この基本回路をｎ段
直列に接続したＸａ１，Ｘａ２〜ＸａｎとＸｂ１，Ｘｂ
２〜Ｘｂｎの多段回路により差動信号を分配すること
で、相対的に９０度の位相差をもつ差動信号を、最終段
の基本構成回路ＸａｎとＸｂｎの出力端子２ａ，２ｂよ
り得る。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体集積回路
化に適した高周波かつ広帯域の９０度移相器に関する。
化に適した高周波かつ広帯域の９０度移相器に関する。
【０００２】
【従来の技術】ＣＡＴＶや移動体通信などのデジタル伝
送では、ＱＰＳＫ、多値ＱＡＭなどの直交変調方式が用
いられている。これらの変調信号を復調するためには、
広い帯域を持つ信号を９０度位相する必要がある。ま
た、移動体通信機器などでは高い周波数においても精度
の良い９０度移相が必要であるばかりか、広い帯域で振
幅が一定となる必要もある。
送では、ＱＰＳＫ、多値ＱＡＭなどの直交変調方式が用
いられている。これらの変調信号を復調するためには、
広い帯域を持つ信号を９０度位相する必要がある。ま
た、移動体通信機器などでは高い周波数においても精度
の良い９０度移相が必要であるばかりか、広い帯域で振
幅が一定となる必要もある。
【０００３】広帯域で位相差が９０度異なる２つの信号
を得るために、よく知られている従来例として、昭和６
０年１１月２５日にマグロウヒル ブック社より発行さ
れたＡ．Ｂ．ウィリアムズ著の「電子フィルタ」という
文献の３４９頁乃至３５５頁に記載されている広帯域９
０度移相回路網がある。この回路網は、オペアンプと３
つの抵抗と１つのコンデンサからなるオールパスフィル
タを基本構成回路とする。この基本構成回路の伝達関数
は、 Ｈ（ｓ）＝（１−ｓＲＣ）／（１＋ｓＲＣ） となり、振幅一定の位相遅れ回路であることがわかる。
この回路を多段縦続接続した１対の多段回路で入力信号
を分配することで、１対の多段回路の出力信号の位相差
が相対的に９０度となるものである。
を得るために、よく知られている従来例として、昭和６
０年１１月２５日にマグロウヒル ブック社より発行さ
れたＡ．Ｂ．ウィリアムズ著の「電子フィルタ」という
文献の３４９頁乃至３５５頁に記載されている広帯域９
０度移相回路網がある。この回路網は、オペアンプと３
つの抵抗と１つのコンデンサからなるオールパスフィル
タを基本構成回路とする。この基本構成回路の伝達関数
は、 Ｈ（ｓ）＝（１−ｓＲＣ）／（１＋ｓＲＣ） となり、振幅一定の位相遅れ回路であることがわかる。
この回路を多段縦続接続した１対の多段回路で入力信号
を分配することで、１対の多段回路の出力信号の位相差
が相対的に９０度となるものである。
【０００４】しかし、この回路をＩＣ内で用いる場合、
オペアンプを用いるため回路規模が大きくなり、またオ
ペアンプの周波数特性が悪いため、高周波で使用すると
それぞれの出力の位相量が変化し２出力間の位相差が９
０度よりずれてしまう。そのため、例えばデジタル伝送
の直交変調された変調信号などを復調する際に誤差を生
じ、さらにこの誤差はデジタル信号復調時に、ビットエ
ラーレートを悪化させる、という問題や利得を自由に設
定できないという問題もある。
オペアンプを用いるため回路規模が大きくなり、またオ
ペアンプの周波数特性が悪いため、高周波で使用すると
それぞれの出力の位相量が変化し２出力間の位相差が９
０度よりずれてしまう。そのため、例えばデジタル伝送
の直交変調された変調信号などを復調する際に誤差を生
じ、さらにこの誤差はデジタル信号復調時に、ビットエ
ラーレートを悪化させる、という問題や利得を自由に設
定できないという問題もある。
【０００５】
【発明が解決しようとする課題】上記した従来の９０度
移相器は低周波では特性を満足するものの、回路規模が
大きくなってしまうという問題がある。また、例えば移
動体通信のような高周波向けのＩＣに用いた場合には、
周波数特性の悪化から出力信号の互いの位相差に９０度
からの位相誤差が生じる。
移相器は低周波では特性を満足するものの、回路規模が
大きくなってしまうという問題がある。また、例えば移
動体通信のような高周波向けのＩＣに用いた場合には、
周波数特性の悪化から出力信号の互いの位相差に９０度
からの位相誤差が生じる。
【０００６】この発明は、高周波かつ広帯域のＩＣ化に
適した９０度移相器を実現することにある。
適した９０度移相器を実現することにある。
【０００７】
【課題を解決するための手段】上記した課題を解決する
ために、この発明の９０度移相器は、入力端子に入力さ
れる交流信号電圧を、１次の極を有する低域通過フィル
タを介してベースに供給する第１のトランジスタと、前
記交流信号電圧の１／２の値を得るバイアス手段を介し
てベースに供給する第２のトランジスタと、前記第１及
び第２のトランジスタのエミッタにそれぞれ接続した電
流源と、前記第１及び第２のトランジスタのエミッタ間
を接続するエミッタ結合手段と、前記第１及び第２のト
ランジスタの一方のコレクタより出力を得る出力端子と
から基本構成回路を構成し、少なくとも１段の前記基本
構成回路を、並列に配置して第１及び第２の基本構成回
路段とし、該第１及び第２の基本構成回路段の前記入力
端子を共通接続し、該第１及び第２の基本構成回路段の
最終段の前記出力端子から位相差が相対的に９０度とな
る信号を生成してなることを特徴とする。
ために、この発明の９０度移相器は、入力端子に入力さ
れる交流信号電圧を、１次の極を有する低域通過フィル
タを介してベースに供給する第１のトランジスタと、前
記交流信号電圧の１／２の値を得るバイアス手段を介し
てベースに供給する第２のトランジスタと、前記第１及
び第２のトランジスタのエミッタにそれぞれ接続した電
流源と、前記第１及び第２のトランジスタのエミッタ間
を接続するエミッタ結合手段と、前記第１及び第２のト
ランジスタの一方のコレクタより出力を得る出力端子と
から基本構成回路を構成し、少なくとも１段の前記基本
構成回路を、並列に配置して第１及び第２の基本構成回
路段とし、該第１及び第２の基本構成回路段の前記入力
端子を共通接続し、該第１及び第２の基本構成回路段の
最終段の前記出力端子から位相差が相対的に９０度とな
る信号を生成してなることを特徴とする。
【０００８】この手段によれば、第１及び第２の基本構
成回路段の最終段から出力される２信号の相対位相差が
９０度となり、入力信号から高周波かつ広帯域のより直
交性の高い信号の生成が可能となる。
成回路段の最終段から出力される２信号の相対位相差が
９０度となり、入力信号から高周波かつ広帯域のより直
交性の高い信号の生成が可能となる。
【０００９】また、交流信号電圧を差動的に入力する第
１及び第２の入力端子と、前記第１の入力端子に第１の
抵抗を介して接続する第２の出力端子と、前記第２の入
力端子に第２の抵抗を介して接続する第１の出力端子
と、前記第１の入力端子と前記第１の出力端子に接続す
る第１のコンデンサと、前記第２の入力端子と前記第２
の出力端子に接続する第２のコンデンサとから基本構成
回路を構成し、後段にインピーダンス変換手段を介した
少なくとも１段の前記基本構成回路を、並列に配置して
第１及び第２の基本構成回路段とし、該第１及び第２の
基本構成回路段の前記第１及び第２入力端子をそれぞれ
共通接続して差動信号を入力し、該第１及び第２の基本
構成回路段の最終段の前記第１及び第２の出力端子から
位相差が相対的に９０度となる信号をそれぞれ生成して
なることを特徴とする。
１及び第２の入力端子と、前記第１の入力端子に第１の
抵抗を介して接続する第２の出力端子と、前記第２の入
力端子に第２の抵抗を介して接続する第１の出力端子
と、前記第１の入力端子と前記第１の出力端子に接続す
る第１のコンデンサと、前記第２の入力端子と前記第２
の出力端子に接続する第２のコンデンサとから基本構成
回路を構成し、後段にインピーダンス変換手段を介した
少なくとも１段の前記基本構成回路を、並列に配置して
第１及び第２の基本構成回路段とし、該第１及び第２の
基本構成回路段の前記第１及び第２入力端子をそれぞれ
共通接続して差動信号を入力し、該第１及び第２の基本
構成回路段の最終段の前記第１及び第２の出力端子から
位相差が相対的に９０度となる信号をそれぞれ生成して
なることを特徴とする。
【００１０】１対の該多段回路で入力信号を分配する。
【００１１】この手段により、第１及び第２の基本構成
回路段の最終段から出力される２信号の相対位相差が９
０度となり、差動入力信号から高周波かつ広帯域のより
直交性の高い信号の生成が可能となる。
回路段の最終段から出力される２信号の相対位相差が９
０度となり、差動入力信号から高周波かつ広帯域のより
直交性の高い信号の生成が可能となる。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
ブロック図である。基本構成回路Ｘａをｎ段（ｎは自然
数）直列に接続し、基本構成回路Ｘａと同構成の基本構
成回路Ｘｂをｎ段（ｎは自然数）直列に接続し、基本構
成回路ＸａとＸｂの初段Ｘａ１，Ｘｂ１のそれぞれの入
力端子１ａ，１ｂに共通の信号源Ｖｉｎを供給し、基本
構成回路ＸａとＸｂの最終段Ｘａｎ，Ｘｂｎのそれぞれ
の出力端子２ａ，２ｂより、相対的に９０度の位相差を
持つ出力を得る。
いて、図面を参照しながら詳細に説明する。図１は、こ
の発明の第１の実施の形態について説明するための回路
ブロック図である。基本構成回路Ｘａをｎ段（ｎは自然
数）直列に接続し、基本構成回路Ｘａと同構成の基本構
成回路Ｘｂをｎ段（ｎは自然数）直列に接続し、基本構
成回路ＸａとＸｂの初段Ｘａ１，Ｘｂ１のそれぞれの入
力端子１ａ，１ｂに共通の信号源Ｖｉｎを供給し、基本
構成回路ＸａとＸｂの最終段Ｘａｎ，Ｘｂｎのそれぞれ
の出力端子２ａ，２ｂより、相対的に９０度の位相差を
持つ出力を得る。
【００１３】図２は、同構成の基本構成回路Ｘａ，Ｘｂ
をより具体的に説明するための回路構成例である。信号
源Ｖｉｎより生成される入力信号Ｖｉｎを、信号入力端
子１０１に供給する。この入力信号Ｖｉｎは分配され、
一方はおなじ大きさの抵抗Ｒ´により分圧され、その信
号ａは１／２Ｖｉｎとなる。他方は抵抗Ｒ１とコンデン
サＣ１よりなる移相回路１０へ入力し、その信号ｂはＶ
ｉｎ／（ｓＣ１Ｒ１＋１）となる。信号ａ、信号ｂは、
さらに次段の減算回路１１に入力する。減算回路１１は
エミッタを直接電流源Ｉ１，Ｉ２に接続されたエミッタ
結合の１対のトランジスタＱ１，Ｑ２のベースにそれぞ
れ信号ａ，ｂを与えてその差信号を取り出すものであ
る。また、減算回路１１の利得は、エミッタ結合抵抗Ｒ
Ｅと負荷抵抗ＲＬの値により決定する。減算回路１１の
出力は、さらにインピーダンス変換回路１２に入力し、
インピーダンス変換回路１２の出力は信号出力端子１１
１より出力信号Ｖｏｕｔとして出力する。インピーダン
ス変換回路１２は、例えば図２に示すトランジスタＱ３
と電流源Ｉ３よるエミッタフォロワ回路により構成す
る。
をより具体的に説明するための回路構成例である。信号
源Ｖｉｎより生成される入力信号Ｖｉｎを、信号入力端
子１０１に供給する。この入力信号Ｖｉｎは分配され、
一方はおなじ大きさの抵抗Ｒ´により分圧され、その信
号ａは１／２Ｖｉｎとなる。他方は抵抗Ｒ１とコンデン
サＣ１よりなる移相回路１０へ入力し、その信号ｂはＶ
ｉｎ／（ｓＣ１Ｒ１＋１）となる。信号ａ、信号ｂは、
さらに次段の減算回路１１に入力する。減算回路１１は
エミッタを直接電流源Ｉ１，Ｉ２に接続されたエミッタ
結合の１対のトランジスタＱ１，Ｑ２のベースにそれぞ
れ信号ａ，ｂを与えてその差信号を取り出すものであ
る。また、減算回路１１の利得は、エミッタ結合抵抗Ｒ
Ｅと負荷抵抗ＲＬの値により決定する。減算回路１１の
出力は、さらにインピーダンス変換回路１２に入力し、
インピーダンス変換回路１２の出力は信号出力端子１１
１より出力信号Ｖｏｕｔとして出力する。インピーダン
ス変換回路１２は、例えば図２に示すトランジスタＱ３
と電流源Ｉ３よるエミッタフォロワ回路により構成す
る。
【００１４】従って、基本構成回路Ｘａ（Ｘｂ）の出力
信号Ｖｏｕｔは、 Ｖｏｕｔ＝２（ＲＬ／ＲＥ）（ａ−ｂ） ＝２（ＲＬ／ＲＥ）（ｓＣ１Ｒ１−１）Ｖｉｎ／（ｓＣ１Ｒ１＋１） となる。
信号Ｖｏｕｔは、 Ｖｏｕｔ＝２（ＲＬ／ＲＥ）（ａ−ｂ） ＝２（ＲＬ／ＲＥ）（ｓＣ１Ｒ１−１）Ｖｉｎ／（ｓＣ１Ｒ１＋１） となる。
【００１５】この図２の基本構成回路を、図１のよう
に、Ｘａ１〜Ｘａｎの直列回路とＸｂ１〜Ｘｂｎの直列
回路を構成し、移相回路１０の抵抗Ｒ１とコンデンサＣ
１のそれぞれの値を所望に設定することで、高精度の直
交信号を得ることができる。なお、インピーダンス変換
回路１２は、段間のインピーダンスを適切に調整すれば
必ずしも必要ではない。
に、Ｘａ１〜Ｘａｎの直列回路とＸｂ１〜Ｘｂｎの直列
回路を構成し、移相回路１０の抵抗Ｒ１とコンデンサＣ
１のそれぞれの値を所望に設定することで、高精度の直
交信号を得ることができる。なお、インピーダンス変換
回路１２は、段間のインピーダンスを適切に調整すれば
必ずしも必要ではない。
【００１６】この実施の形態では、コンデンサＣ１を対
接地で使うために、寄生容量の影響がないという利点が
ある。また、減算回路１１の抵抗ＲＥ、ＲＬを変えるこ
とで利得を自由に決定できるという利点もある。
接地で使うために、寄生容量の影響がないという利点が
ある。また、減算回路１１の抵抗ＲＥ、ＲＬを変えるこ
とで利得を自由に決定できるという利点もある。
【００１７】図３は、この発明の第２の実施の形態につ
いて説明するためのブロック図である。差動入出力の基
本構成回路Ｙａをｎ段（ｎは自然数）直列に接続し、こ
の基本構成回路Ｙａと同構成の基本構成回路Ｙｂをｎ段
（ｎは自然数）直列に接続する。基本構成回路Ｙａの初
段Ｙａ１の差動入力端子３ａ，３ｂと基本構成回路Ｙｂ
の初段Ｙｂ１の差動入力端子３ｃ，３ｄに共通の信号源
Ｖｉｎをそれぞれ供給し、基本構成回路Ｙａの最終段Ｙ
ａｎの差動出力端子４ａ，４ｂと基本構成回路Ｙｂの最
終段Ｙｂｎの差動出力端子４ｃ，４ｄよりそれぞれ相対
的に９０度の位相差を持つ出力をそれぞれ導出する。
いて説明するためのブロック図である。差動入出力の基
本構成回路Ｙａをｎ段（ｎは自然数）直列に接続し、こ
の基本構成回路Ｙａと同構成の基本構成回路Ｙｂをｎ段
（ｎは自然数）直列に接続する。基本構成回路Ｙａの初
段Ｙａ１の差動入力端子３ａ，３ｂと基本構成回路Ｙｂ
の初段Ｙｂ１の差動入力端子３ｃ，３ｄに共通の信号源
Ｖｉｎをそれぞれ供給し、基本構成回路Ｙａの最終段Ｙ
ａｎの差動出力端子４ａ，４ｂと基本構成回路Ｙｂの最
終段Ｙｂｎの差動出力端子４ｃ，４ｄよりそれぞれ相対
的に９０度の位相差を持つ出力をそれぞれ導出する。
【００１８】図４は、基本構成回路Ｙａ，Ｙｂをより具
体的に説明するための回路構成例である。入力端子１０
２，１０３に信号源Ｖｉｎより生成される差動入力信号
Ｖｉｎを供給する。入力端子１０２は、コンデンサＣ１
を介してエミッタに電流源Ｉ１が接続されたトランジス
タＱ１のベースに接続する。トランジスタＱ１のエミッ
タは出力端子１１２に接続する。同様に、入力端子１０
３は、コンデンサＣ２を介してエミッタに電流源Ｉ２が
接続されたトランジスタＱ２のベースに接続する。トラ
ンジスタＱ２のエミッタは出力端子１１２に接続する。
体的に説明するための回路構成例である。入力端子１０
２，１０３に信号源Ｖｉｎより生成される差動入力信号
Ｖｉｎを供給する。入力端子１０２は、コンデンサＣ１
を介してエミッタに電流源Ｉ１が接続されたトランジス
タＱ１のベースに接続する。トランジスタＱ１のエミッ
タは出力端子１１２に接続する。同様に、入力端子１０
３は、コンデンサＣ２を介してエミッタに電流源Ｉ２が
接続されたトランジスタＱ２のベースに接続する。トラ
ンジスタＱ２のエミッタは出力端子１１２に接続する。
【００１９】さらに、入力端子１０３は、抵抗Ｒ１を介
してコンデンサＣ１とトランジスタＱ１のベースの接続
点に接続する。入力端子１０２は、抵抗Ｒ２を介してコ
ンデンサＣ２とトランジスタＱ２のベースの接続点に接
続する。また、トランシスタＱ１と電流源Ｉ１及びトラ
ンシスタＱ２と電流源Ｉ２はそれぞれエミッタフォロワ
によるインピーダンス変換回路１３を構成している。
してコンデンサＣ１とトランジスタＱ１のベースの接続
点に接続する。入力端子１０２は、抵抗Ｒ２を介してコ
ンデンサＣ２とトランジスタＱ２のベースの接続点に接
続する。また、トランシスタＱ１と電流源Ｉ１及びトラ
ンシスタＱ２と電流源Ｉ２はそれぞれエミッタフォロワ
によるインピーダンス変換回路１３を構成している。
【００２０】このように構成され、コンデンサＣ１，Ｃ
２の値がＣ＝Ｃ１＝Ｃ２、抵抗Ｒ１，Ｒ２の値がＲ＝Ｒ
１＝Ｒ２の関係にあるとし、信号入力端子１０２，１０
３より差動入力信号Ｖｉｎが与られた場合の、トランジ
スタＱ１のベースに供給される信号ｃは、 ｃ＝ｓＣＲＶｉｎ／（ｓＣＲ＋１） となり、トランジスタＱ２のベースに供給される信号ｄ
は、 ｄ＝Ｖｉｎ／（ｓＣＲ＋１） となる。このときの信号ｃ，ｄの差は、 ｃ−ｄ＝（ｓＣＲ−１）Ｖｉｎ／（ｓＣＲ＋１） となる。信号ｃ，ｄはエミッタフォロワ構成によるイン
ピーダンス変換回路１３に入力し、インピーダンス変換
回路１３の出力は、出力端子１１２，１１３より出力す
る。
２の値がＣ＝Ｃ１＝Ｃ２、抵抗Ｒ１，Ｒ２の値がＲ＝Ｒ
１＝Ｒ２の関係にあるとし、信号入力端子１０２，１０
３より差動入力信号Ｖｉｎが与られた場合の、トランジ
スタＱ１のベースに供給される信号ｃは、 ｃ＝ｓＣＲＶｉｎ／（ｓＣＲ＋１） となり、トランジスタＱ２のベースに供給される信号ｄ
は、 ｄ＝Ｖｉｎ／（ｓＣＲ＋１） となる。このときの信号ｃ，ｄの差は、 ｃ−ｄ＝（ｓＣＲ−１）Ｖｉｎ／（ｓＣＲ＋１） となる。信号ｃ，ｄはエミッタフォロワ構成によるイン
ピーダンス変換回路１３に入力し、インピーダンス変換
回路１３の出力は、出力端子１１２，１１３より出力す
る。
【００２１】従って、基本構成回路Ｙａ（Ｙｂ）の出力
Ｖｏｕｔは、 Ｖｏｕｔ＝ｃ−ｄ ＝（ｓＣＲ−１）Ｖｉｎ／（ｓＣＲ＋１） となる。
Ｖｏｕｔは、 Ｖｏｕｔ＝ｃ−ｄ ＝（ｓＣＲ−１）Ｖｉｎ／（ｓＣＲ＋１） となる。
【００２２】図４に示す基本構成回路を図３のように、
Ｙａ１〜Ｙａｎの直列回路とＹｂ１〜Ｙｂｎの直列回路
を構成し、抵抗Ｒ１とコンデンサＣ１の積と抵抗Ｒ２と
コンデンサＣ２の積が等しい関係になるよう、それぞれ
の値を設定することで高精度の直交信号を得ることがで
きる。
Ｙａ１〜Ｙａｎの直列回路とＹｂ１〜Ｙｂｎの直列回路
を構成し、抵抗Ｒ１とコンデンサＣ１の積と抵抗Ｒ２と
コンデンサＣ２の積が等しい関係になるよう、それぞれ
の値を設定することで高精度の直交信号を得ることがで
きる。
【００２３】この実施の形態では、回路規模の小さい広
帯域の９０度移相器を実現することができるばかりか、
差動的に伝送しているため、クロストークに強いという
利点がある。
帯域の９０度移相器を実現することができるばかりか、
差動的に伝送しているため、クロストークに強いという
利点がある。
【００２４】この発明は上記した実施の形態に限定され
るものではなく、たとえば、図２において、トランジス
タＱ１のコレクタに負荷抵抗を接続し、その抵抗とコレ
クタとの接続点から出力を取り出してもよい。このとき
の出力信号の位相は反転状態にある。
るものではなく、たとえば、図２において、トランジス
タＱ１のコレクタに負荷抵抗を接続し、その抵抗とコレ
クタとの接続点から出力を取り出してもよい。このとき
の出力信号の位相は反転状態にある。
【００２５】また、図４において、コンデンサＣ１，Ｃ
２と抵抗Ｒ１，Ｒ２はそれぞれ同じ値としたが、これに
限らず、抵抗Ｒ１とコンデンサＣ１の積と抵抗Ｒ２とコ
ンデンサＣ２の積が等しい関係になる値に設定すればよ
い。
２と抵抗Ｒ１，Ｒ２はそれぞれ同じ値としたが、これに
限らず、抵抗Ｒ１とコンデンサＣ１の積と抵抗Ｒ２とコ
ンデンサＣ２の積が等しい関係になる値に設定すればよ
い。
【００２６】
【発明の効果】以上説明したように、この発明の９０度
移相器によれば、オペアンプを使わないため、回路規模
が小さくなり、また、より高周波でも広帯域の９０度移
相が可能であり、より直交性の高い信号を生成すること
ができる。
移相器によれば、オペアンプを使わないため、回路規模
が小さくなり、また、より高周波でも広帯域の９０度移
相が可能であり、より直交性の高い信号を生成すること
ができる。
【図１】この発明の第１の実施形態について説明するた
めの回路ブロック図。
めの回路ブロック図。
【図２】図１で用いる基本構成回路の構成を説明するた
めの回路図。
めの回路図。
【図３】この発明の第２の実施形態について説明するた
めの回路ブロック図。
めの回路ブロック図。
【図４】図３で用いる基本構成回路の構成を説明するた
めの回路図。
めの回路図。
Ｖｉｎ…信号源、１ａ，１ｂ，３ａ〜３ｄ…入力端子、
２ａ，２ｂ，４ａ〜４ｄ…出力端子、Ｘａ１，Ｘａ２〜
Ｘａｎ，Ｘｂ１，Ｘｂ２〜Ｘｂｎ，Ｙａ１，Ｙａ２〜Ｙ
ａｎ，Ｙｂ１，Ｙｂ２〜Ｙｂｎ…基本構成回路。
２ａ，２ｂ，４ａ〜４ｄ…出力端子、Ｘａ１，Ｘａ２〜
Ｘａｎ，Ｘｂ１，Ｘｂ２〜Ｘｂｎ，Ｙａ１，Ｙａ２〜Ｙ
ａｎ，Ｙｂ１，Ｙｂ２〜Ｙｂｎ…基本構成回路。
Claims (2)
- 【請求項１】 入力端子に入力される交流信号電圧を、
１次の極を有する低域通過フィルタを介してベースに供
給する第１のトランジスタと、前記交流信号電圧の１／
２の値を得るバイアス手段を介してベースに供給する第
２のトランジスタと、前記第１及び第２のトランジスタ
のエミッタにそれぞれ接続した電流源と、前記第１及び
第２のトランジスタのエミッタ間を接続するエミッタ結
合手段と、前記第１及び第２のトランジスタの一方のコ
レクタより出力を得る出力端子とから基本構成回路を構
成し、 少なくとも１段の前記基本構成回路を、並列に配置して
第１及び第２の基本構成回路段とし、該第１及び第２の
基本構成回路段の前記入力端子を共通接続し、該第１及
び第２の基本構成回路段の最終段の前記出力端子から位
相差が相対的に９０度となる信号を生成してなることを
特徴とする９０度移相器。 - 【請求項２】 交流信号電圧を差動的に入力する第１及
び第２の入力端子と、前記第１の入力端子に第１の抵抗
を介して接続する第２の出力端子と、前記第２の入力端
子に第２の抵抗を介して接続する第１の出力端子と、前
記第１の入力端子と前記第１の出力端子に接続する第１
のコンデンサと、前記第２の入力端子と前記第２の出力
端子に接続する第２のコンデンサとから基本構成回路を
構成し、 後段にインピーダンス変換手段を介した少なくとも１段
の前記基本構成回路を、並列に配置して第１及び第２の
基本構成回路段とし、該第１及び第２の基本構成回路段
の前記第１及び第２入力端子をそれぞれ共通接続して差
動信号を入力し、該第１及び第２の基本構成回路段の最
終段の前記第１及び第２の出力端子から位相差が相対的
に９０度となる信号をそれぞれ生成してなることを特徴
とする９０度移相器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319975A JPH11154847A (ja) | 1997-11-20 | 1997-11-20 | ９０度移相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9319975A JPH11154847A (ja) | 1997-11-20 | 1997-11-20 | ９０度移相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154847A true JPH11154847A (ja) | 1999-06-08 |
Family
ID=18116353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9319975A Withdrawn JPH11154847A (ja) | 1997-11-20 | 1997-11-20 | ９０度移相器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11154847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820870A (zh) * | 2011-06-10 | 2012-12-12 | 中国科学院上海天文台 | 超宽频带的90°有源电桥 |
| JP2017098707A (ja) * | 2015-11-20 | 2017-06-01 | 株式会社オーディオテクニカ | 扁平指向性マイクロホン |
-
1997
- 1997-11-20 JP JP9319975A patent/JPH11154847A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102820870A (zh) * | 2011-06-10 | 2012-12-12 | 中国科学院上海天文台 | 超宽频带的90°有源电桥 |
| JP2017098707A (ja) * | 2015-11-20 | 2017-06-01 | 株式会社オーディオテクニカ | 扁平指向性マイクロホン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100441463B1 (ko) | 저역통과필터 및 고역통과필터 특성의 로드를 이용한 능동직교위상신호 발생기 | |
| KR100314798B1 (ko) | 집적화된이미지제거믹서 | |
| US7271647B2 (en) | Active polyphase filter | |
| US6417712B1 (en) | Phase shifter using sine and cosine weighting functions | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| JP3164008B2 (ja) | 無線受信機 | |
| JP3429840B2 (ja) | 四象限乗算回路及びこの回路を有するｆｍ受信機 | |
| US5708391A (en) | High frequency differential filter with CMOS control | |
| US6356131B1 (en) | 90-degree phase shifter | |
| KR100373939B1 (ko) | 균형잡힌위상분할회로 | |
| EP1037380B1 (en) | Frequency converter | |
| US5043654A (en) | Phase Shifter having parallel RC networks | |
| CA2349019A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US8217715B2 (en) | Active polyphase filter producing two difference outputs having phase difference of π/2 radians | |
| JPH11154847A (ja) | ９０度移相器 | |
| US5448196A (en) | Phase shift circuit | |
| CN1628411B (zh) | 放大器电路、回转器电路、滤波器装置和放大信号的方法 | |
| US6177822B1 (en) | Variable phase shifting circuit manufactured in simple integrated circuit | |
| KR20010023488A (ko) | 위상 시프터 네트워크와 주파수 변조 복조기 | |
| WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
| RU2053592C1 (ru) | Усилитель | |
| US4616186A (en) | FM quadrature demodulator with distortion compensation | |
| US6647116B1 (en) | Current sensing circuit and ADSL interface circuit | |
| JP4075127B2 (ja) | 位相シフト回路 | |
| JPS60134514A (ja) | 可変移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |