JPH08298436A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JPH08298436A JPH08298436A JP7102752A JP10275295A JPH08298436A JP H08298436 A JPH08298436 A JP H08298436A JP 7102752 A JP7102752 A JP 7102752A JP 10275295 A JP10275295 A JP 10275295A JP H08298436 A JPH08298436 A JP H08298436A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- buffer
- filter circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 良好なゲイン特性や群遅延特性を有し、回路
面積が小さく、且つ、優れたＳ／Ｎ比を有するフィルタ
回路を提供する。 【構成】 抵抗１０２およびコンデンサ１０３の一端に
入力端が接続されたバッファ１０１と、バッファ１０１
の出力端に一端が接続されたコンデンサ１０４と、信号
入力端子１０５に一端が接続された抵抗１０６と、抵抗
１０６の他端およびコンデンサ１０４の他端に入力端が
接続され且つ信号出力端子１０８に出力端が接続された
バッファ１０７と、バッファ１０７の出力信号ｙと信号
入力端子１０５から入力された信号ｘとの差に比例する
信号を抵抗１０２を介してバッファ１０１の入力端に供
給する信号供給部１０９と、信号入力端子１０５から入
力された信号ｘに比例する信号をコンデンサ１０３を介
してバッファ１０１の入力端に供給する信号供給部１１
０とを備える。
面積が小さく、且つ、優れたＳ／Ｎ比を有するフィルタ
回路を提供する。 【構成】 抵抗１０２およびコンデンサ１０３の一端に
入力端が接続されたバッファ１０１と、バッファ１０１
の出力端に一端が接続されたコンデンサ１０４と、信号
入力端子１０５に一端が接続された抵抗１０６と、抵抗
１０６の他端およびコンデンサ１０４の他端に入力端が
接続され且つ信号出力端子１０８に出力端が接続された
バッファ１０７と、バッファ１０７の出力信号ｙと信号
入力端子１０５から入力された信号ｘとの差に比例する
信号を抵抗１０２を介してバッファ１０１の入力端に供
給する信号供給部１０９と、信号入力端子１０５から入
力された信号ｘに比例する信号をコンデンサ１０３を介
してバッファ１０１の入力端に供給する信号供給部１１
０とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＶＴＲ(Video T
ape Recorder) における画質調整回路等に使用される、
フィルタ回路に関するものである。
ape Recorder) における画質調整回路等に使用される、
フィルタ回路に関するものである。
【０００２】
【従来の技術】従来のフィルタ回路について、ＶＴＲの
画質調整回路で使用するものを例に採って説明する。
画質調整回路で使用するものを例に採って説明する。
【０００３】図６は、かかるフィルタ回路の一構成例を
示す電気回路図である。
示す電気回路図である。
【０００４】同図に示したように、このフィルタ回路
は、２個のｇm アンプ（電圧を電流に変換するアンプ）
６０３，６０４と、２個の可変アンプ（ゲインを変化さ
せることができるアンプ）６０５，６０７とを備えてい
る。
は、２個のｇm アンプ（電圧を電流に変換するアンプ）
６０３，６０４と、２個の可変アンプ（ゲインを変化さ
せることができるアンプ）６０５，６０７とを備えてい
る。
【０００５】ｇm アンプ６０３（相互コンダクタンスを
ｇm1とする）は、＋入力が信号入力端子６０１に接続さ
れ、且つ、−入力がｇm アンプ６０４の出力に接続され
ている。また、このｇm アンプ６０４（相互コンダクタ
ンスをｇm2とする）は、＋入力がｇm アンプ６０３の出
力に接続され、−入力がｇm アンプ６０４の出力に接続
され、且つ、出力が信号出力端子６０２に接続されてい
る。
ｇm1とする）は、＋入力が信号入力端子６０１に接続さ
れ、且つ、−入力がｇm アンプ６０４の出力に接続され
ている。また、このｇm アンプ６０４（相互コンダクタ
ンスをｇm2とする）は、＋入力がｇm アンプ６０３の出
力に接続され、−入力がｇm アンプ６０４の出力に接続
され、且つ、出力が信号出力端子６０２に接続されてい
る。
【０００６】可変アンプ６０５（ゲインをｍとする）
は、入力が信号入力端子６０１に接続され、且つ、出力
がコンデンサ６０６（キャパシタンスをＣ2 とする）を
介して信号出力端子６０２に接続されている。
は、入力が信号入力端子６０１に接続され、且つ、出力
がコンデンサ６０６（キャパシタンスをＣ2 とする）を
介して信号出力端子６０２に接続されている。
【０００７】可変アンプ６０７（ゲインをｎとする）
は、＋入力がｇm アンプ６０４の出力に接続され、且
つ、−入力が信号入力端子６０１に接続されている。ま
た、ＮＯＴゲート６０８の入力は、ｇm アンプ６０４の
出力に接続されている。そして、可変アンプ６０７の出
力とＮＯＴゲート６０８の出力とは、加算器６０９に入
力される。この加算器６０９の出力は、コンデンサ６１
０（キャパシタンスをＣ1とする）を介して、ｇm アン
プ６０４の＋入力に接続されている。
は、＋入力がｇm アンプ６０４の出力に接続され、且
つ、−入力が信号入力端子６０１に接続されている。ま
た、ＮＯＴゲート６０８の入力は、ｇm アンプ６０４の
出力に接続されている。そして、可変アンプ６０７の出
力とＮＯＴゲート６０８の出力とは、加算器６０９に入
力される。この加算器６０９の出力は、コンデンサ６１
０（キャパシタンスをＣ1とする）を介して、ｇm アン
プ６０４の＋入力に接続されている。
【０００８】図６に示したフィルタ回路において、入力
信号値をｘ、出力信号値をｙとし、さらに、ｇm アンプ
６０４の＋入力の電圧値をｚとすると、次式（１）が成
り立つ。なお、ｓ＝ｊωである。
信号値をｘ、出力信号値をｙとし、さらに、ｇm アンプ
６０４の＋入力の電圧値をｚとすると、次式（１）が成
り立つ。なお、ｓ＝ｊωである。
【０００９】
【数１】 ここで、上式（１）を整理して伝達関数Ｈを求めると、
次式（２）を得ることができる。
次式（２）を得ることができる。
【００１０】
【数２】 さらに、上式（２）からフィルタ回路のゲイン特性およ
び群遅延特性を求めると、次式（３）、（４）を得るこ
とができる。
び群遅延特性を求めると、次式（３）、（４）を得るこ
とができる。
【００１１】
【数３】 ここで、上式（４）から周波数が零ヘルツのときの群遅
延量τ(0) を求めると、次式（５）を得ることができ
る。
延量τ(0) を求めると、次式（５）を得ることができ
る。
【００１２】
【数４】 すなわち、周波数が零ヘルツのときの群遅延量τ(0)
は、可変アンプ６０５，６０７のゲインｍ，ｎによらず
に一定となる。このことは、画質調整のためにＡＰＣＯ
ＮＴ（アパーチャコントロール）の調整をしても、信号
の遅延時間はほとんど変化しないことを意味している。
は、可変アンプ６０５，６０７のゲインｍ，ｎによらず
に一定となる。このことは、画質調整のためにＡＰＣＯ
ＮＴ（アパーチャコントロール）の調整をしても、信号
の遅延時間はほとんど変化しないことを意味している。
【００１３】図７（ａ）、（ｂ）は、上式（３）、
（４）で得られたゲイン特性および群遅延特性をそれぞ
れグラフ化したものである。
（４）で得られたゲイン特性および群遅延特性をそれぞ
れグラフ化したものである。
【００１４】図６に示したフィルタ回路のゲイン特性
は、図７（ａ）からわかるように、ｍ＝１としてｎを１
〜２の間で可変する場合には、所定周波数でピークを示
す。また、ｍ＝１，ｎ＝１のときは位相ＥＱ特性を有
し、さらに、ｍ≦１，ｎ＜１のときはボトムを有する波
形を示す。
は、図７（ａ）からわかるように、ｍ＝１としてｎを１
〜２の間で可変する場合には、所定周波数でピークを示
す。また、ｍ＝１，ｎ＝１のときは位相ＥＱ特性を有
し、さらに、ｍ≦１，ｎ＜１のときはボトムを有する波
形を示す。
【００１５】一方、かかるフィルタ回路の群遅延特性
は、図７（ｂ）からわかるように、低周波数領域では一
定となる。
は、図７（ｂ）からわかるように、低周波数領域では一
定となる。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のフィルタ回路には、以下のような欠点が
あった。
たような従来のフィルタ回路には、以下のような欠点が
あった。
【００１７】従来のフィルタ回路は、図６に示したよう
に、２個のｇm アンプ６０３，６０４を必要としてい
る。
に、２個のｇm アンプ６０３，６０４を必要としてい
る。
【００１８】図８は、ｇm アンプの一構成例を示す電気
回路図である。同図に示したように、ｇm アンプでは、
６個のバイポーラトランジスタ８０１〜８０６と、２個
の抵抗素子８０７，８０８と、３個の定電流回路８０９
〜８１１を使用している。
回路図である。同図に示したように、ｇm アンプでは、
６個のバイポーラトランジスタ８０１〜８０６と、２個
の抵抗素子８０７，８０８と、３個の定電流回路８０９
〜８１１を使用している。
【００１９】図８に示したように、ｇm アンプは素子数
が多く、回路の占有面積が大きいという欠点がある。こ
のため、従来のフィルタ回路も、このようなｇm アンプ
を２個使用していることにより、素子数が非常に多くな
り、回路面積が大きくなってしまう。
が多く、回路の占有面積が大きいという欠点がある。こ
のため、従来のフィルタ回路も、このようなｇm アンプ
を２個使用していることにより、素子数が非常に多くな
り、回路面積が大きくなってしまう。
【００２０】これに対して、コンデンサ６０６，６１０
のキャパシタンスを小さくして占有面積を減少させるこ
とにより、フィルタ回路の面積を小さくすることも可能
である。
のキャパシタンスを小さくして占有面積を減少させるこ
とにより、フィルタ回路の面積を小さくすることも可能
である。
【００２１】ここで、上式（２）で示した伝搬関数よ
り、フィルタ回路の係数は、ｇm2／Ｃ2 および（ｇm1・
ｇm2）／（Ｃ1 ・Ｃ2 ）で決定される。したがって、コ
ンデンサ６０６，６１０のキャパシタンスを小さくする
ためには、相互コンダクタンスｇm1・ｇm2も小さくする
必要がある。このため、図８に示したｇm アンプは、バ
イポーラトランジスタ８０１，８０２，８０５，８０６
と抵抗素子８０７，８０８とにより、入力信号をｒe ／
（Ｒ＋２ｒe ）倍に圧縮するように構成されている。な
お、ｒe はバイポーラトランジスタ８０１，８０２，８
０５，８０６のエミッタ抵抗値であり、Ｒは抵抗素子８
０７，８０８の抵抗値である。これにより、コンデンサ
６０６，６１０のキャパシタンスをｒe ／（Ｒ＋２
ｒe ）倍にすることができるので、これらのコンデンサ
６０６，６１０の占有面積を小さくすることができる。
り、フィルタ回路の係数は、ｇm2／Ｃ2 および（ｇm1・
ｇm2）／（Ｃ1 ・Ｃ2 ）で決定される。したがって、コ
ンデンサ６０６，６１０のキャパシタンスを小さくする
ためには、相互コンダクタンスｇm1・ｇm2も小さくする
必要がある。このため、図８に示したｇm アンプは、バ
イポーラトランジスタ８０１，８０２，８０５，８０６
と抵抗素子８０７，８０８とにより、入力信号をｒe ／
（Ｒ＋２ｒe ）倍に圧縮するように構成されている。な
お、ｒe はバイポーラトランジスタ８０１，８０２，８
０５，８０６のエミッタ抵抗値であり、Ｒは抵抗素子８
０７，８０８の抵抗値である。これにより、コンデンサ
６０６，６１０のキャパシタンスをｒe ／（Ｒ＋２
ｒe ）倍にすることができるので、これらのコンデンサ
６０６，６１０の占有面積を小さくすることができる。
【００２２】しかしながら、図８に示したｇm アンプで
は、バイポーラトランジスタ８０１，８０２およびバイ
ポーラトランジスタ８０５，８０６で圧縮された信号に
抵抗素子８０７，８０８による熱雑音等が加わるので、
信号の圧縮比が大きくなるほどＳ／Ｎ比も悪くなってし
まう。
は、バイポーラトランジスタ８０１，８０２およびバイ
ポーラトランジスタ８０５，８０６で圧縮された信号に
抵抗素子８０７，８０８による熱雑音等が加わるので、
信号の圧縮比が大きくなるほどＳ／Ｎ比も悪くなってし
まう。
【００２３】すなわち、コンデンサ６０６，６１０の占
有面積を減少させることによってフィルタ回路の面積を
小さくしようとすると、このフィルタ回路のＳ／Ｎ比が
悪化するという新たな欠点が生じる。
有面積を減少させることによってフィルタ回路の面積を
小さくしようとすると、このフィルタ回路のＳ／Ｎ比が
悪化するという新たな欠点が生じる。
【００２４】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、従来のフィルタ回路と同等の
良好なゲイン特性や群遅延特性を有し、回路面積が小さ
く、且つ、優れたＳ／Ｎ比を有するフィルタ回路を提供
することを目的とする。
みてなされたものであり、従来のフィルタ回路と同等の
良好なゲイン特性や群遅延特性を有し、回路面積が小さ
く、且つ、優れたＳ／Ｎ比を有するフィルタ回路を提供
することを目的とする。
【００２５】
【課題を解決するための手段】本発明に係るフィルタ回
路は、第１の抵抗および第１の容量の一端に入力端が接
続された第１のバッファと、この第１のバッファの出力
端に一端が接続された第２の容量と、信号入力端子に一
端が接続された第２の抵抗と、前記第２の抵抗の他端お
よび前記第２の容量の他端に入力端が接続され、且つ、
信号出力端子に出力端が接続された第２のバッファと、
前記第２のバッファの出力信号と前記信号入力端子から
入力された信号との差に比例する信号を、前記第１の抵
抗を介して前記第１のバッファの前記入力端に供給する
第１の信号供給手段と、前記信号入力端子から入力され
た信号に比例する信号を、前記第１の容量を介して前記
第１のバッファの前記入力端に供給する第２の信号供給
手段と、を備えたことを特徴とする。
路は、第１の抵抗および第１の容量の一端に入力端が接
続された第１のバッファと、この第１のバッファの出力
端に一端が接続された第２の容量と、信号入力端子に一
端が接続された第２の抵抗と、前記第２の抵抗の他端お
よび前記第２の容量の他端に入力端が接続され、且つ、
信号出力端子に出力端が接続された第２のバッファと、
前記第２のバッファの出力信号と前記信号入力端子から
入力された信号との差に比例する信号を、前記第１の抵
抗を介して前記第１のバッファの前記入力端に供給する
第１の信号供給手段と、前記信号入力端子から入力され
た信号に比例する信号を、前記第１の容量を介して前記
第１のバッファの前記入力端に供給する第２の信号供給
手段と、を備えたことを特徴とする。
【００２６】
【作用】本発明によれば、第１信号供給手段および第２
の信号供給手段により、第２のバッファの出力信号と信
号入力端子から入力された信号との差に比例する信号お
よび信号入力端子から入力された信号に比例する信号を
第１の抵抗および第１の容量を介して第１のバッファに
入力させることとし、さらに、この第１のバッファの出
力信号および信号入力端子からの入力信号を第２の容量
および第２の抵抗を介して第２のバッファに供給するこ
ととしたので、従来のフィルタ回路と同じ特性を有する
フィルタ回路を、少ない素子で構成することができる。
の信号供給手段により、第２のバッファの出力信号と信
号入力端子から入力された信号との差に比例する信号お
よび信号入力端子から入力された信号に比例する信号を
第１の抵抗および第１の容量を介して第１のバッファに
入力させることとし、さらに、この第１のバッファの出
力信号および信号入力端子からの入力信号を第２の容量
および第２の抵抗を介して第２のバッファに供給するこ
ととしたので、従来のフィルタ回路と同じ特性を有する
フィルタ回路を、少ない素子で構成することができる。
【００２７】
【実施例】以下、本発明の実施例を説明しつつ、本発明
について詳細に説明する。
について詳細に説明する。
【００２８】図１は、本発明に係るフィルタ回路（請求
項１に対応する）の概念を説明するための電気回路図で
ある。
項１に対応する）の概念を説明するための電気回路図で
ある。
【００２９】同図に示したように、バッファ１０１（本
発明の「第１のバッファ」に相当する）の入力端は、抵
抗１０２（本発明の「第１の抵抗」に相当する）の一
端、および、コンデンサ１０３（本発明の「第１の容
量」に相当する）の一端に接続されている。
発明の「第１のバッファ」に相当する）の入力端は、抵
抗１０２（本発明の「第１の抵抗」に相当する）の一
端、および、コンデンサ１０３（本発明の「第１の容
量」に相当する）の一端に接続されている。
【００３０】このバッファ１０１の出力端には、コンデ
ンサ１０４（本発明の「第２の容量」に相当する）の一
端が接続されている。
ンサ１０４（本発明の「第２の容量」に相当する）の一
端が接続されている。
【００３１】また、信号入力端子１０５の一端は抵抗１
０６（本発明の「第２の抵抗」に相当する）に接続され
ている。
０６（本発明の「第２の抵抗」に相当する）に接続され
ている。
【００３２】一方、バッファ１０７（本発明の「第２の
バッファ」に相当する）は、入力端がコンデンサ１０４
の他端および抵抗１０６の他端に接続されており、出力
端が、信号出力端子１０８に接続されている。
バッファ」に相当する）は、入力端がコンデンサ１０４
の他端および抵抗１０６の他端に接続されており、出力
端が、信号出力端子１０８に接続されている。
【００３３】信号供給部１０９（本発明の「第１の信号
供給手段」に相当する）は、入力端子１０５からの入力
信号ｘとバッファ１０７の出力信号（すなわち信号出力
端子１０８からの出力信号ｙ）との差をｍ1 倍に増幅し
た信号を、抵抗１０２を介して、バッファ１０１の入力
端に供給する。
供給手段」に相当する）は、入力端子１０５からの入力
信号ｘとバッファ１０７の出力信号（すなわち信号出力
端子１０８からの出力信号ｙ）との差をｍ1 倍に増幅し
た信号を、抵抗１０２を介して、バッファ１０１の入力
端に供給する。
【００３４】また、信号供給部１１０（本発明の「第２
の信号供給手段」に相当する）は、入力端子１０５から
の入力信号ｘをｍ2 倍に増幅した信号を、コンデンサ１
０３を介して、バッファ１０１の入力端に供給する。
の信号供給手段」に相当する）は、入力端子１０５から
の入力信号ｘをｍ2 倍に増幅した信号を、コンデンサ１
０３を介して、バッファ１０１の入力端に供給する。
【００３５】このようなフィルタ回路において、バッフ
ァ１０１の入力信号をｚとすると、入力信号ｘ、出力信
号ｙおよび信号ｚの間には、以下のような関係式（６）
が成り立つ。なお、式（６）では、抵抗１０２，１０６
の抵抗値をそれぞれＲ1 ，Ｒ2 とし、コンデンサ１０
３，１０４のキャパシタンスをそれぞれＣ1 ，Ｃ2 とし
ている。また、ｋ1 ＝Ｃ1 ・Ｒ1 ，ｋ2 ＝Ｃ2 ・Ｒ2 ，
ｓ＝ｊωである。
ァ１０１の入力信号をｚとすると、入力信号ｘ、出力信
号ｙおよび信号ｚの間には、以下のような関係式（６）
が成り立つ。なお、式（６）では、抵抗１０２，１０６
の抵抗値をそれぞれＲ1 ，Ｒ2 とし、コンデンサ１０
３，１０４のキャパシタンスをそれぞれＣ1 ，Ｃ2 とし
ている。また、ｋ1 ＝Ｃ1 ・Ｒ1 ，ｋ2 ＝Ｃ2 ・Ｒ2 ，
ｓ＝ｊωである。
【００３６】
【数５】 ここで、上式（６）を整理して伝達関数Ｈを求めると、
次式（７）を得ることができる。
次式（７）を得ることができる。
【００３７】
【数６】 さらに、上式（７）からフィルタ回路のゲイン特性およ
び群遅延特性を求めると、次式（８）、（９）を得るこ
とができる。
び群遅延特性を求めると、次式（８）、（９）を得るこ
とができる。
【００３８】
【数７】 ここで、上式（９）から周波数が零ヘルツのときの群遅
延量τ(0) を求めると、次式（１０）を得ることができ
る。
延量τ(0) を求めると、次式（１０）を得ることができ
る。
【００３９】
【数８】 すなわち、周波数が零ヘルツのときの群遅延量τ(0)
は、信号供給部１０９，１１０のゲインｍ1 ，ｍ2 によ
らずに一定となる。
は、信号供給部１０９，１１０のゲインｍ1 ，ｍ2 によ
らずに一定となる。
【００４０】図２（ａ）、（ｂ）は、上式（８）、
（９）で得られたゲイン特性および群遅延特性をそれぞ
れグラフ化したものである。
（９）で得られたゲイン特性および群遅延特性をそれぞ
れグラフ化したものである。
【００４１】図２（ａ）に示したように、図１に示した
フィルタ回路のゲイン特性は、
フィルタ回路のゲイン特性は、
【００４２】
【数９】 の場合には、所定周波数でピークを示す。また、
【００４３】
【数１０】 の場合は位相ＥＱ特性を有する。さらに、
【００４４】
【数１１】 の場合には、ボトムを有する波形を示す。
【００４５】一方、かかるフィルタ回路の群遅延特性
は、図２（ｂ）からわかるように、低周波数領域では一
定となる。
は、図２（ｂ）からわかるように、低周波数領域では一
定となる。
【００４６】なお、ゲインｍ1 を変更することによって
ゲイン特性のピークおよびボトムを調整することがで
き、また、ゲインｍ2 を変更することによってゲイン特
性の高域減衰量を調整することができる。
ゲイン特性のピークおよびボトムを調整することがで
き、また、ゲインｍ2 を変更することによってゲイン特
性の高域減衰量を調整することができる。
【００４７】ここで、図１に示したフィルタ回路の各特
性（図２参照）を、従来のフィルタ回路（図６参照）の
各特性（図７参照）と比較すると、両者はまったく同じ
特性を備えていることがわかる。すなわち、本発明によ
れば、従来のフィルタ回路を同じ特性のフィルタ回路を
得ることができる。
性（図２参照）を、従来のフィルタ回路（図６参照）の
各特性（図７参照）と比較すると、両者はまったく同じ
特性を備えていることがわかる。すなわち、本発明によ
れば、従来のフィルタ回路を同じ特性のフィルタ回路を
得ることができる。
【００４８】次に、実施例１として、本発明に係るフィ
ルタ回路の具体的な回路構成の一例（請求項２に相当す
る）について説明する。
ルタ回路の具体的な回路構成の一例（請求項２に相当す
る）について説明する。
【００４９】図３は、本実施例に係るフィルタ回路の構
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
【００５０】図３において、ＮＯＴゲート３０１（請求
項２の「反転器」に相当する）は、信号入力端子１０５
からの信号ｘを入力する。また、加算器３０２は、この
ＮＯＴゲート３０１の出力信号とバッファ１０７の出力
信号ｙとを加算し、その結果すなわち（ｙ−ｘ）を出力
する。可変アンプ３０３（請求項２の「増幅器」に相当
する）は、加算器３０２の出力信号をｍ1 倍した信号
を、抵抗１０２を介して、バッファ１０１の入力端に供
給する。なお、これらの各構成部３０１，３０２，３０
３により、図１の信号供給部１０９すなわち本発明の
「第１の信号供給手段」が構成されている。
項２の「反転器」に相当する）は、信号入力端子１０５
からの信号ｘを入力する。また、加算器３０２は、この
ＮＯＴゲート３０１の出力信号とバッファ１０７の出力
信号ｙとを加算し、その結果すなわち（ｙ−ｘ）を出力
する。可変アンプ３０３（請求項２の「増幅器」に相当
する）は、加算器３０２の出力信号をｍ1 倍した信号
を、抵抗１０２を介して、バッファ１０１の入力端に供
給する。なお、これらの各構成部３０１，３０２，３０
３により、図１の信号供給部１０９すなわち本発明の
「第１の信号供給手段」が構成されている。
【００５１】また、可変アンプ３０４は、信号入力端子
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ３０４により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ３０４により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
【００５２】このような回路構成によれば、上式
（８）、（９）および図２で示したような特性のフィル
タ回路、すなわち、従来のフィルタ回路（図６参照）と
同じ特性のフィルタ回路を得ることができる。
（８）、（９）および図２で示したような特性のフィル
タ回路、すなわち、従来のフィルタ回路（図６参照）と
同じ特性のフィルタ回路を得ることができる。
【００５３】また、ｇm アンプを使用していないので、
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
【００５４】次に、実施例２として、本発明に係るフィ
ルタ回路の具体的な回路構成の他の例（請求項３に相当
する）について説明する。
ルタ回路の具体的な回路構成の他の例（請求項３に相当
する）について説明する。
【００５５】図４は、本実施例に係るフィルタ回路の構
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
【００５６】図４において、差動アンプ４０１の＋入力
には、バッファ１０７の出力信号ｙが入力される。ま
た、差動アンプ４０１の−入力には、信号入力端子１０
５からの信号ｘが入力される。これにより、この差動ア
ンプ４０１は、バッファ１０７の出力信号ｙと信号入力
端子１０５からの入力信号ｘと差をｍ1 倍した信号すな
わち（ｙ−ｘ）ｍ1 を、抵抗１０２を介して、バッファ
１０１の入力端に供給する。なお、この差動アンプ４０
１が、図１の信号供給部１０９すなわち本発明の「第１
の信号供給手段」を構成している。
には、バッファ１０７の出力信号ｙが入力される。ま
た、差動アンプ４０１の−入力には、信号入力端子１０
５からの信号ｘが入力される。これにより、この差動ア
ンプ４０１は、バッファ１０７の出力信号ｙと信号入力
端子１０５からの入力信号ｘと差をｍ1 倍した信号すな
わち（ｙ−ｘ）ｍ1 を、抵抗１０２を介して、バッファ
１０１の入力端に供給する。なお、この差動アンプ４０
１が、図１の信号供給部１０９すなわち本発明の「第１
の信号供給手段」を構成している。
【００５７】また、可変アンプ４０２は、信号入力端子
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ４０２により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ４０２により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
【００５８】このような回路構成によっても、上式
（８）、（９）および図２で示したような特性のフィル
タ回路、すなわち、従来のフィルタ回路（図６参照）と
同じ特性のフィルタ回路を得ることができる。
（８）、（９）および図２で示したような特性のフィル
タ回路、すなわち、従来のフィルタ回路（図６参照）と
同じ特性のフィルタ回路を得ることができる。
【００５９】また、ｇm アンプを使用していないので、
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
【００６０】次に、実施例３として、本発明に係るフィ
ルタ回路の具体的な回路構成の第３の例（請求項４に相
当する）について説明する。
ルタ回路の具体的な回路構成の第３の例（請求項４に相
当する）について説明する。
【００６１】図５は、本実施例に係るフィルタ回路の構
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
成を示す電気回路図である。同図において、図１と同じ
符号を付した構成部は、それぞれ図１の場合と同じもの
を示している。
【００６２】図５において、可変アンプ５０１は、信号
入力端子１０５からの入力信号ｘをｍ3 倍に増幅した信
号を出力する。また、可変アンプ５０３は、信号入力端
子１０５からの入力信号ｘをｍ4 倍に増幅した信号を出
力する。なお、これらの可変アンプ５０１，５０３によ
って図１の信号供給部１０９すなわち本発明の「第１の
信号供給手段」が構成され、また、抵抗素子５０２，５
０４によって図１の抵抗１０２すなわち本発明の「第１
の抵抗」が構成されている。
入力端子１０５からの入力信号ｘをｍ3 倍に増幅した信
号を出力する。また、可変アンプ５０３は、信号入力端
子１０５からの入力信号ｘをｍ4 倍に増幅した信号を出
力する。なお、これらの可変アンプ５０１，５０３によ
って図１の信号供給部１０９すなわち本発明の「第１の
信号供給手段」が構成され、また、抵抗素子５０２，５
０４によって図１の抵抗１０２すなわち本発明の「第１
の抵抗」が構成されている。
【００６３】また、可変アンプ５０５は、信号入力端子
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ５０５により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
１０５から入力した信号ｘをｍ2 倍に増幅し、コンデン
サ１０３を介してバッファ１０１の入力端に供給する。
なお、この可変アンプ５０５により、図１の信号供給部
１１０すなわち本発明の「第２の信号供給手段」が構成
されている。
【００６４】これにより、バッファ１０１の入力信号を
ｚ′とし、抵抗素子５０２，５０４の抵抗値をそれぞれ
Ｒ3 ，Ｒ4 とすると、次式（１１）が成り立つ。
ｚ′とし、抵抗素子５０２，５０４の抵抗値をそれぞれ
Ｒ3 ，Ｒ4 とすると、次式（１１）が成り立つ。
【００６５】
【数１２】 したがって、例えば、Ｒ3 ＝Ｒ4 ＝２Ｒ1 ，ｍ3 ＝−２
ｍ1 ，ｍ4 ＝２ｍ1 とすると、次式（１２）が成り立
つ。
ｍ1 ，ｍ4 ＝２ｍ1 とすると、次式（１２）が成り立
つ。
【００６６】
【数１３】 この式（１２）は、上式（６）と同じであるので、図５
に示したフィルタ回路は、図１の回路と等価である。
に示したフィルタ回路は、図１の回路と等価である。
【００６７】このように、本実施例の回路構成によって
も、上式（８）、（９）および図２で示したような特性
のフィルタ回路、すなわち、従来のフィルタ回路（図６
参照）と同じ特性のフィルタ回路を得ることができる。
も、上式（８）、（９）および図２で示したような特性
のフィルタ回路、すなわち、従来のフィルタ回路（図６
参照）と同じ特性のフィルタ回路を得ることができる。
【００６８】また、ｇm アンプを使用していないので、
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
従来のフィルタ回路（図６参照）と比較して、Ｓ／Ｎ比
を悪化させることなく素子数を減少させることができ、
したがって回路の占有面積を低減させることが可能であ
る。
【００６９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、良好なゲイン特性や群遅延特性を有し、回路面積
が小さく、且つ、優れたＳ／Ｎ比を有するフィルタ回路
を提供することができる。
れば、良好なゲイン特性や群遅延特性を有し、回路面積
が小さく、且つ、優れたＳ／Ｎ比を有するフィルタ回路
を提供することができる。
【図１】本発明に係るフィルタ回路の概念を説明するた
めの電気回路図である。
めの電気回路図である。
【図２】図１に示したフィルタ回路の特性を示すグラフ
であり、（ａ）はゲイン特性、（ｂ）は群遅延特性を表
している。
であり、（ａ）はゲイン特性、（ｂ）は群遅延特性を表
している。
【図３】実施例１に係るフィルタ回路の構成を示す電気
回路図である。
回路図である。
【図４】実施例２に係るフィルタ回路の構成を示す電気
回路図である。
回路図である。
【図５】実施例３に係るフィルタ回路の構成を示す電気
回路図である。
回路図である。
【図６】従来のフィルタ回路の一構成例を示す電気回路
図である。
図である。
【図７】図６に示したフィルタ回路の特性を示すグラフ
であり、（ａ）はゲイン特性、（ｂ）は群遅延特性を表
している。
であり、（ａ）はゲイン特性、（ｂ）は群遅延特性を表
している。
【図８】図６に示したｇm アンプの一構成例を示す電気
回路図である。
回路図である。
１０１，１０７ バッファ １０２，１０６ 抵抗 １０３，１０４ コンデンサ １０５ 信号入力端子 １０８ 信号出力端子 １０９，１１０ 信号供給部
Claims (4)
- 【請求項１】第１の抵抗および第１の容量の一端に入力
端が接続された第１のバッファと、 この第１のバッファの出力端に一端が接続された第２の
容量と、 信号入力端子に一端が接続された第２の抵抗と、 前記第２の抵抗の他端および前記第２の容量の他端に入
力端が接続され、且つ、信号出力端子に出力端が接続さ
れた第２のバッファと、 前記第２のバッファの出力信号と前記信号入力端子から
入力された信号との差に比例する信号を、前記第１の抵
抗を介して前記第１のバッファの前記入力端に供給する
第１の信号供給手段と、 前記信号入力端子から入力された信号に比例する信号
を、前記第１の容量を介して前記第１のバッファの前記
入力端に供給する第２の信号供給手段と、 を備えたことを特徴とするフィルタ回路。 - 【請求項２】前記第１の信号供給手段が、 前記信号入力端子から入力された信号を反転して出力す
る反転器と、 この反転器の出力信号と前記第２のバッファの出力信号
とを加算して出力する加算器と、 この加算器の出力信号を所定倍した信号を出力する増幅
器と、 を備えたことを特徴とする請求項１記載のフィルタ回
路。 - 【請求項３】前記第１の信号供給手段が、前記第２のバ
ッファの出力端が非反転入力端子に接続され、且つ、前
記信号入力端子が反転入力端子に接続された差動増幅器
であることを特徴とする請求項１記載のフィルタ回路。 - 【請求項４】前記第１の抵抗が、並列接続された第３の
抵抗と第４の抵抗とを有し、且つ、前記第１の信号供給
手段が、前記第２のバッファの出力信号を前記第３の抵
抗に供給する第３の信号供給手段と、前記信号入力端子
から入力された信号を前記第４の抵抗素子に供給する第
４の信号供給手段とを有することを特徴とする請求項１
記載のフィルタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10275295A JP3151376B2 (ja) | 1995-04-26 | 1995-04-26 | フィルタ回路 |
| KR1019960012594A KR100186796B1 (ko) | 1995-04-26 | 1996-04-24 | 필터 회로 |
| US08/641,076 US5703523A (en) | 1995-04-26 | 1996-04-26 | Filter circuit |
| EP96106620A EP0740412A3 (en) | 1995-04-26 | 1996-04-26 | Filter circuit |
| TW085106522A TW299528B (ja) | 1995-04-26 | 1996-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10275295A JP3151376B2 (ja) | 1995-04-26 | 1995-04-26 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298436A true JPH08298436A (ja) | 1996-11-12 |
| JP3151376B2 JP3151376B2 (ja) | 2001-04-03 |
Family
ID=14335952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10275295A Expired - Fee Related JP3151376B2 (ja) | 1995-04-26 | 1995-04-26 | フィルタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5703523A (ja) |
| EP (1) | EP0740412A3 (ja) |
| JP (1) | JP3151376B2 (ja) |
| KR (1) | KR100186796B1 (ja) |
| TW (1) | TW299528B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076841A (ja) * | 2000-08-29 | 2002-03-15 | Asahi Kasei Microsystems Kk | フィルタ中心周波数調整装置および方法 |
| US7733166B2 (en) | 2007-09-17 | 2010-06-08 | Samsung Electronics Co., Ltd. | Equalizer filters including a low-pass filter unit and an equalizer having a group delay control unit and related methods |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10333108A1 (de) * | 2003-07-21 | 2005-03-03 | Schmidt, Peter | Anschlussvorrichtung für Computer-Peripheriegeräte |
| CN104485929A (zh) * | 2014-11-21 | 2015-04-01 | 成都嵌智捷科技有限公司 | 接收信号灵敏的驱动电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3792367A (en) * | 1972-05-01 | 1974-02-12 | Bell Telephone Labor Inc | Active controllable filter circuit using variable transconductance amplifier |
| US4719512A (en) * | 1983-10-18 | 1988-01-12 | Kabushiki Kaisha Toshiba | Noise cancelling image sensor |
| JP2542634B2 (ja) * | 1987-09-08 | 1996-10-09 | 株式会社東芝 | アクティブフィルタ型信号調整回路 |
| JPH03172014A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | アクティブ・フィルタ |
| JPH04180405A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | フィルタ回路 |
| DE4038111A1 (de) * | 1990-11-29 | 1992-06-04 | Thomson Brandt Gmbh | Universalfilter |
| JPH04230110A (ja) * | 1990-12-27 | 1992-08-19 | Toshiba Corp | アクティブフィルタ回路 |
| JP3349550B2 (ja) * | 1993-05-31 | 2002-11-25 | トウシバビデオプロダクツ プライベート リミテッド | フィルタ回路 |
| JP3005413B2 (ja) * | 1994-01-26 | 2000-01-31 | 三洋電機株式会社 | フィルタ回路 |
| JPH07245546A (ja) * | 1994-03-03 | 1995-09-19 | Nippon Motorola Ltd | アクティブローパスフィルタ |
-
1995
- 1995-04-26 JP JP10275295A patent/JP3151376B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-24 KR KR1019960012594A patent/KR100186796B1/ko not_active IP Right Cessation
- 1996-04-26 EP EP96106620A patent/EP0740412A3/en not_active Withdrawn
- 1996-04-26 US US08/641,076 patent/US5703523A/en not_active Expired - Fee Related
- 1996-05-31 TW TW085106522A patent/TW299528B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076841A (ja) * | 2000-08-29 | 2002-03-15 | Asahi Kasei Microsystems Kk | フィルタ中心周波数調整装置および方法 |
| JP4546627B2 (ja) * | 2000-08-29 | 2010-09-15 | 旭化成エレクトロニクス株式会社 | フィルタ中心周波数調整装置および方法 |
| US7733166B2 (en) | 2007-09-17 | 2010-06-08 | Samsung Electronics Co., Ltd. | Equalizer filters including a low-pass filter unit and an equalizer having a group delay control unit and related methods |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039609A (ko) | 1996-11-25 |
| EP0740412A3 (en) | 1997-01-02 |
| EP0740412A2 (en) | 1996-10-30 |
| TW299528B (ja) | 1997-03-01 |
| JP3151376B2 (ja) | 2001-04-03 |
| US5703523A (en) | 1997-12-30 |
| KR100186796B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0766381B1 (en) | Improved single-ended to differential converter with relaxed common-mode input requirements | |
| US6194959B1 (en) | Active filter circuit | |
| JPH0474882B2 (ja) | ||
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| JPH01161904A (ja) | 移相発振器 | |
| JPS5926126B2 (ja) | オンシツチヨウセイソウチ | |
| JPH08298436A (ja) | フィルタ回路 | |
| JPH06101664B2 (ja) | 再生波形等化回路 | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPS6376515A (ja) | 遅延回路 | |
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JPH01316014A (ja) | アクティブフィルター回路 | |
| US6816005B2 (en) | All pass filter | |
| JP2605280B2 (ja) | トーンコントロール回路 | |
| JP3099679B2 (ja) | 低域ろ波回路 | |
| JPH11205087A (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
| JP3109128B2 (ja) | シャープネス回路 | |
| JPS63276312A (ja) | グラフィックイコライザ回路 | |
| JPH10256852A (ja) | 可変伝達コンダクタンス増幅装置 | |
| JPH0344454B2 (ja) | ||
| JPH07263988A (ja) | トーンコントロール回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |