JPH11205087A - インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 - Google Patents
インピーダンス変換回路、映像機器、オーディオ機器及び通信装置Info
- Publication number
- JPH11205087A JPH11205087A JP10005716A JP571698A JPH11205087A JP H11205087 A JPH11205087 A JP H11205087A JP 10005716 A JP10005716 A JP 10005716A JP 571698 A JP571698 A JP 571698A JP H11205087 A JPH11205087 A JP H11205087A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- terminals
- differential pair
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】本発明は、インピーダンス変換回路、映像機
器、オーディオ機器及び通信装置に関し、従来に比して
高い周波数で使用でき、かつ集積回路化に適したインピ
ーダンス変換回路と、このインピーダンス変換回路を用
いた映像機器等を提案する。 【解決手段】第１及び第２の入力端電圧Ｖ１及び−Ｖ１
に応じてインピーダンス回路１１の第１及び第２の端子
（Ｖ２）及び（−Ｖ２）に駆動電流を供給すると共に、
この第１及び第２の端子電圧Ｖ２及び−Ｖ２に応じて第
２及び第１の入力端（−Ｖ１）及び（Ｖ１）より電流ｉ
Ｘを流出させる。
器、オーディオ機器及び通信装置に関し、従来に比して
高い周波数で使用でき、かつ集積回路化に適したインピ
ーダンス変換回路と、このインピーダンス変換回路を用
いた映像機器等を提案する。 【解決手段】第１及び第２の入力端電圧Ｖ１及び−Ｖ１
に応じてインピーダンス回路１１の第１及び第２の端子
（Ｖ２）及び（−Ｖ２）に駆動電流を供給すると共に、
この第１及び第２の端子電圧Ｖ２及び−Ｖ２に応じて第
２及び第１の入力端（−Ｖ１）及び（Ｖ１）より電流ｉ
Ｘを流出させる。
Description
【０００１】
【発明の属する技術分野】本発明は、インピーダンス変
換回路、映像機器、オーディオ機器及び通信装置に関
し、例えばラジオ受信機、テレビジョン受像機、衛星放
送受信機、ビデオテープレコーダ、移動体通信機等に適
用することができる。本発明は、第１及び第２の入力端
電圧に応じてインピーダンス回路の第１及び第２の端子
に駆動電流を供給すると共に、この第１及び第２の端子
電圧に応じて第２及び第１の入力端より電流を流出させ
ることにより、従来に比して高い周波数で使用でき、か
つ集積回路化に適したインピーダンス変換回路と、この
インピーダンス変換回路を用いた映像機器等を提案す
る。
換回路、映像機器、オーディオ機器及び通信装置に関
し、例えばラジオ受信機、テレビジョン受像機、衛星放
送受信機、ビデオテープレコーダ、移動体通信機等に適
用することができる。本発明は、第１及び第２の入力端
電圧に応じてインピーダンス回路の第１及び第２の端子
に駆動電流を供給すると共に、この第１及び第２の端子
電圧に応じて第２及び第１の入力端より電流を流出させ
ることにより、従来に比して高い周波数で使用でき、か
つ集積回路化に適したインピーダンス変換回路と、この
インピーダンス変換回路を用いた映像機器等を提案す
る。
【０００２】
【従来の技術】従来、オーディオ機器等の比較的周波数
の低い信号を処理する機器においては、図５に示すよう
なインピーダンス変換回路１により所望の特性によるイ
ンピーダンスが作成され、この作成したインピーダンス
によりオーディオ信号等を信号処理するようになされて
いる。
の低い信号を処理する機器においては、図５に示すよう
なインピーダンス変換回路１により所望の特性によるイ
ンピーダンスが作成され、この作成したインピーダンス
によりオーディオ信号等を信号処理するようになされて
いる。
【０００３】すなわちインピーダンス変換回路１は、５
つのインピーダンス回路２〜６が直列接続され、これら
インピーダンス回路２〜６間に演算増幅回路７及び８が
接続される。ここで５つのインピーダンス回路２〜６
は、必要とするインピーダンスに応じてそれぞれ所定の
インピーダンスＺＡ〜ＺＥに設定される。また第１の演
算増幅回路７は、第２及び第３のインピーダンス回路３
及び４の接続中点に反転入力端が接続され、第４及び第
５のインピーダンス回路５及び６の接続中点に非反転入
力端が接続され、出力端が第１及び第２のインピーダン
ス回路２及び３の接続中点に接続される。また第２の演
算増幅回路８は、このインピーダンス変換回路の入力端
Ｖｉｎに非反転入力端が接続され、第２及び第３のイン
ピーダンス回路３及び４の接続中点に反転入力端が接続
され、出力端が第３及び第４のインピーダンス回路４及
び５の接続中点に接続される。
つのインピーダンス回路２〜６が直列接続され、これら
インピーダンス回路２〜６間に演算増幅回路７及び８が
接続される。ここで５つのインピーダンス回路２〜６
は、必要とするインピーダンスに応じてそれぞれ所定の
インピーダンスＺＡ〜ＺＥに設定される。また第１の演
算増幅回路７は、第２及び第３のインピーダンス回路３
及び４の接続中点に反転入力端が接続され、第４及び第
５のインピーダンス回路５及び６の接続中点に非反転入
力端が接続され、出力端が第１及び第２のインピーダン
ス回路２及び３の接続中点に接続される。また第２の演
算増幅回路８は、このインピーダンス変換回路の入力端
Ｖｉｎに非反転入力端が接続され、第２及び第３のイン
ピーダンス回路３及び４の接続中点に反転入力端が接続
され、出力端が第３及び第４のインピーダンス回路４及
び５の接続中点に接続される。
【０００４】これによりインピーダンス変換回路１は、
入力端Ｖｉｎから見た入力インピーダンスＺｉｎを次式
により表すことができ、これによりインピーダンス回路
２〜６を種々に設定して入力インピーダンスＺｉｎを所
望の値に設定できるようになされている。
入力端Ｖｉｎから見た入力インピーダンスＺｉｎを次式
により表すことができ、これによりインピーダンス回路
２〜６を種々に設定して入力インピーダンスＺｉｎを所
望の値に設定できるようになされている。
【０００５】
【数１】
【０００６】
【発明が解決しようとする課題】ところでこのインピー
ダンス変換回路１は、演算増幅回路７及び８により動作
周波数が１〔ＭＨｚ〕以下に限られる問題がある。これ
によりビデオ帯域等の周波数帯では信号処理回路に適用
することが困難であった。
ダンス変換回路１は、演算増幅回路７及び８により動作
周波数が１〔ＭＨｚ〕以下に限られる問題がある。これ
によりビデオ帯域等の周波数帯では信号処理回路に適用
することが困難であった。
【０００７】また他の信号処理回路と一体に集積回路化
する場合、演算増幅回路７及び８を集積回路化すること
になり、その分素子数が増大し、これにより集積回路化
に不向きな問題もあった。
する場合、演算増幅回路７及び８を集積回路化すること
になり、その分素子数が増大し、これにより集積回路化
に不向きな問題もあった。
【０００８】本発明は以上の点を考慮してなされたもの
で、従来に比して高い周波数で使用でき、かつ集積回路
化に適したインピーダンス変換回路と、このインピーダ
ンス変換回路を用いた映像機器、オーディオ機器及び通
信装置を提案しようとするものである。
で、従来に比して高い周波数で使用でき、かつ集積回路
化に適したインピーダンス変換回路と、このインピーダ
ンス変換回路を用いた映像機器、オーディオ機器及び通
信装置を提案しようとするものである。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、インピーダンス回路をハイインピ
ーダンスにより直流バイアスした状態で、第１及び第２
の入力端の電圧に応じて、インピーダンス回路の第１及
び第２の端子にそれぞれ駆動電流を供給し、またこの第
１及び第２の端子の電圧に応じて、それぞれ第２及び第
１の入力端より電流を流出させる。
め本発明においては、インピーダンス回路をハイインピ
ーダンスにより直流バイアスした状態で、第１及び第２
の入力端の電圧に応じて、インピーダンス回路の第１及
び第２の端子にそれぞれ駆動電流を供給し、またこの第
１及び第２の端子の電圧に応じて、それぞれ第２及び第
１の入力端より電流を流出させる。
【００１０】インピーダンス回路をハイインピーダンス
により直流バイアスした状態で、第１及び第２の入力端
の電圧に応じて、インピーダンス回路の第１及び第２の
端子にそれぞれ駆動電流を供給し、またこの第１及び第
２の端子の電圧に応じて、それぞれ第２及び第１の入力
端より電流を流出させれば、第１及び第２の入力端より
見たインピーダンスにおいては、インピーダンス回路に
よるインピーダンスの逆数に所定の抵抗値を乗算したイ
ンピーダンスになる。これによりインピーダンス回路の
インピーダンスを変換してなる入力インピーダンスを得
ることができる。このとき差動対の組み合わせによりイ
ンピーダンス変換回路が作成されることにより、演算増
幅回路による場合のような周波数の制限を受けることな
く、動作周波数を拡大でき、また簡易な構成により容易
に集積回路化することができる。
により直流バイアスした状態で、第１及び第２の入力端
の電圧に応じて、インピーダンス回路の第１及び第２の
端子にそれぞれ駆動電流を供給し、またこの第１及び第
２の端子の電圧に応じて、それぞれ第２及び第１の入力
端より電流を流出させれば、第１及び第２の入力端より
見たインピーダンスにおいては、インピーダンス回路に
よるインピーダンスの逆数に所定の抵抗値を乗算したイ
ンピーダンスになる。これによりインピーダンス回路の
インピーダンスを変換してなる入力インピーダンスを得
ることができる。このとき差動対の組み合わせによりイ
ンピーダンス変換回路が作成されることにより、演算増
幅回路による場合のような周波数の制限を受けることな
く、動作周波数を拡大でき、また簡易な構成により容易
に集積回路化することができる。
【００１１】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
発明の実施の形態を詳述する。
【００１２】（１）第１の実施の形態 図１は、本発明の第１の実施の形態に係るインピーダン
ス変換回路を示す接続図である。このインピーダンス変
換回路１０は、前段に配置された所定の信号処理回路と
一体に集積回路を構成し、例えばオーディオ信号の信号
処理に適用される。
ス変換回路を示す接続図である。このインピーダンス変
換回路１０は、前段に配置された所定の信号処理回路と
一体に集積回路を構成し、例えばオーディオ信号の信号
処理に適用される。
【００１３】このインピーダンス変換回路１０におい
て、トランジスタＱ１及びＱ２は、差動対を構成する。
すなわちトランジスタＱ１及びＱ２は、コレクタが電源
ＶＣＣに接続され、ベースにバイアス電源Ｖｅが接続さ
れる。またトランジスタＱ１及びＱ２は、それぞれエミ
ッタに抵抗Ｒ１１及びＲ１２が接続され、この抵抗Ｒ１
１及びＲ１２の他端間に、所定のインピーダンス回路１
１が接続される。さらにトランジスタＱ１及びＱ２は、
この抵抗Ｒ１１及びＲ１２の他端がそれぞれトランジス
タＱ３及びＱ４を介して接地される。
て、トランジスタＱ１及びＱ２は、差動対を構成する。
すなわちトランジスタＱ１及びＱ２は、コレクタが電源
ＶＣＣに接続され、ベースにバイアス電源Ｖｅが接続さ
れる。またトランジスタＱ１及びＱ２は、それぞれエミ
ッタに抵抗Ｒ１１及びＲ１２が接続され、この抵抗Ｒ１
１及びＲ１２の他端間に、所定のインピーダンス回路１
１が接続される。さらにトランジスタＱ１及びＱ２は、
この抵抗Ｒ１１及びＲ１２の他端がそれぞれトランジス
タＱ３及びＱ４を介して接地される。
【００１４】これらトランジスタＱ３及びＱ４は、それ
ぞれエミッタに電流源１２及び１３が接続され、またエ
ミッタ間が抵抗Ｒ１３により接続され、トランジスタＱ
５及びＱ６にベース電圧が設定されるようになされてい
る。
ぞれエミッタに電流源１２及び１３が接続され、またエ
ミッタ間が抵抗Ｒ１３により接続され、トランジスタＱ
５及びＱ６にベース電圧が設定されるようになされてい
る。
【００１５】トランジスタＱ５及びＱ６は、それぞれ電
流源１４及び１５によりエミッタが接地され、またコレ
クタが電源ＶＣＣに接続される。またトランジスタＱ５
及びＱ６は、インピーダンス回路１１より、それぞれト
ランジスタＱ２側及びトランジスタＱ１側の端子電圧を
ベースに受け、このベースの接続とは逆に、各エミッタ
をそれぞれトランジスタＱ１及びＱ２側に対応するトラ
ンジスタＱ３及びＱ４のベースに接続する。
流源１４及び１５によりエミッタが接地され、またコレ
クタが電源ＶＣＣに接続される。またトランジスタＱ５
及びＱ６は、インピーダンス回路１１より、それぞれト
ランジスタＱ２側及びトランジスタＱ１側の端子電圧を
ベースに受け、このベースの接続とは逆に、各エミッタ
をそれぞれトランジスタＱ１及びＱ２側に対応するトラ
ンジスタＱ３及びＱ４のベースに接続する。
【００１６】これによりトランジスタＱ１及びＱ２は、
電源Ｖｅ、電流源１２〜１５、トランジスタＱ３〜Ｑ
６、抵抗Ｒ１１〜Ｒ１３と共に、インピーダンス回路１
１をバイアス電源Ｖｅにより決まる電圧により直流バイ
アスするハイインピーダンスのバイアス回路を構成す
る。
電源Ｖｅ、電流源１２〜１５、トランジスタＱ３〜Ｑ
６、抵抗Ｒ１１〜Ｒ１３と共に、インピーダンス回路１
１をバイアス電源Ｖｅにより決まる電圧により直流バイ
アスするハイインピーダンスのバイアス回路を構成す
る。
【００１７】ここで抵抗Ｒ１１及びＲ１２は、等しい抵
抗値Ｒ０に設定され、抵抗Ｒ１３は、抵抗Ｒ１１及びＲ
１２の抵抗値Ｒ０の２倍の抵抗値２Ｒ０に設定されるよ
うになされている。
抗値Ｒ０に設定され、抵抗Ｒ１３は、抵抗Ｒ１１及びＲ
１２の抵抗値Ｒ０の２倍の抵抗値２Ｒ０に設定されるよ
うになされている。
【００１８】トランジスタＱ７及びＱ８は、それぞれエ
ミッタに電流源１６及び１７が接続され、またエミッタ
間が抵抗Ｒ１４により接続される。また前段の信号処理
回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及
び第２の入力端がそれぞれベースに接続され、各コレク
タがインピーダンス回路１１の各端子に接続されるよう
になされている。ここで抵抗Ｒ１４は、抵抗値２Ｒ１に
設定される。
ミッタに電流源１６及び１７が接続され、またエミッタ
間が抵抗Ｒ１４により接続される。また前段の信号処理
回路より入力信号Ｖ１及び−Ｖ１の入力を受ける第１及
び第２の入力端がそれぞれベースに接続され、各コレク
タがインピーダンス回路１１の各端子に接続されるよう
になされている。ここで抵抗Ｒ１４は、抵抗値２Ｒ１に
設定される。
【００１９】これによりトランジスタＱ７及びＱ８は、
第１及び第２の入力端の電圧Ｖ１及び−Ｖ１に応じて、
インピーダンス回路１１の第１及び第２の端子にそれぞ
れ駆動電流を供給する第１の差動対を構成する。
第１及び第２の入力端の電圧Ｖ１及び−Ｖ１に応じて、
インピーダンス回路１１の第１及び第２の端子にそれぞ
れ駆動電流を供給する第１の差動対を構成する。
【００２０】これに対してトランジスタＱ９及びＱ１０
は、それぞれエミッタに電流源１８及び１９が接続さ
れ、またエミッタ間が抵抗Ｒ１５により接続される。ま
たそれぞれコレクタを第２及び第１の入力端に接続し、
各ベースをトランジスタＱ５及びＱ６のエミッタに接続
する。これによりトランジスタＱ９及びＱ１０は、トラ
ンジスタＱ５及びＱ６、電流源１４、１５、１８、１
９、抵抗Ｒ１５と共に、インピーダンス回路１１の第１
及び第２の端子の電圧に応じて、それぞれ第２及び第１
の入力端より電流を流出させる第２の差動対を構成す
る。ここで抵抗Ｒ１５は、抵抗値２Ｒ２に設定される。
は、それぞれエミッタに電流源１８及び１９が接続さ
れ、またエミッタ間が抵抗Ｒ１５により接続される。ま
たそれぞれコレクタを第２及び第１の入力端に接続し、
各ベースをトランジスタＱ５及びＱ６のエミッタに接続
する。これによりトランジスタＱ９及びＱ１０は、トラ
ンジスタＱ５及びＱ６、電流源１４、１５、１８、１
９、抵抗Ｒ１５と共に、インピーダンス回路１１の第１
及び第２の端子の電圧に応じて、それぞれ第２及び第１
の入力端より電流を流出させる第２の差動対を構成す
る。ここで抵抗Ｒ１５は、抵抗値２Ｒ２に設定される。
【００２１】以上の構成において、前段の信号処理回路
より入力される入力信号Ｖ１及び−Ｖ１は、トランジス
タＱ７及びＱ８に入力され、このトランジスタＱ７及び
Ｑ８の電流駆動により、インピーダンス回路１１に駆動
電流が供給される。
より入力される入力信号Ｖ１及び−Ｖ１は、トランジス
タＱ７及びＱ８に入力され、このトランジスタＱ７及び
Ｑ８の電流駆動により、インピーダンス回路１１に駆動
電流が供給される。
【００２２】ここでインピーダンス回路１１の端子電圧
をそれぞれＶ２及び−Ｖ２とし、インピーダンス回路１
１のトランジスタＱ１側端においてキルヒホッフの定理
を適用すると、このインピーダンス変換回路１０におい
ては、次式の関係式を得ることができる。なおここでｉ
１は、抵抗Ｒ１１の電流であり、ｉ２は、インピーダン
ス回路１１の電流である。またｉ３は、トランジスタＱ
３のコレクタ電流であり、ｉ４は、トランジスタＱ８の
コレクタ電流である。またＺは、インピーダンス回路１
１のインピーダンス２Ｚの１／２の値である。
をそれぞれＶ２及び−Ｖ２とし、インピーダンス回路１
１のトランジスタＱ１側端においてキルヒホッフの定理
を適用すると、このインピーダンス変換回路１０におい
ては、次式の関係式を得ることができる。なおここでｉ
１は、抵抗Ｒ１１の電流であり、ｉ２は、インピーダン
ス回路１１の電流である。またｉ３は、トランジスタＱ
３のコレクタ電流であり、ｉ４は、トランジスタＱ８の
コレクタ電流である。またＺは、インピーダンス回路１
１のインピーダンス２Ｚの１／２の値である。
【００２３】
【数２】
【００２４】
【数３】
【００２５】
【数４】
【００２６】
【数５】
【００２７】ここでトランジスタＱ５及びＱ６のベース
にコンデンサＣ１３の両端が接続され、これらトランジ
スタＱ５及びＱ６のエミッタが、他方のトランジスタＱ
２及びＱ１に接続されたトランジスタＱ４及びＱ３のベ
ースに接続されるようになされていることにより、
（２）式の電流ｉ３は、次式により表される。
にコンデンサＣ１３の両端が接続され、これらトランジ
スタＱ５及びＱ６のエミッタが、他方のトランジスタＱ
２及びＱ１に接続されたトランジスタＱ４及びＱ３のベ
ースに接続されるようになされていることにより、
（２）式の電流ｉ３は、次式により表される。
【００２８】
【数６】
【００２９】これら（３）〜（６）式を（２）式に代入
すれば、次式の関係式を得ることができる。
すれば、次式の関係式を得ることができる。
【００３０】
【数７】
【００３１】ここでトランジスタＱ９及びＱ１０のベー
スがそれぞれトランジスタＱ５及びＱ６のエミッタに接
続されていることにより、インピーダンス変換回路１０
は、このトランジスタＱ９及びＱ１０により、インピー
ダンス回路１１の端子電圧に応じて、第１及び第２の入
力端より、次式で表される電流ｉＸを流出させることに
なる。
スがそれぞれトランジスタＱ５及びＱ６のエミッタに接
続されていることにより、インピーダンス変換回路１０
は、このトランジスタＱ９及びＱ１０により、インピー
ダンス回路１１の端子電圧に応じて、第１及び第２の入
力端より、次式で表される電流ｉＸを流出させることに
なる。
【００３２】
【数８】
【００３３】ここで（７）式を（８）式に代入すれば、
次式の関係式を得ることができる。
次式の関係式を得ることができる。
【００３４】
【数９】
【００３５】これにより入力端よりインピーダンス変換
回路１０を見たインピーダンスＺ１は、次式により表さ
れ、図２に示すように、入力端の両端に、インピーダン
スＺ１が接続されていることが分かる。すなわちこのイ
ンピーダンス変換回路１０の入力端より見たインピーダ
ンスＺ１においては、インピーダンス回路１１のインピ
ーダンス２Ｚの１／２の逆数に、差動対に配置された抵
抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗
値Ｒ１、Ｒ２を乗算した値となる。またこのインピーダ
ンスＺ１の中点においては、接地されていることにな
る。
回路１０を見たインピーダンスＺ１は、次式により表さ
れ、図２に示すように、入力端の両端に、インピーダン
スＺ１が接続されていることが分かる。すなわちこのイ
ンピーダンス変換回路１０の入力端より見たインピーダ
ンスＺ１においては、インピーダンス回路１１のインピ
ーダンス２Ｚの１／２の逆数に、差動対に配置された抵
抗２Ｒ１、２Ｒ２の半分の抵抗値Ｒ１４、Ｒ１５の抵抗
値Ｒ１、Ｒ２を乗算した値となる。またこのインピーダ
ンスＺ１の中点においては、接地されていることにな
る。
【００３６】
【数１０】
【００３７】これによりこのインピーダンス変換回路１
０においては、インピーダンス回路１１のインピーダン
スを変換することができ、インピーダンス回路１１に種
々の素子を配置して、集積回路全体として所望の特性を
実現できることが分かる。
０においては、インピーダンス回路１１のインピーダン
スを変換することができ、インピーダンス回路１１に種
々の素子を配置して、集積回路全体として所望の特性を
実現できることが分かる。
【００３８】すなわちインピーダンス回路１１に容量Ｃ
のコンデンサを接続すれば、インピーダンス回路１１の
インピーダンスＺは、１／ＳＣと表し得ることにより、
（１０）式に代入して、このインピーダンス変換回路１
０の入力インピーダンスＺ１を次式により表すことがで
きる。なおここで、Ｓは、ラプラス演算子である。
のコンデンサを接続すれば、インピーダンス回路１１の
インピーダンスＺは、１／ＳＣと表し得ることにより、
（１０）式に代入して、このインピーダンス変換回路１
０の入力インピーダンスＺ１を次式により表すことがで
きる。なおここで、Ｓは、ラプラス演算子である。
【００３９】
【数１１】
【００４０】これによりインピーダンス回路１１にコン
デンサを配置して、集積回路内に、値Ｃ・Ｒ１・Ｒ２の
インダクタンスを形成できることが分かる。また抵抗値
Ｒ１及びＲ２を選択して、小容量のコンデンサにより所
望のインダクタンスを形成できることが分かる。
デンサを配置して、集積回路内に、値Ｃ・Ｒ１・Ｒ２の
インダクタンスを形成できることが分かる。また抵抗値
Ｒ１及びＲ２を選択して、小容量のコンデンサにより所
望のインダクタンスを形成できることが分かる。
【００４１】またこれとは逆に、インピーダンス回路１
１に値Ｌのインダクタンスを接続すれば、インピーダン
ス回路１１のインピーダンスＺは、ＳＬと表し得ること
により、（１０）式に代入して、このインピーダンス変
換回路１０の入力インピーダンスＺ１を次式により表す
ことができる。
１に値Ｌのインダクタンスを接続すれば、インピーダン
ス回路１１のインピーダンスＺは、ＳＬと表し得ること
により、（１０）式に代入して、このインピーダンス変
換回路１０の入力インピーダンスＺ１を次式により表す
ことができる。
【００４２】
【数１２】
【００４３】これによりインピーダンス回路１１にイン
ダクタンスを配置して、容量Ｌ／Ｒ１Ｒ２によるコンデ
ンサを形成できることが分かる。また抵抗値Ｒ１及びＲ
２を選択して、小容量のインダクタンスにより所望の容
量によるコンデンサを形成できることが分かる。
ダクタンスを配置して、容量Ｌ／Ｒ１Ｒ２によるコンデ
ンサを形成できることが分かる。また抵抗値Ｒ１及びＲ
２を選択して、小容量のインダクタンスにより所望の容
量によるコンデンサを形成できることが分かる。
【００４４】またインダクタンス及びコンデンサの並列
接続回路をインピーダンス回路１１に配置すると、この
インピーダンス回路１１においては、インピーダンスＺ
を１／（ＳＣ＋１／ＳＬ）で表し得ることにより、（１
０）式に代入して、このインピーダンス変換回路１０の
入力インピーダンスＺ１を次式により表すことができ
る。
接続回路をインピーダンス回路１１に配置すると、この
インピーダンス回路１１においては、インピーダンスＺ
を１／（ＳＣ＋１／ＳＬ）で表し得ることにより、（１
０）式に代入して、このインピーダンス変換回路１０の
入力インピーダンスＺ１を次式により表すことができ
る。
【００４５】
【数１３】
【００４６】これによりこの場合には、容量Ｌ／Ｒ１Ｒ
２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタ
ンスの直列接続回路によるインピーダンスＺ１を形成で
きることが分かる。
２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタ
ンスの直列接続回路によるインピーダンスＺ１を形成で
きることが分かる。
【００４７】またインダクタンス及びコンデンサの直列
接続回路をインピーダンス回路１１に配置すると、この
インピーダンス回路１１においては、インピーダンスＺ
を１／ＳＣ＋ＳＬで表し得ることにより、（１０）式に
代入して、このインピーダンス変換回路１０の入力イン
ピーダンスＺ１を次式により表すことができる。
接続回路をインピーダンス回路１１に配置すると、この
インピーダンス回路１１においては、インピーダンスＺ
を１／ＳＣ＋ＳＬで表し得ることにより、（１０）式に
代入して、このインピーダンス変換回路１０の入力イン
ピーダンスＺ１を次式により表すことができる。
【００４８】
【数１４】
【００４９】これによりこの場合には、容量Ｌ／Ｒ１Ｒ
２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタ
ンスの並列接続回路によるインピーダンスＺ１を形成で
きることが分かる。
２によるコンデンサと、値ＣＲ１Ｒ２によるインダクタ
ンスの並列接続回路によるインピーダンスＺ１を形成で
きることが分かる。
【００５０】以上の構成によれば、第１及び第２の入力
端電圧Ｖ１及び−Ｖ１に応じてインピーダンス回路１１
の第１及び第２の端子に駆動電流を供給すると共に、こ
の第１及び第２の端子電圧に応じて第２及び第１の入力
端より電流を流出させることにより、複数対の差動対に
よりインピーダンス変換回路を構成することができる。
これにより従来に比して高い周波数で使用でき、かつ集
積回路化に適したインピーダンス変換回路を得ることが
できる。
端電圧Ｖ１及び−Ｖ１に応じてインピーダンス回路１１
の第１及び第２の端子に駆動電流を供給すると共に、こ
の第１及び第２の端子電圧に応じて第２及び第１の入力
端より電流を流出させることにより、複数対の差動対に
よりインピーダンス変換回路を構成することができる。
これにより従来に比して高い周波数で使用でき、かつ集
積回路化に適したインピーダンス変換回路を得ることが
できる。
【００５１】またＮＰＮ型トランジスタの差動対により
構成することにより、全体構成を簡略化でき、また従来
に比して動作可能な電源電圧ＶＣＣを低減することがで
きる。
構成することにより、全体構成を簡略化でき、また従来
に比して動作可能な電源電圧ＶＣＣを低減することがで
きる。
【００５２】（２）第２の実施の形態 図３は、本発明の第２の実施の形態に係るインピーダン
ス変換回路を示す接続図である。この実施の形態におい
ては、このインピーダンス変換回路２０が所定の信号処
理回路と共に集積回路化される。なおこの図３に示す構
成において、図１について上述した構成と同一の構成
は、対応する符号を付して示し、重複した説明は省略す
る。
ス変換回路を示す接続図である。この実施の形態におい
ては、このインピーダンス変換回路２０が所定の信号処
理回路と共に集積回路化される。なおこの図３に示す構
成において、図１について上述した構成と同一の構成
は、対応する符号を付して示し、重複した説明は省略す
る。
【００５３】このインピーダンス変換回路２０は、前段
の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受
ける第１及び第２の入力端に対応して、後段の信号処理
回路に出力信号Ｖ３及び−Ｖ３を送出する出力端が配置
される。さらにこの入力端に対する出力端の配置に対応
するように、トランジスタＱ７及びＱ８の差動対に対応
するトランジスタＱ１７及びＱ１８による差動対、この
トランジスタＱ１７及びＱ１８の各エミッタを接地する
電流源２６、２７、トランジスタＱ１７及びＱ１８のエ
ミッタ間を接続する抵抗Ｒ２４が配置される。これらト
ランジスタＱ１７及びＱ１８は、トランジスタＱ７及び
Ｑ８に対応するように、出力端、インピーダンス回路１
１等に接続され、抵抗Ｒ２４の抵抗値が抵抗Ｒ１４と等
しい抵抗値に設定される。
の信号処理回路より入力信号Ｖ１及び−Ｖ１の入力を受
ける第１及び第２の入力端に対応して、後段の信号処理
回路に出力信号Ｖ３及び−Ｖ３を送出する出力端が配置
される。さらにこの入力端に対する出力端の配置に対応
するように、トランジスタＱ７及びＱ８の差動対に対応
するトランジスタＱ１７及びＱ１８による差動対、この
トランジスタＱ１７及びＱ１８の各エミッタを接地する
電流源２６、２７、トランジスタＱ１７及びＱ１８のエ
ミッタ間を接続する抵抗Ｒ２４が配置される。これらト
ランジスタＱ１７及びＱ１８は、トランジスタＱ７及び
Ｑ８に対応するように、出力端、インピーダンス回路１
１等に接続され、抵抗Ｒ２４の抵抗値が抵抗Ｒ１４と等
しい抵抗値に設定される。
【００５４】またインピーダンス変換回路２０は、この
入力端に対する出力端の配置に対応するように、トラン
ジスタＱ９及びＱ１０の差動対に対応するトランジスタ
Ｑ１９及びＱ２０による差動対、このトランジスタＱ１
９及びＱ２０の各エミッタを接地する電流源２８、２
９、トランジスタＱ１９及びＱ２０のエミッタ間を接続
する抵抗Ｒ２５が配置される。これらトランジスタＱ１
９及びＱ２０は、トランジスタＱ９及びＱ１０に対応す
るように、出力端、インピーダンス回路１１等に接続さ
れ、また抵抗Ｒ２５の抵抗値が抵抗Ｒ１５と等しい抵抗
値に設定される。
入力端に対する出力端の配置に対応するように、トラン
ジスタＱ９及びＱ１０の差動対に対応するトランジスタ
Ｑ１９及びＱ２０による差動対、このトランジスタＱ１
９及びＱ２０の各エミッタを接地する電流源２８、２
９、トランジスタＱ１９及びＱ２０のエミッタ間を接続
する抵抗Ｒ２５が配置される。これらトランジスタＱ１
９及びＱ２０は、トランジスタＱ９及びＱ１０に対応す
るように、出力端、インピーダンス回路１１等に接続さ
れ、また抵抗Ｒ２５の抵抗値が抵抗Ｒ１５と等しい抵抗
値に設定される。
【００５５】図３に示す構成において、第１の実施の形
態と同様に、インピーダンス回路１１の一端についてキ
ルヒホッフの定理を適用すると、次式の関係式を得るこ
とができる。なおここでｉ５は、トランジスタＱ１８の
コレクタ電流である。
態と同様に、インピーダンス回路１１の一端についてキ
ルヒホッフの定理を適用すると、次式の関係式を得るこ
とができる。なおここでｉ５は、トランジスタＱ１８の
コレクタ電流である。
【００５６】
【数１５】
【００５７】
【数１６】
【００５８】この（１６）式を（３）〜（６）式と共に
（１５）式に代入すれば、次式の関係式を得ることがで
きる。
（１５）式に代入すれば、次式の関係式を得ることがで
きる。
【００５９】
【数１７】
【００６０】この場合、トランジスタＱ９及びＱ１０
は、（８）式について上述した電流値ｉＸに代えて、次
式により表される電流ｉＸ１を第１及び第２の出力端よ
り流出させ、トランジスタＱ１９及びＱ２０は、同様に
電流ｉＸ２を出力端より流出させることになる。
は、（８）式について上述した電流値ｉＸに代えて、次
式により表される電流ｉＸ１を第１及び第２の出力端よ
り流出させ、トランジスタＱ１９及びＱ２０は、同様に
電流ｉＸ２を出力端より流出させることになる。
【００６１】
【数１８】
【００６２】
【数１９】
【００６３】これによりこの実施の形態においては、入
力電圧Ｖ１でなる第１の入力端と、対応する出力電圧Ｖ
３でなる第１の出力端においては、異なる向きにより等
しい電流値ｉＸ１（ｉＸ２）が流れ、また同様に入力電
圧−Ｖ１でなる第２の入力端と、対応する出力電圧−Ｖ
３でなる第２の出力端においても、異なる向きにより等
しい電流値ｉＸ１（ｉＸ２）が流れることが分かる。
力電圧Ｖ１でなる第１の入力端と、対応する出力電圧Ｖ
３でなる第１の出力端においては、異なる向きにより等
しい電流値ｉＸ１（ｉＸ２）が流れ、また同様に入力電
圧−Ｖ１でなる第２の入力端と、対応する出力電圧−Ｖ
３でなる第２の出力端においても、異なる向きにより等
しい電流値ｉＸ１（ｉＸ２）が流れることが分かる。
【００６４】これは第１及び第２の入力端間で入出力す
る電流値と等しい電流値が第１及び第２の出力端間で入
出力することを意味し、これにより図４に示すように、
このインピーダンス変換回路２０においては、入力端及
び出力端間に所定インピーダンスＺ２による２端子対の
回路網が形成されることを意味する。
る電流値と等しい電流値が第１及び第２の出力端間で入
出力することを意味し、これにより図４に示すように、
このインピーダンス変換回路２０においては、入力端及
び出力端間に所定インピーダンスＺ２による２端子対の
回路網が形成されることを意味する。
【００６５】これにより入力電圧Ｖ１及び出力電圧Ｖ３
間の電位差（Ｖ１−Ｖ３）について、次式の関係式によ
り、これら２端子対回路網によるインピーダンスＺ２を
計算することができる。
間の電位差（Ｖ１−Ｖ３）について、次式の関係式によ
り、これら２端子対回路網によるインピーダンスＺ２を
計算することができる。
【００６６】
【数２０】
【００６７】すなわちこのインピーダンス変換回路２０
においては、入力端及び出力端間に所定インピーダンス
Ｚ２が接続され、このインピーダンスＺ２が、インピー
ダンス回路１１のインピーダンス２Ｚの１／２の逆数
に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵
抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値と
なる。
においては、入力端及び出力端間に所定インピーダンス
Ｚ２が接続され、このインピーダンスＺ２が、インピー
ダンス回路１１のインピーダンス２Ｚの１／２の逆数
に、差動対に配置された抵抗２Ｒ１、２Ｒ２の半分の抵
抗値Ｒ１４、Ｒ１５の抵抗値Ｒ１、Ｒ２を乗算した値と
なる。
【００６８】またこの（２０）式によるインピーダンス
Ｚ２は、（１０）式について説明したインピーダンスＺ
１と等しいことにより、この実施の形態においても、
（１１）〜（１４）式の関係が成立し、インピーダンス
回路１１にキャパシタンス、インダクタンスを適用した
場合には、インダクタンス、キャパシタンスをそれぞれ
配置した場合と同様のインピーダンスＺ２を得ることが
でき、またキャパシタンス、インダクタンスの並列接
続、直列接続の場合には、これらを直並列変換ができる
ことがわかる。
Ｚ２は、（１０）式について説明したインピーダンスＺ
１と等しいことにより、この実施の形態においても、
（１１）〜（１４）式の関係が成立し、インピーダンス
回路１１にキャパシタンス、インダクタンスを適用した
場合には、インダクタンス、キャパシタンスをそれぞれ
配置した場合と同様のインピーダンスＺ２を得ることが
でき、またキャパシタンス、インダクタンスの並列接
続、直列接続の場合には、これらを直並列変換ができる
ことがわかる。
【００６９】図３に示す構成によれば、第１の実施の構
成に加えて、第３及び第４の入力端でなる第１及び第２
の出力端の電圧に応じて、インピーダンス回路１１の第
１及び第２の端子にそれぞれ駆動電流を供給する第３の
差動対と、インピーダンス回路１１の第１及び第２の端
子の電圧に応じて、それぞれ第２及び第１の入力端より
電流を流出させる第４の差動対とを配置することによ
り、所望のインピーダンスによる２端子対回路網を形成
して、第１の実施の形態と同様の効果を得ることができ
る。
成に加えて、第３及び第４の入力端でなる第１及び第２
の出力端の電圧に応じて、インピーダンス回路１１の第
１及び第２の端子にそれぞれ駆動電流を供給する第３の
差動対と、インピーダンス回路１１の第１及び第２の端
子の電圧に応じて、それぞれ第２及び第１の入力端より
電流を流出させる第４の差動対とを配置することによ
り、所望のインピーダンスによる２端子対回路網を形成
して、第１の実施の形態と同様の効果を得ることができ
る。
【００７０】また従来困難であったインダクタンスとキ
ャパシタンスとの梯子型伝送網をＩＣ内に構築すること
ができ、これにより楕円関数を用いたＴ型の回路を実現
することができる。また同時に少ない素子数で高いＱ値
のフィルターを２端子対回路網で実現することができ
る。
ャパシタンスとの梯子型伝送網をＩＣ内に構築すること
ができ、これにより楕円関数を用いたＴ型の回路を実現
することができる。また同時に少ない素子数で高いＱ値
のフィルターを２端子対回路網で実現することができ
る。
【００７１】また２端子対を形成できることにより、イ
ンピーダンス変換回路を完全差動で動作させることがで
きる。これにより従来のアクティブフィルターでは実現
困難な差動動作のアクティブフィルターを構築すること
ができる。さらにこのような差動動作型によって、回路
内に信号電流のループを形成することができ、インピー
ダンス変換回路として安定度を向上することができ、ま
た消費電力を低減し、チップ面積を縮小することができ
る。
ンピーダンス変換回路を完全差動で動作させることがで
きる。これにより従来のアクティブフィルターでは実現
困難な差動動作のアクティブフィルターを構築すること
ができる。さらにこのような差動動作型によって、回路
内に信号電流のループを形成することができ、インピー
ダンス変換回路として安定度を向上することができ、ま
た消費電力を低減し、チップ面積を縮小することができ
る。
【００７２】（３）他の実施の形態 なお上述の実施の形態においては、本発明をオーディオ
信号の信号処理回路に適用する場合について述べたが、
本発明はこれに限らず、種々のオーディオ機器、ビデオ
テープレコーダ等の映像機器、さらには携帯電話等の無
線通信装置、ケーブルテレビ等の有線による通信装置に
広く適用することができる。
信号の信号処理回路に適用する場合について述べたが、
本発明はこれに限らず、種々のオーディオ機器、ビデオ
テープレコーダ等の映像機器、さらには携帯電話等の無
線通信装置、ケーブルテレビ等の有線による通信装置に
広く適用することができる。
【００７３】
【発明の効果】上述のように本発明によれば、第１及び
第２の入力端電圧に応じてインピーダンス回路の第１及
び第２の端子に駆動電流を供給すると共に、この第１及
び第２の端子電圧に応じて第２及び第１の入力端より電
流を流出させることにより、従来に比して高い周波数で
使用でき、かつ集積回路化に適したインピーダンス変換
回路と、このインピーダンス変換回路を用いた映像機器
等を得ることができる。
第２の入力端電圧に応じてインピーダンス回路の第１及
び第２の端子に駆動電流を供給すると共に、この第１及
び第２の端子電圧に応じて第２及び第１の入力端より電
流を流出させることにより、従来に比して高い周波数で
使用でき、かつ集積回路化に適したインピーダンス変換
回路と、このインピーダンス変換回路を用いた映像機器
等を得ることができる。
【図１】本発明の第１の実施の形態に係るインピーダン
ス変換回路を示す接続図である。
ス変換回路を示す接続図である。
【図２】図１のインピーダンス変換回路の等化回路を示
す接続図である。
す接続図である。
【図３】本発明の第２の実施の形態に係るインピーダン
ス変換回路を示す接続図である。
ス変換回路を示す接続図である。
【図４】図３のインピーダンス変換回路の等化回路を示
す接続図である。
す接続図である。
【図５】従来のインピーダンス変換回路を示すブロック
図である。
図である。
１、１０、２０……インピーダンス変換回路、Ｑ１〜Ｑ
２０……トランジスタ、Ｒ１１〜Ｒ２５……抵抗
２０……トランジスタ、Ｒ１１〜Ｒ２５……抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村山 宜弘 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (16)
- 【請求項１】第１及び第２の端子を有する所定インピー
ダンスのインピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第１及び第２の入力端の電圧に応じて、前記インピーダ
ンス回路の第１及び第２の端子にそれぞれ駆動電流を供
給する第１の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第２及び第１の入力端より電流を
流出させる第２の差動対とを備えることを特徴とするイ
ンピーダンス変換回路。 - 【請求項２】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項１に記載のインピ
ーダンス変換回路。 - 【請求項３】第３及び第４の入力端の電圧に応じて、前
記インピーダンス回路の第１及び第２の端子にそれぞれ
駆動電流を供給する第３の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第４及び第３の入力端より電流を
流出させる第４の差動対とを有することを特徴とする請
求項１に記載のインピーダンス変換回路。 - 【請求項４】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項３に記載のインピ
ーダンス変換回路。 - 【請求項５】インピーダンス変換回路を有する映像機器
であって、 前記インピーダンス変換回路は、 第１及び第２の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第１及び第２の入力端の電圧に応じて、前記インピーダ
ンス回路の第１及び第２の端子にそれぞれ駆動電流を供
給する第１の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第２及び第１の入力端より電流を
流出させる第２の差動対とを有することを特徴とする映
像機器。 - 【請求項６】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項５に記載の映像機
器。 - 【請求項７】第３及び第４の入力端の電圧に応じて、前
記インピーダンス回路の第１及び第２の端子にそれぞれ
駆動電流を供給する第３の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第４及び第３の入力端より電流を
流出させる第４の差動対とを有することを特徴とする請
求項５に記載の映像機器。 - 【請求項８】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項７に記載の映像機
器。 - 【請求項９】インピーダンス変換回路を有するオーディ
オ機器であって、 前記インピーダンス変換回路は、 第１及び第２の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第１及び第２の入力端の電圧に応じて、前記インピーダ
ンス回路の第１及び第２の端子にそれぞれ駆動電流を供
給する第１の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第２及び第１の入力端より電流を
流出させる第２の差動対とを有することを特徴とするオ
ーディオ機器。 - 【請求項１０】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項９に記載のオーデ
ィオ機器。 - 【請求項１１】第３及び第４の入力端の電圧に応じて、
前記インピーダンス回路の第１及び第２の端子にそれぞ
れ駆動電流を供給する第３の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第４及び第３の入力端より電流を
流出させる第４の差動対とを有することを特徴とする請
求項９に記載のオーディオ機器。 - 【請求項１２】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項１１に記載のオー
ディオ機器。 - 【請求項１３】インピーダンス変換回路を有する通信装
置であって、 前記インピーダンス変換回路は、 第１及び第２の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第１及び第２の入力端の電圧に応じて、前記インピーダ
ンス回路の第１及び第２の端子にそれぞれ駆動電流を供
給する第１の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第２及び第１の入力端より電流を
流出させる第２の差動対とを有することを特徴とする通
信装置。 - 【請求項１４】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項１３に記載の通信
装置。 - 【請求項１５】第３及び第４の入力端の電圧に応じて、
前記インピーダンス回路の第１及び第２の端子にそれぞ
れ駆動電流を供給する第３の差動対と、 前記インピーダンス回路の第１及び第２の端子の電圧に
応じて、それぞれ前記第４及び第３の入力端より電流を
流出させる第４の差動対とを有することを特徴とする請
求項１３に記載の通信装置。 - 【請求項１６】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項１５に記載の通信
装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
| TW087121992A TW437164B (en) | 1998-01-14 | 1998-12-31 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
| US09/229,686 US6107842A (en) | 1998-01-14 | 1999-01-13 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
| KR10-1999-0000675A KR100539625B1 (ko) | 1998-01-14 | 1999-01-13 | 임피던스변환회로, 영상기기, 오디오기기 및 통신장치 |
| DE19901158A DE19901158A1 (de) | 1998-01-14 | 1999-01-14 | Impedanzwandlerschaltung, Videovorrichtung, Audiovorrichtung und Kommunikationsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205087A true JPH11205087A (ja) | 1999-07-30 |
| JP4210873B2 JP4210873B2 (ja) | 2009-01-21 |
Family
ID=11618852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00571698A Expired - Fee Related JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6107842A (ja) |
| JP (1) | JP4210873B2 (ja) |
| KR (1) | KR100539625B1 (ja) |
| DE (1) | DE19901158A1 (ja) |
| TW (1) | TW437164B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352416A (ja) * | 2005-06-15 | 2006-12-28 | Sony Corp | インピーダンス変換回路 |
| JP2007184854A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | アクティブインダクタンス回路、フィルタ回路及び受信回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2374370A1 (en) * | 2002-03-04 | 2003-09-04 | Northern Airborne Technology Ltd. | Universal tie line adapter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
| JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Ｍｏｓ差動電圧電流変換回路 |
| JP2644191B2 (ja) * | 1994-08-04 | 1997-08-25 | 日本電気エンジニアリング株式会社 | バッファアンプ |
| EP0726652B1 (en) * | 1995-02-10 | 2001-10-17 | Alcatel | Linear tunable Gm-C integrator |
| US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
-
1998
- 1998-01-14 JP JP00571698A patent/JP4210873B2/ja not_active Expired - Fee Related
- 1998-12-31 TW TW087121992A patent/TW437164B/zh not_active IP Right Cessation
-
1999
- 1999-01-13 US US09/229,686 patent/US6107842A/en not_active Expired - Fee Related
- 1999-01-13 KR KR10-1999-0000675A patent/KR100539625B1/ko not_active IP Right Cessation
- 1999-01-14 DE DE19901158A patent/DE19901158A1/de not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006352416A (ja) * | 2005-06-15 | 2006-12-28 | Sony Corp | インピーダンス変換回路 |
| US7235981B2 (en) | 2005-06-15 | 2007-06-26 | Sony Corporation | Impedance conversion circuit and integrated circuit including thereof |
| US7417439B2 (en) | 2005-06-15 | 2008-08-26 | Sony Corporation | Impedance conversion circuit and integrated circuit including thereof |
| JP4720308B2 (ja) * | 2005-06-15 | 2011-07-13 | ソニー株式会社 | インピーダンス変換回路 |
| JP2007184854A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | アクティブインダクタンス回路、フィルタ回路及び受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19901158A1 (de) | 1999-07-15 |
| TW437164B (en) | 2001-05-28 |
| KR100539625B1 (ko) | 2005-12-28 |
| JP4210873B2 (ja) | 2009-01-21 |
| KR19990067879A (ko) | 1999-08-25 |
| US6107842A (en) | 2000-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4310383B2 (ja) | 差動オーディオ線受信器 | |
| Horng | New configuration for realizing universal voltage-mode filter using two current feedback amplifiers | |
| US4122417A (en) | Variable equalizer | |
| JPH11205087A (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| US5266905A (en) | Audio amplifier with amplified feedback | |
| JP2516706B2 (ja) | アンプ | |
| JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
| US5793264A (en) | LAN equalizer | |
| US6501332B1 (en) | Apparatus and method for electrical signal amplification | |
| US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
| JPH0537245A (ja) | 電子回路 | |
| US7348850B2 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPH11205085A (ja) | バンドパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
| JPH08298436A (ja) | フィルタ回路 | |
| JPH11103237A (ja) | ハイインピーダンス回路 | |
| JP2658102B2 (ja) | 周波数特性調整回路 | |
| JPH11205084A (ja) | ハイパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JP3736070B2 (ja) | アクティブインダクタンス回路 | |
| JP3339546B2 (ja) | オーディオ信号増幅回路 | |
| JP4103165B2 (ja) | アクティブ伝送網回路 | |
| JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
| JPH04150513A (ja) | フィルタ回路 | |
| JP3099679B2 (ja) | 低域ろ波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |