JPH11205087A - インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 - Google Patents
インピーダンス変換回路、映像機器、オーディオ機器及び通信装置Info
- Publication number
- JPH11205087A JPH11205087A JP10005716A JP571698A JPH11205087A JP H11205087 A JPH11205087 A JP H11205087A JP 10005716 A JP10005716 A JP 10005716A JP 571698 A JP571698 A JP 571698A JP H11205087 A JPH11205087 A JP H11205087A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- terminals
- differential pair
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/148—Video amplifiers
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
器、オーディオ機器及び通信装置に関し、従来に比して
高い周波数で使用でき、かつ集積回路化に適したインピ
ーダンス変換回路と、このインピーダンス変換回路を用
いた映像機器等を提案する。 【解決手段】第1及び第2の入力端電圧V1及び−V1
に応じてインピーダンス回路11の第1及び第2の端子
(V2)及び(−V2)に駆動電流を供給すると共に、
この第1及び第2の端子電圧V2及び−V2に応じて第
2及び第1の入力端(−V1)及び(V1)より電流i
Xを流出させる。
Description
換回路、映像機器、オーディオ機器及び通信装置に関
し、例えばラジオ受信機、テレビジョン受像機、衛星放
送受信機、ビデオテープレコーダ、移動体通信機等に適
用することができる。本発明は、第1及び第2の入力端
電圧に応じてインピーダンス回路の第1及び第2の端子
に駆動電流を供給すると共に、この第1及び第2の端子
電圧に応じて第2及び第1の入力端より電流を流出させ
ることにより、従来に比して高い周波数で使用でき、か
つ集積回路化に適したインピーダンス変換回路と、この
インピーダンス変換回路を用いた映像機器等を提案す
る。
の低い信号を処理する機器においては、図5に示すよう
なインピーダンス変換回路1により所望の特性によるイ
ンピーダンスが作成され、この作成したインピーダンス
によりオーディオ信号等を信号処理するようになされて
いる。
つのインピーダンス回路2〜6が直列接続され、これら
インピーダンス回路2〜6間に演算増幅回路7及び8が
接続される。ここで5つのインピーダンス回路2〜6
は、必要とするインピーダンスに応じてそれぞれ所定の
インピーダンスZA〜ZEに設定される。また第1の演
算増幅回路7は、第2及び第3のインピーダンス回路3
及び4の接続中点に反転入力端が接続され、第4及び第
5のインピーダンス回路5及び6の接続中点に非反転入
力端が接続され、出力端が第1及び第2のインピーダン
ス回路2及び3の接続中点に接続される。また第2の演
算増幅回路8は、このインピーダンス変換回路の入力端
Vinに非反転入力端が接続され、第2及び第3のイン
ピーダンス回路3及び4の接続中点に反転入力端が接続
され、出力端が第3及び第4のインピーダンス回路4及
び5の接続中点に接続される。
入力端Vinから見た入力インピーダンスZinを次式
により表すことができ、これによりインピーダンス回路
2〜6を種々に設定して入力インピーダンスZinを所
望の値に設定できるようになされている。
ダンス変換回路1は、演算増幅回路7及び8により動作
周波数が1〔MHz〕以下に限られる問題がある。これ
によりビデオ帯域等の周波数帯では信号処理回路に適用
することが困難であった。
する場合、演算増幅回路7及び8を集積回路化すること
になり、その分素子数が増大し、これにより集積回路化
に不向きな問題もあった。
で、従来に比して高い周波数で使用でき、かつ集積回路
化に適したインピーダンス変換回路と、このインピーダ
ンス変換回路を用いた映像機器、オーディオ機器及び通
信装置を提案しようとするものである。
め本発明においては、インピーダンス回路をハイインピ
ーダンスにより直流バイアスした状態で、第1及び第2
の入力端の電圧に応じて、インピーダンス回路の第1及
び第2の端子にそれぞれ駆動電流を供給し、またこの第
1及び第2の端子の電圧に応じて、それぞれ第2及び第
1の入力端より電流を流出させる。
により直流バイアスした状態で、第1及び第2の入力端
の電圧に応じて、インピーダンス回路の第1及び第2の
端子にそれぞれ駆動電流を供給し、またこの第1及び第
2の端子の電圧に応じて、それぞれ第2及び第1の入力
端より電流を流出させれば、第1及び第2の入力端より
見たインピーダンスにおいては、インピーダンス回路に
よるインピーダンスの逆数に所定の抵抗値を乗算したイ
ンピーダンスになる。これによりインピーダンス回路の
インピーダンスを変換してなる入力インピーダンスを得
ることができる。このとき差動対の組み合わせによりイ
ンピーダンス変換回路が作成されることにより、演算増
幅回路による場合のような周波数の制限を受けることな
く、動作周波数を拡大でき、また簡易な構成により容易
に集積回路化することができる。
発明の実施の形態を詳述する。
ス変換回路を示す接続図である。このインピーダンス変
換回路10は、前段に配置された所定の信号処理回路と
一体に集積回路を構成し、例えばオーディオ信号の信号
処理に適用される。
て、トランジスタQ1及びQ2は、差動対を構成する。
すなわちトランジスタQ1及びQ2は、コレクタが電源
VCCに接続され、ベースにバイアス電源Veが接続さ
れる。またトランジスタQ1及びQ2は、それぞれエミ
ッタに抵抗R11及びR12が接続され、この抵抗R1
1及びR12の他端間に、所定のインピーダンス回路1
1が接続される。さらにトランジスタQ1及びQ2は、
この抵抗R11及びR12の他端がそれぞれトランジス
タQ3及びQ4を介して接地される。
ぞれエミッタに電流源12及び13が接続され、またエ
ミッタ間が抵抗R13により接続され、トランジスタQ
5及びQ6にベース電圧が設定されるようになされてい
る。
流源14及び15によりエミッタが接地され、またコレ
クタが電源VCCに接続される。またトランジスタQ5
及びQ6は、インピーダンス回路11より、それぞれト
ランジスタQ2側及びトランジスタQ1側の端子電圧を
ベースに受け、このベースの接続とは逆に、各エミッタ
をそれぞれトランジスタQ1及びQ2側に対応するトラ
ンジスタQ3及びQ4のベースに接続する。
電源Ve、電流源12〜15、トランジスタQ3〜Q
6、抵抗R11〜R13と共に、インピーダンス回路1
1をバイアス電源Veにより決まる電圧により直流バイ
アスするハイインピーダンスのバイアス回路を構成す
る。
抗値R0に設定され、抵抗R13は、抵抗R11及びR
12の抵抗値R0の2倍の抵抗値2R0に設定されるよ
うになされている。
ミッタに電流源16及び17が接続され、またエミッタ
間が抵抗R14により接続される。また前段の信号処理
回路より入力信号V1及び−V1の入力を受ける第1及
び第2の入力端がそれぞれベースに接続され、各コレク
タがインピーダンス回路11の各端子に接続されるよう
になされている。ここで抵抗R14は、抵抗値2R1に
設定される。
第1及び第2の入力端の電圧V1及び−V1に応じて、
インピーダンス回路11の第1及び第2の端子にそれぞ
れ駆動電流を供給する第1の差動対を構成する。
は、それぞれエミッタに電流源18及び19が接続さ
れ、またエミッタ間が抵抗R15により接続される。ま
たそれぞれコレクタを第2及び第1の入力端に接続し、
各ベースをトランジスタQ5及びQ6のエミッタに接続
する。これによりトランジスタQ9及びQ10は、トラ
ンジスタQ5及びQ6、電流源14、15、18、1
9、抵抗R15と共に、インピーダンス回路11の第1
及び第2の端子の電圧に応じて、それぞれ第2及び第1
の入力端より電流を流出させる第2の差動対を構成す
る。ここで抵抗R15は、抵抗値2R2に設定される。
より入力される入力信号V1及び−V1は、トランジス
タQ7及びQ8に入力され、このトランジスタQ7及び
Q8の電流駆動により、インピーダンス回路11に駆動
電流が供給される。
をそれぞれV2及び−V2とし、インピーダンス回路1
1のトランジスタQ1側端においてキルヒホッフの定理
を適用すると、このインピーダンス変換回路10におい
ては、次式の関係式を得ることができる。なおここでi
1は、抵抗R11の電流であり、i2は、インピーダン
ス回路11の電流である。またi3は、トランジスタQ
3のコレクタ電流であり、i4は、トランジスタQ8の
コレクタ電流である。またZは、インピーダンス回路1
1のインピーダンス2Zの1/2の値である。
にコンデンサC13の両端が接続され、これらトランジ
スタQ5及びQ6のエミッタが、他方のトランジスタQ
2及びQ1に接続されたトランジスタQ4及びQ3のベ
ースに接続されるようになされていることにより、
(2)式の電流i3は、次式により表される。
すれば、次式の関係式を得ることができる。
スがそれぞれトランジスタQ5及びQ6のエミッタに接
続されていることにより、インピーダンス変換回路10
は、このトランジスタQ9及びQ10により、インピー
ダンス回路11の端子電圧に応じて、第1及び第2の入
力端より、次式で表される電流iXを流出させることに
なる。
次式の関係式を得ることができる。
回路10を見たインピーダンスZ1は、次式により表さ
れ、図2に示すように、入力端の両端に、インピーダン
スZ1が接続されていることが分かる。すなわちこのイ
ンピーダンス変換回路10の入力端より見たインピーダ
ンスZ1においては、インピーダンス回路11のインピ
ーダンス2Zの1/2の逆数に、差動対に配置された抵
抗2R1、2R2の半分の抵抗値R14、R15の抵抗
値R1、R2を乗算した値となる。またこのインピーダ
ンスZ1の中点においては、接地されていることにな
る。
0においては、インピーダンス回路11のインピーダン
スを変換することができ、インピーダンス回路11に種
々の素子を配置して、集積回路全体として所望の特性を
実現できることが分かる。
のコンデンサを接続すれば、インピーダンス回路11の
インピーダンスZは、1/SCと表し得ることにより、
(10)式に代入して、このインピーダンス変換回路1
0の入力インピーダンスZ1を次式により表すことがで
きる。なおここで、Sは、ラプラス演算子である。
デンサを配置して、集積回路内に、値C・R1・R2の
インダクタンスを形成できることが分かる。また抵抗値
R1及びR2を選択して、小容量のコンデンサにより所
望のインダクタンスを形成できることが分かる。
1に値Lのインダクタンスを接続すれば、インピーダン
ス回路11のインピーダンスZは、SLと表し得ること
により、(10)式に代入して、このインピーダンス変
換回路10の入力インピーダンスZ1を次式により表す
ことができる。
ダクタンスを配置して、容量L/R1R2によるコンデ
ンサを形成できることが分かる。また抵抗値R1及びR
2を選択して、小容量のインダクタンスにより所望の容
量によるコンデンサを形成できることが分かる。
接続回路をインピーダンス回路11に配置すると、この
インピーダンス回路11においては、インピーダンスZ
を1/(SC+1/SL)で表し得ることにより、(1
0)式に代入して、このインピーダンス変換回路10の
入力インピーダンスZ1を次式により表すことができ
る。
2によるコンデンサと、値CR1R2によるインダクタ
ンスの直列接続回路によるインピーダンスZ1を形成で
きることが分かる。
接続回路をインピーダンス回路11に配置すると、この
インピーダンス回路11においては、インピーダンスZ
を1/SC+SLで表し得ることにより、(10)式に
代入して、このインピーダンス変換回路10の入力イン
ピーダンスZ1を次式により表すことができる。
2によるコンデンサと、値CR1R2によるインダクタ
ンスの並列接続回路によるインピーダンスZ1を形成で
きることが分かる。
端電圧V1及び−V1に応じてインピーダンス回路11
の第1及び第2の端子に駆動電流を供給すると共に、こ
の第1及び第2の端子電圧に応じて第2及び第1の入力
端より電流を流出させることにより、複数対の差動対に
よりインピーダンス変換回路を構成することができる。
これにより従来に比して高い周波数で使用でき、かつ集
積回路化に適したインピーダンス変換回路を得ることが
できる。
構成することにより、全体構成を簡略化でき、また従来
に比して動作可能な電源電圧VCCを低減することがで
きる。
ス変換回路を示す接続図である。この実施の形態におい
ては、このインピーダンス変換回路20が所定の信号処
理回路と共に集積回路化される。なおこの図3に示す構
成において、図1について上述した構成と同一の構成
は、対応する符号を付して示し、重複した説明は省略す
る。
の信号処理回路より入力信号V1及び−V1の入力を受
ける第1及び第2の入力端に対応して、後段の信号処理
回路に出力信号V3及び−V3を送出する出力端が配置
される。さらにこの入力端に対する出力端の配置に対応
するように、トランジスタQ7及びQ8の差動対に対応
するトランジスタQ17及びQ18による差動対、この
トランジスタQ17及びQ18の各エミッタを接地する
電流源26、27、トランジスタQ17及びQ18のエ
ミッタ間を接続する抵抗R24が配置される。これらト
ランジスタQ17及びQ18は、トランジスタQ7及び
Q8に対応するように、出力端、インピーダンス回路1
1等に接続され、抵抗R24の抵抗値が抵抗R14と等
しい抵抗値に設定される。
入力端に対する出力端の配置に対応するように、トラン
ジスタQ9及びQ10の差動対に対応するトランジスタ
Q19及びQ20による差動対、このトランジスタQ1
9及びQ20の各エミッタを接地する電流源28、2
9、トランジスタQ19及びQ20のエミッタ間を接続
する抵抗R25が配置される。これらトランジスタQ1
9及びQ20は、トランジスタQ9及びQ10に対応す
るように、出力端、インピーダンス回路11等に接続さ
れ、また抵抗R25の抵抗値が抵抗R15と等しい抵抗
値に設定される。
態と同様に、インピーダンス回路11の一端についてキ
ルヒホッフの定理を適用すると、次式の関係式を得るこ
とができる。なおここでi5は、トランジスタQ18の
コレクタ電流である。
(15)式に代入すれば、次式の関係式を得ることがで
きる。
は、(8)式について上述した電流値iXに代えて、次
式により表される電流iX1を第1及び第2の出力端よ
り流出させ、トランジスタQ19及びQ20は、同様に
電流iX2を出力端より流出させることになる。
力電圧V1でなる第1の入力端と、対応する出力電圧V
3でなる第1の出力端においては、異なる向きにより等
しい電流値iX1(iX2)が流れ、また同様に入力電
圧−V1でなる第2の入力端と、対応する出力電圧−V
3でなる第2の出力端においても、異なる向きにより等
しい電流値iX1(iX2)が流れることが分かる。
る電流値と等しい電流値が第1及び第2の出力端間で入
出力することを意味し、これにより図4に示すように、
このインピーダンス変換回路20においては、入力端及
び出力端間に所定インピーダンスZ2による2端子対の
回路網が形成されることを意味する。
間の電位差(V1−V3)について、次式の関係式によ
り、これら2端子対回路網によるインピーダンスZ2を
計算することができる。
においては、入力端及び出力端間に所定インピーダンス
Z2が接続され、このインピーダンスZ2が、インピー
ダンス回路11のインピーダンス2Zの1/2の逆数
に、差動対に配置された抵抗2R1、2R2の半分の抵
抗値R14、R15の抵抗値R1、R2を乗算した値と
なる。
Z2は、(10)式について説明したインピーダンスZ
1と等しいことにより、この実施の形態においても、
(11)〜(14)式の関係が成立し、インピーダンス
回路11にキャパシタンス、インダクタンスを適用した
場合には、インダクタンス、キャパシタンスをそれぞれ
配置した場合と同様のインピーダンスZ2を得ることが
でき、またキャパシタンス、インダクタンスの並列接
続、直列接続の場合には、これらを直並列変換ができる
ことがわかる。
成に加えて、第3及び第4の入力端でなる第1及び第2
の出力端の電圧に応じて、インピーダンス回路11の第
1及び第2の端子にそれぞれ駆動電流を供給する第3の
差動対と、インピーダンス回路11の第1及び第2の端
子の電圧に応じて、それぞれ第2及び第1の入力端より
電流を流出させる第4の差動対とを配置することによ
り、所望のインピーダンスによる2端子対回路網を形成
して、第1の実施の形態と同様の効果を得ることができ
る。
ャパシタンスとの梯子型伝送網をIC内に構築すること
ができ、これにより楕円関数を用いたT型の回路を実現
することができる。また同時に少ない素子数で高いQ値
のフィルターを2端子対回路網で実現することができ
る。
ンピーダンス変換回路を完全差動で動作させることがで
きる。これにより従来のアクティブフィルターでは実現
困難な差動動作のアクティブフィルターを構築すること
ができる。さらにこのような差動動作型によって、回路
内に信号電流のループを形成することができ、インピー
ダンス変換回路として安定度を向上することができ、ま
た消費電力を低減し、チップ面積を縮小することができ
る。
信号の信号処理回路に適用する場合について述べたが、
本発明はこれに限らず、種々のオーディオ機器、ビデオ
テープレコーダ等の映像機器、さらには携帯電話等の無
線通信装置、ケーブルテレビ等の有線による通信装置に
広く適用することができる。
第2の入力端電圧に応じてインピーダンス回路の第1及
び第2の端子に駆動電流を供給すると共に、この第1及
び第2の端子電圧に応じて第2及び第1の入力端より電
流を流出させることにより、従来に比して高い周波数で
使用でき、かつ集積回路化に適したインピーダンス変換
回路と、このインピーダンス変換回路を用いた映像機器
等を得ることができる。
ス変換回路を示す接続図である。
す接続図である。
ス変換回路を示す接続図である。
す接続図である。
図である。
20……トランジスタ、R11〜R25……抵抗
Claims (16)
- 【請求項1】第1及び第2の端子を有する所定インピー
ダンスのインピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第1及び第2の入力端の電圧に応じて、前記インピーダ
ンス回路の第1及び第2の端子にそれぞれ駆動電流を供
給する第1の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第2及び第1の入力端より電流を
流出させる第2の差動対とを備えることを特徴とするイ
ンピーダンス変換回路。 - 【請求項2】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項1に記載のインピ
ーダンス変換回路。 - 【請求項3】第3及び第4の入力端の電圧に応じて、前
記インピーダンス回路の第1及び第2の端子にそれぞれ
駆動電流を供給する第3の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第4及び第3の入力端より電流を
流出させる第4の差動対とを有することを特徴とする請
求項1に記載のインピーダンス変換回路。 - 【請求項4】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項3に記載のインピ
ーダンス変換回路。 - 【請求項5】インピーダンス変換回路を有する映像機器
であって、 前記インピーダンス変換回路は、 第1及び第2の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第1及び第2の入力端の電圧に応じて、前記インピーダ
ンス回路の第1及び第2の端子にそれぞれ駆動電流を供
給する第1の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第2及び第1の入力端より電流を
流出させる第2の差動対とを有することを特徴とする映
像機器。 - 【請求項6】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項5に記載の映像機
器。 - 【請求項7】第3及び第4の入力端の電圧に応じて、前
記インピーダンス回路の第1及び第2の端子にそれぞれ
駆動電流を供給する第3の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第4及び第3の入力端より電流を
流出させる第4の差動対とを有することを特徴とする請
求項5に記載の映像機器。 - 【請求項8】前記ハイインピーダンスバイアス回路は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項7に記載の映像機
器。 - 【請求項9】インピーダンス変換回路を有するオーディ
オ機器であって、 前記インピーダンス変換回路は、 第1及び第2の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第1及び第2の入力端の電圧に応じて、前記インピーダ
ンス回路の第1及び第2の端子にそれぞれ駆動電流を供
給する第1の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第2及び第1の入力端より電流を
流出させる第2の差動対とを有することを特徴とするオ
ーディオ機器。 - 【請求項10】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項9に記載のオーデ
ィオ機器。 - 【請求項11】第3及び第4の入力端の電圧に応じて、
前記インピーダンス回路の第1及び第2の端子にそれぞ
れ駆動電流を供給する第3の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第4及び第3の入力端より電流を
流出させる第4の差動対とを有することを特徴とする請
求項9に記載のオーディオ機器。 - 【請求項12】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項11に記載のオー
ディオ機器。 - 【請求項13】インピーダンス変換回路を有する通信装
置であって、 前記インピーダンス変換回路は、 第1及び第2の端子を有する所定インピーダンスのイン
ピーダンス回路と、 前記インピーダンス回路をハイインピーダンスにより直
流バイアスするハイインピーダンスバイアス回路と、 第1及び第2の入力端の電圧に応じて、前記インピーダ
ンス回路の第1及び第2の端子にそれぞれ駆動電流を供
給する第1の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第2及び第1の入力端より電流を
流出させる第2の差動対とを有することを特徴とする通
信装置。 - 【請求項14】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項13に記載の通信
装置。 - 【請求項15】第3及び第4の入力端の電圧に応じて、
前記インピーダンス回路の第1及び第2の端子にそれぞ
れ駆動電流を供給する第3の差動対と、 前記インピーダンス回路の第1及び第2の端子の電圧に
応じて、それぞれ前記第4及び第3の入力端より電流を
流出させる第4の差動対とを有することを特徴とする請
求項13に記載の通信装置。 - 【請求項16】前記ハイインピーダンスバイアス回路
は、 ベース電圧が所定電圧に保持され、エミッタ間を前記イ
ンピーダンス回路により接続する一対の差動対トランジ
スタを有することを特徴とする請求項15に記載の通信
装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
TW087121992A TW437164B (en) | 1998-01-14 | 1998-12-31 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
KR10-1999-0000675A KR100539625B1 (ko) | 1998-01-14 | 1999-01-13 | 임피던스변환회로, 영상기기, 오디오기기 및 통신장치 |
US09/229,686 US6107842A (en) | 1998-01-14 | 1999-01-13 | Impedance conversion circuit, video apparatus, audio apparatus, and communication apparatus |
DE19901158A DE19901158A1 (de) | 1998-01-14 | 1999-01-14 | Impedanzwandlerschaltung, Videovorrichtung, Audiovorrichtung und Kommunikationsvorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00571698A JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205087A true JPH11205087A (ja) | 1999-07-30 |
JP4210873B2 JP4210873B2 (ja) | 2009-01-21 |
Family
ID=11618852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00571698A Expired - Fee Related JP4210873B2 (ja) | 1998-01-14 | 1998-01-14 | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6107842A (ja) |
JP (1) | JP4210873B2 (ja) |
KR (1) | KR100539625B1 (ja) |
DE (1) | DE19901158A1 (ja) |
TW (1) | TW437164B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352416A (ja) * | 2005-06-15 | 2006-12-28 | Sony Corp | インピーダンス変換回路 |
JP2007184854A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | アクティブインダクタンス回路、フィルタ回路及び受信回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030165233A1 (en) * | 2002-03-04 | 2003-09-04 | Ken Veitch | Universal tie line adapter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592410A (ja) * | 1982-06-28 | 1984-01-09 | Sony Corp | 電流増幅器 |
JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Mos差動電圧電流変換回路 |
JP2644191B2 (ja) * | 1994-08-04 | 1997-08-25 | 日本電気エンジニアリング株式会社 | バッファアンプ |
EP0726652B1 (en) * | 1995-02-10 | 2001-10-17 | Alcatel | Linear tunable Gm-C integrator |
US5914630A (en) * | 1996-05-10 | 1999-06-22 | Vtc Inc. | MR head preamplifier with output signal amplitude which is independent of head resistance |
-
1998
- 1998-01-14 JP JP00571698A patent/JP4210873B2/ja not_active Expired - Fee Related
- 1998-12-31 TW TW087121992A patent/TW437164B/zh not_active IP Right Cessation
-
1999
- 1999-01-13 US US09/229,686 patent/US6107842A/en not_active Expired - Fee Related
- 1999-01-13 KR KR10-1999-0000675A patent/KR100539625B1/ko not_active IP Right Cessation
- 1999-01-14 DE DE19901158A patent/DE19901158A1/de not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352416A (ja) * | 2005-06-15 | 2006-12-28 | Sony Corp | インピーダンス変換回路 |
US7235981B2 (en) | 2005-06-15 | 2007-06-26 | Sony Corporation | Impedance conversion circuit and integrated circuit including thereof |
US7417439B2 (en) | 2005-06-15 | 2008-08-26 | Sony Corporation | Impedance conversion circuit and integrated circuit including thereof |
JP4720308B2 (ja) * | 2005-06-15 | 2011-07-13 | ソニー株式会社 | インピーダンス変換回路 |
JP2007184854A (ja) * | 2006-01-10 | 2007-07-19 | Sony Corp | アクティブインダクタンス回路、フィルタ回路及び受信回路 |
Also Published As
Publication number | Publication date |
---|---|
DE19901158A1 (de) | 1999-07-15 |
US6107842A (en) | 2000-08-22 |
JP4210873B2 (ja) | 2009-01-21 |
KR19990067879A (ko) | 1999-08-25 |
TW437164B (en) | 2001-05-28 |
KR100539625B1 (ko) | 2005-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4310383B2 (ja) | 差動オーディオ線受信器 | |
Horng | New configuration for realizing universal voltage-mode filter using two current feedback amplifiers | |
US4122417A (en) | Variable equalizer | |
JPH11205087A (ja) | インピーダンス変換回路、映像機器、オーディオ機器及び通信装置 | |
KR100298090B1 (ko) | 주파수의존저항기 | |
JP2516706B2 (ja) | アンプ | |
JP3072003B2 (ja) | アクティブバンドパスフィルタ | |
JP3151376B2 (ja) | フィルタ回路 | |
JPH09130432A (ja) | Lan等化器 | |
US6501332B1 (en) | Apparatus and method for electrical signal amplification | |
US5208551A (en) | Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic | |
JPH0537245A (ja) | 電子回路 | |
JPH11205085A (ja) | バンドパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
JPH11103237A (ja) | ハイインピーダンス回路 | |
JP2658102B2 (ja) | 周波数特性調整回路 | |
US20070085607A1 (en) | Electronic circuit for amplification of a bipolar signal | |
JPH10198909A (ja) | 磁気情報読取り装置 | |
JPH11205084A (ja) | ハイパスフィルタ回路、映像機器、オーディオ機器及び通信装置 | |
JP2998107B2 (ja) | 中間周波増幅装置 | |
JP3736070B2 (ja) | アクティブインダクタンス回路 | |
JP3339546B2 (ja) | オーディオ信号増幅回路 | |
JP4103165B2 (ja) | アクティブ伝送網回路 | |
JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
JPH04150513A (ja) | フィルタ回路 | |
JP3099679B2 (ja) | 低域ろ波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |