JPH10198909A - 磁気情報読取り装置 - Google Patents
磁気情報読取り装置Info
- Publication number
- JPH10198909A JPH10198909A JP9359175A JP35917597A JPH10198909A JP H10198909 A JPH10198909 A JP H10198909A JP 9359175 A JP9359175 A JP 9359175A JP 35917597 A JP35917597 A JP 35917597A JP H10198909 A JPH10198909 A JP H10198909A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- terminal
- transistors
- bases
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
- G11B5/397—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read with a plurality of independent magnetoresistive active read-out elements for respectively transducing from selected components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45208—Indexing scheme relating to differential amplifiers the dif amp being of the long tail pair type, one current source being coupled to the common emitter of the amplifying transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Amplifiers (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 集積可能な磁気情報読取り装置を提供するこ
とにある。 【解決手段】 本発明は、磁気抵抗バー（ＭＲ）と、該
磁気抵抗バーに接続された第１差動増幅器（Ｔ１，Ｔ
２）とを具える磁気情報読取り装置に関する。本発明の
読取り装置は、更に、第１増幅器と並列に配置された第
２差動増幅器（Ｔ３，Ｔ４）と、第１トランジスタ（Ｔ
１）と磁気抵抗バー（ＭＲ）との間に配置された第１キ
ャパシタ（Ｃ）及び第４トランジスタ（Ｔ４）と磁気抵
抗バー（ＭＲ）との間に配置された第２キャパシタ
（Ｃ）と、第１及び第２増幅器の出力信号（Ｖ０１，Ｖ
０２）を合成するアナログ加算器（ＡＤＤ）とを具え
る。この構造は減結合キャパシタの集積化を可能にし、
従って同相分排除比を悪化する外部抵抗及びインダクタ
ンスの発生を阻止する。
とにある。 【解決手段】 本発明は、磁気抵抗バー（ＭＲ）と、該
磁気抵抗バーに接続された第１差動増幅器（Ｔ１，Ｔ
２）とを具える磁気情報読取り装置に関する。本発明の
読取り装置は、更に、第１増幅器と並列に配置された第
２差動増幅器（Ｔ３，Ｔ４）と、第１トランジスタ（Ｔ
１）と磁気抵抗バー（ＭＲ）との間に配置された第１キ
ャパシタ（Ｃ）及び第４トランジスタ（Ｔ４）と磁気抵
抗バー（ＭＲ）との間に配置された第２キャパシタ
（Ｃ）と、第１及び第２増幅器の出力信号（Ｖ０１，Ｖ
０２）を合成するアナログ加算器（ＡＤＤ）とを具え
る。この構造は減結合キャパシタの集積化を可能にし、
従って同相分排除比を悪化する外部抵抗及びインダクタ
ンスの発生を阻止する。
Description
【０００１】
【発明の属する技術分野】本発明は、磁界変化を受ける
とその電気抵抗率が変化する磁気抵抗バーが設けられ、
該バーに第１及び第２端子を設けるとともに所定値のバ
イアス電流を流すようにした読取りヘッドと、差動対と
して配置された第１及び第２トランジスタを具え、それ
らのベースが前記第１及び第２端子にそれぞれ接続さ
れ、少なくとも一つのコレクタが当該増幅器の出力端子
を構成する第１増幅器と、を具える磁気情報読取り装置
に関するものである。
とその電気抵抗率が変化する磁気抵抗バーが設けられ、
該バーに第１及び第２端子を設けるとともに所定値のバ
イアス電流を流すようにした読取りヘッドと、差動対と
して配置された第１及び第２トランジスタを具え、それ
らのベースが前記第１及び第２端子にそれぞれ接続さ
れ、少なくとも一つのコレクタが当該増幅器の出力端子
を構成する第１増幅器と、を具える磁気情報読取り装置
に関するものである。
【０００２】
【従来の技術】このような読取り装置は、「ＤＡＴＡ
ＳＴＯＲＡＧＥ」、１９９６年４月、に発表された論
文" Preparing the pre-amplifier for the brave new
world ofMR heads"に記載されている。この読取り装置
では、増幅器内において、結合キャパシタにより磁気抵
抗バーの端子に存在する信号のＤＣ成分を減結合してい
る。この結合キャパシタは第１及び第２トランジスタの
エミッタ間に配置される。この第１増幅器は、低カット
オフ周波数及び高カットオフ周波数により限定される通
過帯域を有し、この通過帯域をできるだけ大きくする必
要がある。ここで、低カットオフ周波数は、第１近似
で、結合キャパシタの値とトランジスタのエミッタから
見た抵抗の値との積の逆数値の程度になる。この抵抗値
は代表的には約１０オーム程度の値を有するので、低カ
ットオフ周波数の許容値を得るには結合キャパシタにか
なり大きな値を与える必要がある。メガヘルツオーダの
低カットオフ周波数ＦＯを得る必要がある場合には、結
合キャパシタは約１０ナノファラッド程度の値を有する
ものとする必要があり、集積形態に実現するのが極めて
困難になる。外部キャパシタの使用は寄生インダクタン
ス及び抵抗の生成を誘起し、これらの寄生インダクタン
ス及び抵抗は抑制が困難であるとともに、特に高周波数
において装置の満足な動作に悪影響を及ぼし、増幅器の
対称性も妨害し、その同相分排除比を悪化する。
ＳＴＯＲＡＧＥ」、１９９６年４月、に発表された論
文" Preparing the pre-amplifier for the brave new
world ofMR heads"に記載されている。この読取り装置
では、増幅器内において、結合キャパシタにより磁気抵
抗バーの端子に存在する信号のＤＣ成分を減結合してい
る。この結合キャパシタは第１及び第２トランジスタの
エミッタ間に配置される。この第１増幅器は、低カット
オフ周波数及び高カットオフ周波数により限定される通
過帯域を有し、この通過帯域をできるだけ大きくする必
要がある。ここで、低カットオフ周波数は、第１近似
で、結合キャパシタの値とトランジスタのエミッタから
見た抵抗の値との積の逆数値の程度になる。この抵抗値
は代表的には約１０オーム程度の値を有するので、低カ
ットオフ周波数の許容値を得るには結合キャパシタにか
なり大きな値を与える必要がある。メガヘルツオーダの
低カットオフ周波数ＦＯを得る必要がある場合には、結
合キャパシタは約１０ナノファラッド程度の値を有する
ものとする必要があり、集積形態に実現するのが極めて
困難になる。外部キャパシタの使用は寄生インダクタン
ス及び抵抗の生成を誘起し、これらの寄生インダクタン
ス及び抵抗は抑制が困難であるとともに、特に高周波数
において装置の満足な動作に悪影響を及ぼし、増幅器の
対称性も妨害し、その同相分排除比を悪化する。
【０００３】上述の結合キャパシタは、各々２つのトラ
ンジスタの１つと磁気抵抗バーの２つの端子の１つとの
間に配置された２つのキャパシタ（減結合キャパシタと
いう）と置き換えることができる。このような増幅器で
は、低カットオフ周波数は、第１近似で、２つの直列配
置の減結合キャパシタの等価値とトランジスタのベース
抵抗値との積の逆数値の程度になる。このような抵抗値
はエミッタから見た抵抗より１００倍程度大きいため、
このような増幅器に使用する減結合キャパシタの値は、
メガヘルツオーダの同一の低カットオフ周波数に対し、
既知の読取り装置に存在する結合キャパシタの値の１０
０分の１程度に小さくすることができる。これは約１０
０ピコファラッド程度の値になるが、まだ集積形態に実
現するのは困難である。
ンジスタの１つと磁気抵抗バーの２つの端子の１つとの
間に配置された２つのキャパシタ（減結合キャパシタと
いう）と置き換えることができる。このような増幅器で
は、低カットオフ周波数は、第１近似で、２つの直列配
置の減結合キャパシタの等価値とトランジスタのベース
抵抗値との積の逆数値の程度になる。このような抵抗値
はエミッタから見た抵抗より１００倍程度大きいため、
このような増幅器に使用する減結合キャパシタの値は、
メガヘルツオーダの同一の低カットオフ周波数に対し、
既知の読取り装置に存在する結合キャパシタの値の１０
０分の１程度に小さくすることができる。これは約１０
０ピコファラッド程度の値になるが、まだ集積形態に実
現するのは困難である。
【０００４】
【発明が解決しようとする課題】本発明の目的は、低カ
ットオフ周波数の値を増大する必要なしに減結合キャパ
シタの値を著しく低減しうる構成を有する読取り装置を
提供することにより上述の欠点を解消することにある。
ットオフ周波数の値を増大する必要なしに減結合キャパ
シタの値を著しく低減しうる構成を有する読取り装置を
提供することにより上述の欠点を解消することにある。
【０００５】
【課題を解決するための手段】本発明は、頭書に記載し
た磁気情報読取り装置において、当該装置は、更に、差
動対として配置された第３及び第４トランジスタを具
え、それらのベースを磁気抵抗バーの第１及び第２端子
にそれぞれ接続するとともに、少なくとも一つのコレク
タが当該増幅器の出力端子を構成する第２増幅器と、等
しい値を有する２つのキャパシタであって、第１トラン
ジスタのベースと磁気抵抗バーの第１端子との間に配置
された第１キャパシタ及び第４トランジスタのベースと
磁気抵抗バーの第２端子との間に配置された第２キャパ
シタと、第１増幅器の出力端子に接続された第１入力端
子及び第２増幅器の出力端子に接続された第２入力端子
と、第１及び第２入力端子に受信された信号の値の和を
表す信号を出力する出力端子とを有するアナログ加算器
と、を具えることを特徴とする。
た磁気情報読取り装置において、当該装置は、更に、差
動対として配置された第３及び第４トランジスタを具
え、それらのベースを磁気抵抗バーの第１及び第２端子
にそれぞれ接続するとともに、少なくとも一つのコレク
タが当該増幅器の出力端子を構成する第２増幅器と、等
しい値を有する２つのキャパシタであって、第１トラン
ジスタのベースと磁気抵抗バーの第１端子との間に配置
された第１キャパシタ及び第４トランジスタのベースと
磁気抵抗バーの第２端子との間に配置された第２キャパ
シタと、第１増幅器の出力端子に接続された第１入力端
子及び第２増幅器の出力端子に接続された第２入力端子
と、第１及び第２入力端子に受信された信号の値の和を
表す信号を出力する出力端子とを有するアナログ加算器
と、を具えることを特徴とする。
【０００６】第１及び第２キャパシタが各々一つの増幅
器の単一入力端子に作用すること及び第１及び第２増幅
器を並列に配置することによりインピーダンスの分割が
得られることにより第１及び第２キャパシタの値を上述
した減結合キャパシタの値より減少させることができ
る。後に証明するように、この減少率は最小で上述の減
結合キャパシタの値の４分の１である。この場合、第１
及び第２キャパシタの値は数十ピコファラッドになり、
集積形態に実現することができる。
器の単一入力端子に作用すること及び第１及び第２増幅
器を並列に配置することによりインピーダンスの分割が
得られることにより第１及び第２キャパシタの値を上述
した減結合キャパシタの値より減少させることができ
る。後に証明するように、この減少率は最小で上述の減
結合キャパシタの値の４分の１である。この場合、第１
及び第２キャパシタの値は数十ピコファラッドになり、
集積形態に実現することができる。
【０００７】第１及び第２増幅器による増幅機能の分割
はこれらの増幅器の出力の合成を必要とし、この合成機
能はアナログ加算器により実現される。この加算器は種
々に実施例が可能である。本発明の一実施例では、上述
の磁気情報読取り装置において、前記アナログ加算器
は、各々当該加算器の入力端子の一つを構成する入力端
子及びその入力端子に受信された電圧の値に比例する電
流を出力する出力端子を有する第１及び第２のトランス
コンダクタンス形モジュールと、一端が固定電圧端子に
接続され、他端が第１及び第２のトランスコンダクタン
スモジュールの出力端子に接続された抵抗とを具え、前
記抵抗の端子電圧が当該アナログ加算器の出力信号を構
成することを特徴とする。
はこれらの増幅器の出力の合成を必要とし、この合成機
能はアナログ加算器により実現される。この加算器は種
々に実施例が可能である。本発明の一実施例では、上述
の磁気情報読取り装置において、前記アナログ加算器
は、各々当該加算器の入力端子の一つを構成する入力端
子及びその入力端子に受信された電圧の値に比例する電
流を出力する出力端子を有する第１及び第２のトランス
コンダクタンス形モジュールと、一端が固定電圧端子に
接続され、他端が第１及び第２のトランスコンダクタン
スモジュールの出力端子に接続された抵抗とを具え、前
記抵抗の端子電圧が当該アナログ加算器の出力信号を構
成することを特徴とする。
【０００８】本発明の特定の実施例では、各トランスコ
ンダクタンスモジュールを、それらのエミッタが抵抗を
経て電流源に接続され、それらのベースが当該トランス
コンダクタンスモジュールの対称入力端子を構成し、そ
れらの一つのコレクタが当該トランスコンダクタンスモ
ジュールの出力端子を構成するトランジスタ対で構成す
る。
ンダクタンスモジュールを、それらのエミッタが抵抗を
経て電流源に接続され、それらのベースが当該トランス
コンダクタンスモジュールの対称入力端子を構成し、そ
れらの一つのコレクタが当該トランスコンダクタンスモ
ジュールの出力端子を構成するトランジスタ対で構成す
る。
【０００９】このような読取り装置が意図する用途の大
部分においては、第１及び第２増幅器を構成するトラン
ジスタのベースがＤＣバイアス電圧を受ける必要があ
る。この電圧はそれらのベースが受けるＡＣ電圧の変化
と無関係にする必要がある。
部分においては、第１及び第２増幅器を構成するトラン
ジスタのベースがＤＣバイアス電圧を受ける必要があ
る。この電圧はそれらのベースが受けるＡＣ電圧の変化
と無関係にする必要がある。
【００１０】このために本発明の好適実施例では、上述
の磁気情報読取り装置において、各増幅器は該増幅器内
のトランジスタのベース間に接続された誘導性作用を有
する素子を具え、該誘導性素子は、それらのエミッタが
電流源に接続され、それらのベースが該増幅器のトラン
ジスタのコレクタに接続され、それらのコレクタがキャ
パシタを経て相互接続されたトランジスタ対（主対とい
う）と、それらのエミッタが電流源に接続され、それら
のベースが主対のトランジスタのコレクタに接続され、
それらのコレクタが該増幅器のトランジスタのベースに
接続された他のトランジスタ対と、を具えることを特徴
とする。
の磁気情報読取り装置において、各増幅器は該増幅器内
のトランジスタのベース間に接続された誘導性作用を有
する素子を具え、該誘導性素子は、それらのエミッタが
電流源に接続され、それらのベースが該増幅器のトラン
ジスタのコレクタに接続され、それらのコレクタがキャ
パシタを経て相互接続されたトランジスタ対（主対とい
う）と、それらのエミッタが電流源に接続され、それら
のベースが主対のトランジスタのコレクタに接続され、
それらのコレクタが該増幅器のトランジスタのベースに
接続された他のトランジスタ対と、を具えることを特徴
とする。
【００１１】各増幅器のトランジスタのベース間に配置
された素子の誘導作用によりそれらのベースに固定のバ
イアス電圧を与えることができ、この電圧はそれらのベ
ースが受けるＡＣ電圧の変化に依存しない。
された素子の誘導作用によりそれらのベースに固定のバ
イアス電圧を与えることができ、この電圧はそれらのベ
ースが受けるＡＣ電圧の変化に依存しない。
【００１２】本発明のこれらの特徴及び他の特徴は以下
に記載する実施例の説明から明らかになる。
に記載する実施例の説明から明らかになる。
【００１３】
【発明の実施の形態】図１は本発明による磁気情報読取
り装置を部分的に示し、この装置は、磁界変化を受ける
とその電気抵抗率が変化する磁気抵抗バーＭＲが設けら
れ、該バーに第１端子Ａ及び第２端子Ｂを設けるととも
に所定値のバイアス電流ＩＯを流すように構成された読
取りヘッドと、差動対として配置された第１トランジス
タＴ１及び第２トランジスタＴ２を具える増幅器であっ
て、それらのベースが前記第１及び第２端子Ａ及びＢに
それぞれ接続され、それらのコレクタが当該増幅器の対
称出力端子を構成し、データＶ０１を出力する第１増幅
器とを具える。
り装置を部分的に示し、この装置は、磁界変化を受ける
とその電気抵抗率が変化する磁気抵抗バーＭＲが設けら
れ、該バーに第１端子Ａ及び第２端子Ｂを設けるととも
に所定値のバイアス電流ＩＯを流すように構成された読
取りヘッドと、差動対として配置された第１トランジス
タＴ１及び第２トランジスタＴ２を具える増幅器であっ
て、それらのベースが前記第１及び第２端子Ａ及びＢに
それぞれ接続され、それらのコレクタが当該増幅器の対
称出力端子を構成し、データＶ０１を出力する第１増幅
器とを具える。
【００１４】この読取り装置は、更に、差動対として配
置された第３トランジスタＴ３及び第４トランジスタＴ
４を具え、それらのベースを磁気抵抗バーＭＲの第１及
び第２端子Ａ及びＢにそれぞれ接続するとともに、それ
らのコレクタが当該増幅器の対称出力端子を構成する第
２増幅器と、Ｃに等しい公称値を有する２つのキャパシ
タであって、第１トランジスタＴ１のベースと磁気抵抗
バーＭＲの第１端子Ａとの間に配置された第１キャパシ
タ及び第４トランジスタＴ４のベースと磁気抵抗バーの
第２端子Ｂとの間に配置された第２キャパシタと、第１
増幅器の対称出力端子に接続された第１対称入力端子及
び第２増幅器の対称出力端子に接続された第２対称入力
端子と、第１及び第２入力端子に受信された信号Ｖ０１
及びＶ０２の値の和を表す信号Ｖout を出力する出力端
子とを有するアナログ加算器ＡＤＤとを具える。
置された第３トランジスタＴ３及び第４トランジスタＴ
４を具え、それらのベースを磁気抵抗バーＭＲの第１及
び第２端子Ａ及びＢにそれぞれ接続するとともに、それ
らのコレクタが当該増幅器の対称出力端子を構成する第
２増幅器と、Ｃに等しい公称値を有する２つのキャパシ
タであって、第１トランジスタＴ１のベースと磁気抵抗
バーＭＲの第１端子Ａとの間に配置された第１キャパシ
タ及び第４トランジスタＴ４のベースと磁気抵抗バーの
第２端子Ｂとの間に配置された第２キャパシタと、第１
増幅器の対称出力端子に接続された第１対称入力端子及
び第２増幅器の対称出力端子に接続された第２対称入力
端子と、第１及び第２入力端子に受信された信号Ｖ０１
及びＶ０２の値の和を表す信号Ｖout を出力する出力端
子とを有するアナログ加算器ＡＤＤとを具える。
【００１５】第１及び第２増幅器を構成するトランジス
タＴＩ，Ｔ２及びＴ３，Ｔ４のベースをそれぞれ誘導性
作用を有する素子Ｌ１及びＬ２により相互接続する。こ
れにより、これらのトランジスタのベースが受ける交流
電圧の変化と無関係のバイアス電圧をこれらのベースが
受けるようにすることができる。
タＴＩ，Ｔ２及びＴ３，Ｔ４のベースをそれぞれ誘導性
作用を有する素子Ｌ１及びＬ２により相互接続する。こ
れにより、これらのトランジスタのベースが受ける交流
電圧の変化と無関係のバイアス電圧をこれらのベースが
受けるようにすることができる。
【００１６】図２ａ及び図２ｂは減結合キャパシタが設
けられた増幅器の部分電気回路図及び該増幅器の小ＡＣ
信号に対する等価回路図である。これらの図は図１に示
す構造の利点を証明するのに役立つ。
けられた増幅器の部分電気回路図及び該増幅器の小ＡＣ
信号に対する等価回路図である。これらの図は図１に示
す構造の利点を証明するのに役立つ。
【００１７】図２ａは差動対として配置された第１トラ
ンジスタＴ１及び第２トランジスタＴ２を具え、それら
のベースが値Ｃ０を有する減結合キャパシタを経て端子
Ａ及びＢにそれぞれ接続された増幅器を示す。図２ｂ
は、入力端子Ａ及びＢから見た、上述の増幅器の小ＡＣ
信号に対する等価回路図である。第１近似では、この回
路は差動対Ｔ１，Ｔ２の等価入力抵抗値を表す抵抗Ｒと
直列の値Ｃ０を有する２つのキャパシタからなり、この
２つのキャパシタは値Ｃ０／２を有する単一キャパシタ
に等価である。
ンジスタＴ１及び第２トランジスタＴ２を具え、それら
のベースが値Ｃ０を有する減結合キャパシタを経て端子
Ａ及びＢにそれぞれ接続された増幅器を示す。図２ｂ
は、入力端子Ａ及びＢから見た、上述の増幅器の小ＡＣ
信号に対する等価回路図である。第１近似では、この回
路は差動対Ｔ１，Ｔ２の等価入力抵抗値を表す抵抗Ｒと
直列の値Ｃ０を有する２つのキャパシタからなり、この
２つのキャパシタは値Ｃ０／２を有する単一キャパシタ
に等価である。
【００１８】図３ａは、入力端子Ａ及びＢから見た、図
２ｂに示す回路のインピーダンスに等価なインピーダン
スを有する小ＡＣ信号に対する回路を示す回路図であ
る。図３ａに示す回路は端子Ａ及びＢ間に並列に配置さ
れた２つの枝路を具え、各枝路は直列配置のキャパシタ
及び抵抗からなる。前回路図２ｂと等価であるため、キ
ャパシタの値はＣ０／４、抵抗の値は２Ｒでなければな
らない。図３ｂは、入力端子Ａ及びＢから見たインピー
ダンスを前回路図３ａで表した電気回路図である。この
回路は端子Ａ及びＢ間に並列に配置された２つの枝路を
具え、各枝路は増幅器と直列に配置された値Ｃ０／４を
有するキャパシタからなる。これらの増幅器は上述の増
幅器に類似する。従って、第１増幅器は差動対として配
置された第１トランジスタＴ１及び第２トランジスタＴ
２で構成するとともに、第２増幅器は差動対として配置
された第３トランジスタＴ３及び第４トランジスタＴ４
で構成する。各増幅器は２Ｒの等価入力抵抗を有する必
要があるので、各増幅器は図２ａに示す増幅器の場合の
半分の電流を供給する電流源Ｉ／２に接続する。値ＣＯ
／４のキャパシタは端子Ａ及びＢ間の電圧のＤＣ成分の
減結合を行う。この構造は図１に示す本発明の読取り装
置に使用されているものである。図２ａに示す回路にお
いて値Ｃ０の減結合キャパシタによりメガヘルツオーダ
の低カットオフ周波数ＦＯのが得られる場合、本発明の
読取り装置では同一の低カットオフ周波数ＦＯがＣＯ／
４の小さい値を有する減結合キャパシタにより得られ
る。従って、ＣＯが約１００ピコファラッド程度である
場合、従って集積形態に実現するのが困難である場合
に、図１に示す第１及び第２キャパシタＣは数十ピコフ
ァラッド程度の値にすることができ、これらのキャパシ
タを集積することが可能になる。
２ｂに示す回路のインピーダンスに等価なインピーダン
スを有する小ＡＣ信号に対する回路を示す回路図であ
る。図３ａに示す回路は端子Ａ及びＢ間に並列に配置さ
れた２つの枝路を具え、各枝路は直列配置のキャパシタ
及び抵抗からなる。前回路図２ｂと等価であるため、キ
ャパシタの値はＣ０／４、抵抗の値は２Ｒでなければな
らない。図３ｂは、入力端子Ａ及びＢから見たインピー
ダンスを前回路図３ａで表した電気回路図である。この
回路は端子Ａ及びＢ間に並列に配置された２つの枝路を
具え、各枝路は増幅器と直列に配置された値Ｃ０／４を
有するキャパシタからなる。これらの増幅器は上述の増
幅器に類似する。従って、第１増幅器は差動対として配
置された第１トランジスタＴ１及び第２トランジスタＴ
２で構成するとともに、第２増幅器は差動対として配置
された第３トランジスタＴ３及び第４トランジスタＴ４
で構成する。各増幅器は２Ｒの等価入力抵抗を有する必
要があるので、各増幅器は図２ａに示す増幅器の場合の
半分の電流を供給する電流源Ｉ／２に接続する。値ＣＯ
／４のキャパシタは端子Ａ及びＢ間の電圧のＤＣ成分の
減結合を行う。この構造は図１に示す本発明の読取り装
置に使用されているものである。図２ａに示す回路にお
いて値Ｃ０の減結合キャパシタによりメガヘルツオーダ
の低カットオフ周波数ＦＯのが得られる場合、本発明の
読取り装置では同一の低カットオフ周波数ＦＯがＣＯ／
４の小さい値を有する減結合キャパシタにより得られ
る。従って、ＣＯが約１００ピコファラッド程度である
場合、従って集積形態に実現するのが困難である場合
に、図１に示す第１及び第２キャパシタＣは数十ピコフ
ァラッド程度の値にすることができ、これらのキャパシ
タを集積することが可能になる。
【００１９】図４は本発明の特定の実施例に含まれるア
ナログ加算器ＡＤＤを部分的に示す電気回路図である。
この加算器は第１及び第２トランスコンダクタンスモジ
ュールを具え、各モジュールはトランジスタ対Ｔ５，Ｔ
６及びＴ７，Ｔ８で構成され、それらのエミッタは抵抗
ＲＴを経て電流源ＩＴに接続する。各トランスコンダク
タンスを構成するトランジスタＴ５，Ｔ６及びＴ７，Ｔ
８のベースはトランスコンダクタンスモジュールの対称
入力端子を構成し、それぞれＶ０１及びＶ０２を受信す
る。トランジスタＴ５，Ｔ６及びＴ７，Ｔ８のコレクタ
はトランスコンダクタンスモジュールの対称電流出力端
子を構成する。第５トランジスタのコレクタはＫ・( １
＋ｘ）・Ｖ０１と表せる電流Ｉ１を供給する。ここでＫ
は乗算定数であり、ｘの値は電圧Ｖ０１の関数として０
と１との間で変化する。第６トランジスタＴ６のコレク
タはＫ・（１−ｘ）・Ｖ０１と表せる電流Ｉ’１を供給
する。第７トランジスタＴ７のコレクタはＫ・( １＋
ｘ）・Ｖ０２と表せる電流Ｉ２を供給し、第８トランジ
スタＴ８のコレクタはＫ・（１−ｘ）・Ｖ０２と表せる
電流Ｉ’２を供給する。加算器ＡＤＤは、更に、一端が
固定電圧端子、本例では回路接地点、に接続された第１
及び第２抵抗ＲＬを具える。第１抵抗ＲＬを第５及び第
７トランジスタＴ５及びＴ７のコレクタに接続するとと
もに、第２抵抗ＲＬを第６及び第８トランジスタＴ６及
びＴ８のコレクタに接続する。従って、第１抵抗ＲＬに
電流Ｉ１とＩ２の和に等しい電流Ｉ３が流れるととも
に、第２抵抗ＲＬに電流Ｉ’１とＩ’２の和に等しい電
流Ｉ’３が流れる。第１及び第２抵抗ＲＬの端子電圧の
差が加算器ＡＤＤの出力信号Ｖout を構成する。この出
力信号はＶout ＝Ｋ’・（Ｖ０１＋Ｖ０２）と表せ、こ
れは求める出力方程式を構成する。
ナログ加算器ＡＤＤを部分的に示す電気回路図である。
この加算器は第１及び第２トランスコンダクタンスモジ
ュールを具え、各モジュールはトランジスタ対Ｔ５，Ｔ
６及びＴ７，Ｔ８で構成され、それらのエミッタは抵抗
ＲＴを経て電流源ＩＴに接続する。各トランスコンダク
タンスを構成するトランジスタＴ５，Ｔ６及びＴ７，Ｔ
８のベースはトランスコンダクタンスモジュールの対称
入力端子を構成し、それぞれＶ０１及びＶ０２を受信す
る。トランジスタＴ５，Ｔ６及びＴ７，Ｔ８のコレクタ
はトランスコンダクタンスモジュールの対称電流出力端
子を構成する。第５トランジスタのコレクタはＫ・( １
＋ｘ）・Ｖ０１と表せる電流Ｉ１を供給する。ここでＫ
は乗算定数であり、ｘの値は電圧Ｖ０１の関数として０
と１との間で変化する。第６トランジスタＴ６のコレク
タはＫ・（１−ｘ）・Ｖ０１と表せる電流Ｉ’１を供給
する。第７トランジスタＴ７のコレクタはＫ・( １＋
ｘ）・Ｖ０２と表せる電流Ｉ２を供給し、第８トランジ
スタＴ８のコレクタはＫ・（１−ｘ）・Ｖ０２と表せる
電流Ｉ’２を供給する。加算器ＡＤＤは、更に、一端が
固定電圧端子、本例では回路接地点、に接続された第１
及び第２抵抗ＲＬを具える。第１抵抗ＲＬを第５及び第
７トランジスタＴ５及びＴ７のコレクタに接続するとと
もに、第２抵抗ＲＬを第６及び第８トランジスタＴ６及
びＴ８のコレクタに接続する。従って、第１抵抗ＲＬに
電流Ｉ１とＩ２の和に等しい電流Ｉ３が流れるととも
に、第２抵抗ＲＬに電流Ｉ’１とＩ’２の和に等しい電
流Ｉ’３が流れる。第１及び第２抵抗ＲＬの端子電圧の
差が加算器ＡＤＤの出力信号Ｖout を構成する。この出
力信号はＶout ＝Ｋ’・（Ｖ０１＋Ｖ０２）と表せ、こ
れは求める出力方程式を構成する。
【００２０】図５は本発明の好適実施例に含まれる誘導
作用をなす素子Ｌ１を示す電気回路図である。この誘導
性素子Ｌ１は、それらのエミッタが電流源ＩＳに接続さ
れ、それらのベースがトランジスタＴ１及びＴ２のコレ
クタに接続され、それらのコレクタがキャパシタＣ１を
経て相互接続されたトランジスタ対Ｔ９，Ｔ１０（主対
という）と、それらのエミッタが電流源ＩＳに接続さ
れ、それらのベースが主対のトランジスタＴ９，Ｔ１０
のコレクタに接続され、それらのコレクタがトランジス
タＴ１及びＴ２のベースに接続された他のトランジスタ
対Ｔ１１，Ｔ１２と、を具える。
作用をなす素子Ｌ１を示す電気回路図である。この誘導
性素子Ｌ１は、それらのエミッタが電流源ＩＳに接続さ
れ、それらのベースがトランジスタＴ１及びＴ２のコレ
クタに接続され、それらのコレクタがキャパシタＣ１を
経て相互接続されたトランジスタ対Ｔ９，Ｔ１０（主対
という）と、それらのエミッタが電流源ＩＳに接続さ
れ、それらのベースが主対のトランジスタＴ９，Ｔ１０
のコレクタに接続され、それらのコレクタがトランジス
タＴ１及びＴ２のベースに接続された他のトランジスタ
対Ｔ１１，Ｔ１２と、を具える。
【００２１】トランジスタＴ１，Ｔ９及びＴ１１のトラ
ンスコンダクタンスをｇｍ１，ｇｍ２及びｇｍ３に等し
いものとすると、電圧ＶＣ１２は−ｇｍ１・ＲＣ・（Ｖ
Ａ−ＶＢ）と表せるとともに、ＶＢ１２は−ｇｍ２・Ｖ
Ｃ１２／（ｊ・２・Ｃ・ω）と表せ、電流ＩＩ１はｇｍ
３・ＶＢ１２／２と表せる。これらの３つの方程式か
ら、素子Ｌ１のインピーダンスを定める方程式（ＶＡ−
ＶＢ）／ＩＩ１＝ｊ・ω・４・Ｃ／（ｇｍ１・ｇｍ２・
ｇｍ３・ＲＣ）が直接導かれる。このインピーダンスは
ｊ・ω・Ｌｅｑと表せ、誘導作用に対応する。
ンスコンダクタンスをｇｍ１，ｇｍ２及びｇｍ３に等し
いものとすると、電圧ＶＣ１２は−ｇｍ１・ＲＣ・（Ｖ
Ａ−ＶＢ）と表せるとともに、ＶＢ１２は−ｇｍ２・Ｖ
Ｃ１２／（ｊ・２・Ｃ・ω）と表せ、電流ＩＩ１はｇｍ
３・ＶＢ１２／２と表せる。これらの３つの方程式か
ら、素子Ｌ１のインピーダンスを定める方程式（ＶＡ−
ＶＢ）／ＩＩ１＝ｊ・ω・４・Ｃ／（ｇｍ１・ｇｍ２・
ｇｍ３・ＲＣ）が直接導かれる。このインピーダンスは
ｊ・ω・Ｌｅｑと表せ、誘導作用に対応する。
【図１】本発明による磁気情報読取りそれらのを示す回
路図である。
路図である。
【図２】ａは減結合キャパシタが設けられた増幅器の部
分電気回路図であり、ｂは該増幅器のＡＣ等価回路図で
ある。
分電気回路図であり、ｂは該増幅器のＡＣ等価回路図で
ある。
【図３】ａは図２ａの回路図に等価なＡＣ等価回路図で
あり、ｂは対応する回路の部分電気回路図である。
あり、ｂは対応する回路の部分電気回路図である。
【図４】本発明の特定の実施例に含まれるアナログ加算
器を示す電気回路図である。
器を示す電気回路図である。
【図５】本発明の好適実施例に含まれる誘導性作用素子
を示す電気回路図である。
を示す電気回路図である。
ＭＲ 磁気抵抗バー Ａ 第１端子 Ｂ 第２端子 ＩＯ バイアス電流 Ｔ１〜Ｔ１２ 第１〜第１２トランジスタ Ｃ 減結合キャパシタ Ｌ１ 誘導素子 ＡＤＤ アナログ加算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリク ルクレルク フランス国 14000 カン リュ バス 80 (72)発明者 ファブリス ピュンシュ フランス国 14000 カン リュ ドゥ ラ ハシュ ５
Claims (4)
- 【請求項１】 磁界変化を受けるとその電気抵抗率が変
化する磁気抵抗バーが設けられ、該バーに第１及び第２
端子を設けるとともに所定値のバイアス電流を流すよう
にした読取りヘッドと、 差動対として配置された第１及び第２トランジスタを具
え、それらのベースが前記第１及び第２端子にそれぞれ
接続され、少なくとも一つのコレクタが当該増幅器の出
力端子を構成する第１増幅器と、を具える磁気情報読取
り装置において、 当該装置は、更に、差動対として配置された第３及び第
４トランジスタを具え、それらのベースを磁気抵抗バー
の第１及び第２端子にそれぞれ接続するとともに、少な
くとも一つのコレクタが当該増幅器の出力端子を構成す
る第２増幅器と、 等しい値を有する２つのキャパシタであって、第１トラ
ンジスタのベースと磁気抵抗バーの第１端子との間に配
置された第１キャパシタ及び第４トランジスタのベース
と磁気抵抗バーの第２端子との間に配置された第２キャ
パシタと、 第１増幅器の出力端子に接続された第１入力端子及び第
２増幅器の出力端子に接続された第２入力端子と、第１
及び第２入力端子に受信された信号の値の和を表す信号
を出力する出力端子とを有するアナログ加算器と、を具
えることを特徴とする磁気情報読取り装置。 - 【請求項２】 前記アナログ加算器が、 各々当該加算器の入力端子の一つを構成する入力端子及
びその入力端子に受信された電圧の値に比例する電流を
出力する出力端子を有する第１及び第２のトランスコン
ダクタンス形モジュールと、 一端が固定電圧端子に接続され、他端が第１及び第２の
トランスコンダクタンスモジュールの出力端子に接続さ
れた抵抗とを具え、 前記抵抗の端子電圧が当該アナログ加算器の出力信号を
構成することを特徴とする請求項１記載の磁気情報読取
り装置。 - 【請求項３】 各トランスコンダクタンスモジュール
が、それらのエミッタが抵抗を経て電流源に接続され、
それらのベースが当該トランスコンダクタンスモジュー
ルの対称入力端子を構成し、それらの一つのコレクタが
当該トランスコンダクタンスモジュールの出力端子を構
成するトランジスタ対で構成されていることを特徴とす
る請求項２記載の磁気情報読取り装置。 - 【請求項４】 各増幅器が該増幅器内のトランジスタの
ベース間に接続された誘導性作用を有する素子を具え、
該誘導性素子が、 それらのエミッタが電流源に接続され、それらのベース
が該増幅器のトランジスタのコレクタに接続され、それ
らのコレクタがキャパシタを経て相互接続されたトラン
ジスタ主対と、 それらのエミッタが電流源に接続され、それらのベース
が主対のトランジスタのコレクタに接続され、それらの
コレクタが該増幅器のトランジスタのベースに接続され
た他のトランジスタ対と、を具えることを特徴とする請
求項１〜３の何れかに記載の磁気情報読取り装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9616260 | 1996-12-31 | ||
| FR9616260A FR2757986A1 (fr) | 1996-12-31 | 1996-12-31 | Systeme de lecture d'informations magnetiques integre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10198909A true JPH10198909A (ja) | 1998-07-31 |
Family
ID=9499339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9359175A Abandoned JPH10198909A (ja) | 1996-12-31 | 1997-12-26 | 磁気情報読取り装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5909024A (ja) |
| EP (1) | EP0851409A1 (ja) |
| JP (1) | JPH10198909A (ja) |
| KR (1) | KR19980064792A (ja) |
| FR (1) | FR2757986A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211736B1 (en) | 1999-06-30 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Signal amplifying circuit for magnetoresistive element |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10011127C2 (de) * | 2000-03-09 | 2003-03-13 | Ifm Electronic Gmbh | Elektronisches Gerät |
| US6831799B2 (en) * | 2000-11-29 | 2004-12-14 | Agere Systems Inc. | High bandwidth low noise cross-coupled amplifier |
| US7362530B2 (en) * | 2004-03-02 | 2008-04-22 | Texas Instruments Incorporated | Amplifier apparatus for use with a sensor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182280A (en) * | 1981-05-01 | 1982-11-10 | Fujitsu Ltd | Analog adding circuit |
| JPH0786897B2 (ja) * | 1987-05-15 | 1995-09-20 | シャープ株式会社 | カ−ド状体の読取り装置 |
| JPH0229010A (ja) * | 1988-07-18 | 1990-01-31 | Sony Corp | アンプ |
| EP0352009B1 (en) * | 1988-07-18 | 1994-11-17 | Sony Corporation | Amplifier circuit |
| FR2651389A1 (fr) * | 1989-08-25 | 1991-03-01 | Radiotechnique Compelec | Amplificateur differentiel a couplage capacitif. |
| US5266786A (en) * | 1991-10-01 | 1993-11-30 | Ncr Corporation | Magnetoresistive head for reading magnetic ink characters |
| US5612528A (en) * | 1992-07-27 | 1997-03-18 | Central Research Laboratories Limited | Processing of magnetically recorded data to detect fraud |
| US5331478A (en) * | 1992-10-07 | 1994-07-19 | Silicon Systems, Inc. | Magnetoresistive head amplifier |
| JPH0778309A (ja) * | 1993-07-14 | 1995-03-20 | Sony Corp | 薄膜磁気ヘッド及び磁気抵抗効果型磁気ヘッド並びに複合型磁気ヘッド |
| JP3054013B2 (ja) * | 1993-12-22 | 2000-06-19 | 株式会社東芝 | バイアス回路 |
| KR100376025B1 (ko) * | 1994-06-10 | 2003-08-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 정보신호기록장치 |
-
1996
- 1996-12-31 FR FR9616260A patent/FR2757986A1/fr not_active Withdrawn
-
1997
- 1997-12-18 EP EP97203999A patent/EP0851409A1/fr not_active Withdrawn
- 1997-12-23 US US08/996,674 patent/US5909024A/en not_active Expired - Fee Related
- 1997-12-26 JP JP9359175A patent/JPH10198909A/ja not_active Abandoned
- 1997-12-29 KR KR1019970077160A patent/KR19980064792A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211736B1 (en) | 1999-06-30 | 2001-04-03 | Mitsubishi Denki Kabushiki Kaisha | Signal amplifying circuit for magnetoresistive element |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980064792A (ko) | 1998-10-07 |
| US5909024A (en) | 1999-06-01 |
| FR2757986A1 (fr) | 1998-07-03 |
| EP0851409A1 (fr) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3333239B2 (ja) | 可変利得回路 | |
| KR19980064159A (ko) | 필터 회로 | |
| KR0152701B1 (ko) | 감쇠 귀환형 차동증폭기 | |
| JPH0344447B2 (ja) | ||
| JPH01161904A (ja) | 移相発振器 | |
| US6359503B1 (en) | Basic cell for programmable analog time-continuous filter | |
| JPH02295209A (ja) | Ｆｔダブラ差動増幅器 | |
| JPH10198909A (ja) | 磁気情報読取り装置 | |
| JPH06243405A (ja) | 磁気抵抗素子用プリアンプ | |
| JPS6376515A (ja) | 遅延回路 | |
| EP0410536B1 (en) | Combined current differencing and operational amplifier circuit | |
| JP3080488B2 (ja) | 差動増幅器 | |
| KR19980079906A (ko) | 네가티브 증폭기 회로 | |
| GB2205210A (en) | Amplifier circuit including single capacitor for dc differential-input balance | |
| JP3452232B2 (ja) | フイルタ回路及び電子機器 | |
| JP3005413B2 (ja) | フィルタ回路 | |
| US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
| JP3874649B2 (ja) | 平衡回路 | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JP3250884B2 (ja) | 演算増幅器 | |
| JPH08288794A (ja) | 基本セル構造、時系列遅延線および直交時系列フィルタ | |
| JPH06152318A (ja) | フィルタ回路 | |
| JP3736070B2 (ja) | アクティブインダクタンス回路 | |
| JP3161833B2 (ja) | アクティブ型トラップ回路 | |
| JPS6330012A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051219 |