JP3005413B2 - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP3005413B2 JP3005413B2 JP6006958A JP695894A JP3005413B2 JP 3005413 B2 JP3005413 B2 JP 3005413B2 JP 6006958 A JP6006958 A JP 6006958A JP 695894 A JP695894 A JP 695894A JP 3005413 B2 JP3005413 B2 JP 3005413B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- input
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、フィルタ回路に関
し、特にたとえば、第１入力および帰還出力が入力され
る第１積分手段と第１積分手段の出力および帰還出力が
入力される第２積分手段とを含むフィルタ回路に関す
る。
し、特にたとえば、第１入力および帰還出力が入力され
る第１積分手段と第１積分手段の出力および帰還出力が
入力される第２積分手段とを含むフィルタ回路に関す
る。
【０００２】
【従来の技術】図１７を参照して、従来のフィルタ回路
１として、入力端子２ａおよび２ｂのいずれかから入力
された信号にフィルタリングをかけた信号を出力端子３
から出力するものがあった。ここで、入力端子２ａおよ
び２ｂからの入力をそれぞれＶ 1 およびＶ2 とし、出力
端子３からの出力をＶ4 とし、さらに差動増幅器４ａの
相互コンダクタンスをｇm1とすると、出力Ｖ4 は数１で
表される。なお、差動増幅器４ａの次段には、バッファ
５ａが配置されている。
１として、入力端子２ａおよび２ｂのいずれかから入力
された信号にフィルタリングをかけた信号を出力端子３
から出力するものがあった。ここで、入力端子２ａおよ
び２ｂからの入力をそれぞれＶ 1 およびＶ2 とし、出力
端子３からの出力をＶ4 とし、さらに差動増幅器４ａの
相互コンダクタンスをｇm1とすると、出力Ｖ4 は数１で
表される。なお、差動増幅器４ａの次段には、バッファ
５ａが配置されている。
【０００３】
【数１】
【０００４】また、数１より共振周波数ω0 は、数２で
表される。
表される。
【０００５】
【数２】
【０００６】また、図１８を参照して、従来の他のフィ
ルタ回路１として、図１７に示すフィルタ回路１の入力
端子２ａと差動増幅器４ａとの間に相互コンダクタンス
がｇ m2の差動増幅器４ｂおよびバッファ５ｂを介挿し、
バッファ５ａの出力を差動増幅器４ｂに負帰還させ、そ
して差動増幅器４ｂとバッファ５ｂとの接続点に、コン
デンサＣ2 を介して入力端子２ｃを接続したものがあ
る。この場合、入力端子２ｃからの入力をＶ3 とする
と、出力Ｖ4 は数３で表される。
ルタ回路１として、図１７に示すフィルタ回路１の入力
端子２ａと差動増幅器４ａとの間に相互コンダクタンス
がｇ m2の差動増幅器４ｂおよびバッファ５ｂを介挿し、
バッファ５ａの出力を差動増幅器４ｂに負帰還させ、そ
して差動増幅器４ｂとバッファ５ｂとの接続点に、コン
デンサＣ2 を介して入力端子２ｃを接続したものがあ
る。この場合、入力端子２ｃからの入力をＶ3 とする
と、出力Ｖ4 は数３で表される。
【０００７】
【数３】
【０００８】さらに、共振周波数ω0 およびＱは、それ
ぞれ数４および数５で表される。
ぞれ数４および数５で表される。
【０００９】
【数４】
【００１０】
【数５】
【００１１】
【発明が解決しようとする課題】図１７に示すフィルタ
回路１において、共振周波数を低くするためには、数２
からわかるように相互コンダクタンスｇm1を小さくし、
コンデンサＣ1 の容量を大きくする必要がある。しか
し、ｇm1を小さくすると、差動増幅器４ａに含まれるト
ランジスタを電流量が小さい領域で使用しなければなら
ず、トランジスタの周波数特性が悪化するとともに、Ｓ
／Ｎが大きい領域でのトランジスタの使用が困難とな
る。また、Ｃ1 の容量を大きくすると、ＩＣのチップ面
積が大きくなる。このため、ＩＣにおいて共振周波数を
低く設定するのは容易でなかった。このような問題点
は、図１８に示すフィルタ回路１においても同様であ
る。
回路１において、共振周波数を低くするためには、数２
からわかるように相互コンダクタンスｇm1を小さくし、
コンデンサＣ1 の容量を大きくする必要がある。しか
し、ｇm1を小さくすると、差動増幅器４ａに含まれるト
ランジスタを電流量が小さい領域で使用しなければなら
ず、トランジスタの周波数特性が悪化するとともに、Ｓ
／Ｎが大きい領域でのトランジスタの使用が困難とな
る。また、Ｃ1 の容量を大きくすると、ＩＣのチップ面
積が大きくなる。このため、ＩＣにおいて共振周波数を
低く設定するのは容易でなかった。このような問題点
は、図１８に示すフィルタ回路１においても同様であ
る。
【００１２】それゆえに、この発明の主たる目的は、コ
ンデンサの容量を大きくすることなく共振周波数を低く
することができる、フィルタ回路を提供することであ
る。
ンデンサの容量を大きくすることなく共振周波数を低く
することができる、フィルタ回路を提供することであ
る。
【００１３】
【課題を解決するための手段】第１の発明は、第１，第
２および第３の端子、第１の端子および第３の端子に第
１入力および第２入力がそれぞれ接続される差動増幅
器、差動増幅器の出力電流がコレクタ・エミッタ間を流
れかつその出力電流の１／β（β：電流増幅率）の電流
がベースを流れるトランジスタ、およびトランジスタの
ベースと第２の端子との間に接続されるコンデンサを備
え、第１の端子および第２の端子から入力が与えられた
とき第３の端子からトランジスタのベース電流に相関す
る出力が得られる、フィルタ回路である。第２の発明
は、第１，第２，第３および第４の端子、第１の端子お
よび第３の端子に第１入力および第２入力がそれぞれ接
続される第１差動増幅器、第４の端子に相関する電圧が
一方端に印加されかつ第１差動増幅器の出力に相関する
電圧が他方端に印加される第１のコンデンサ、第１差動
増幅器の出力に相関する電圧を第１入力から受けかつ第
３の端子に相関する電圧を第２入力から受ける第２差動
増幅器、第２差動増幅器の出力電流がコレクタ・エミッ
タ間を流れかつ出力電流の１／β（β：電流増幅率）の
電流がベースを流れる第１のトランジスタ、第２の端子
が一方端に接続されかつ第１のトランジスタのベースが
他方端に接続される第２のコンデンサを備え、第１の端
子，第２の端子および第４の端子から入力が与えられた
とき第３の端子から第１のトランジスタのベース電流に
相関する出力が得られる、フィルタ回路である。
２および第３の端子、第１の端子および第３の端子に第
１入力および第２入力がそれぞれ接続される差動増幅
器、差動増幅器の出力電流がコレクタ・エミッタ間を流
れかつその出力電流の１／β（β：電流増幅率）の電流
がベースを流れるトランジスタ、およびトランジスタの
ベースと第２の端子との間に接続されるコンデンサを備
え、第１の端子および第２の端子から入力が与えられた
とき第３の端子からトランジスタのベース電流に相関す
る出力が得られる、フィルタ回路である。第２の発明
は、第１，第２，第３および第４の端子、第１の端子お
よび第３の端子に第１入力および第２入力がそれぞれ接
続される第１差動増幅器、第４の端子に相関する電圧が
一方端に印加されかつ第１差動増幅器の出力に相関する
電圧が他方端に印加される第１のコンデンサ、第１差動
増幅器の出力に相関する電圧を第１入力から受けかつ第
３の端子に相関する電圧を第２入力から受ける第２差動
増幅器、第２差動増幅器の出力電流がコレクタ・エミッ
タ間を流れかつ出力電流の１／β（β：電流増幅率）の
電流がベースを流れる第１のトランジスタ、第２の端子
が一方端に接続されかつ第１のトランジスタのベースが
他方端に接続される第２のコンデンサを備え、第１の端
子，第２の端子および第４の端子から入力が与えられた
とき第３の端子から第１のトランジスタのベース電流に
相関する出力が得られる、フィルタ回路である。
【００１４】
【作用】たとえば相互コンダクタンスがｇm1の差動増幅
器の次段に、たとえば電流を１／β（βは電流増幅率）
に減衰させるトランジスタを配置することによって、共
振周波数ω0 を表す式の分子に位置するｇm1の項が１／
β倍される。
器の次段に、たとえば電流を１／β（βは電流増幅率）
に減衰させるトランジスタを配置することによって、共
振周波数ω0 を表す式の分子に位置するｇm1の項が１／
β倍される。
【００１５】
【発明の効果】この発明によれば、電流減衰手段を配置
するだけで、コンデンサの容量を大きくしなくても、フ
ィルタ回路の共振周波数を低くすることができる。換言
すれば、同じ周波数ならコンデンサの容量を小さくし得
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
するだけで、コンデンサの容量を大きくしなくても、フ
ィルタ回路の共振周波数を低くすることができる。換言
すれば、同じ周波数ならコンデンサの容量を小さくし得
る。この発明の上述の目的，その他の目的，特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
【００１６】
【実施例】図１を参照して、この実施例のフィルタ回路
１０は、入力端子１２ａおよび１２ｂを含み、入力端子
１２ａは、相互コンダクタンスがｇm1の差動増幅器１４
ａの非反転入力端子に接続される。この差動増幅器１４
ａの出力端子は、減衰率が１／βのトランジスタＴ1 お
よびバッファ１６ａを介して出力端子１８と接続され、
またトランジスタＴ1 の出力端子には、コンデンサＣ1
を介して入力端子１２ｂが接続される。さらに、バッフ
ァ１６ａの出力端子は差動増幅器１４ａの反転入力端子
と接続される。そして、入力端子１２ａおよび１２ｂの
いずれかから信号が入力され、フィルタ処理された信号
が出力端子１８から出力される。
１０は、入力端子１２ａおよび１２ｂを含み、入力端子
１２ａは、相互コンダクタンスがｇm1の差動増幅器１４
ａの非反転入力端子に接続される。この差動増幅器１４
ａの出力端子は、減衰率が１／βのトランジスタＴ1 お
よびバッファ１６ａを介して出力端子１８と接続され、
またトランジスタＴ1 の出力端子には、コンデンサＣ1
を介して入力端子１２ｂが接続される。さらに、バッフ
ァ１６ａの出力端子は差動増幅器１４ａの反転入力端子
と接続される。そして、入力端子１２ａおよび１２ｂの
いずれかから信号が入力され、フィルタ処理された信号
が出力端子１８から出力される。
【００１７】次に、図１に示すフィルタ回路１０の等価
回路図を図２に示す。入力端子１２ａからの入力は、差
動増幅器１４ａに含まれるトランジスタＴ2 のベースに
入力され、バッファ１６ａからの出力は、差動増幅器１
４ａに含まれるトランジスタＴ3 のベースに帰還され
る。したがって、差動増幅器１４ａからはトランジスタ
Ｔ2 およびＴ3 のベース入力の差に比例した電流が出力
され、この電流がトランジスタＴ1 のコレクタエミッタ
間を流れる。このため、トランジスタＴ1 のベースから
は、差動増幅器１４ａの出力電流の１／βの電流が出力
され、バッファ１６ａに入力される。また、入力端子１
２ｂからの入力もコンデンサＣ1 を介してバッファ１６
ａに入力される。そして、バッファ１６ａの出力が出力
端子１８から出力されるとともに、トランジスタＴ3 の
ベースに負帰還される。
回路図を図２に示す。入力端子１２ａからの入力は、差
動増幅器１４ａに含まれるトランジスタＴ2 のベースに
入力され、バッファ１６ａからの出力は、差動増幅器１
４ａに含まれるトランジスタＴ3 のベースに帰還され
る。したがって、差動増幅器１４ａからはトランジスタ
Ｔ2 およびＴ3 のベース入力の差に比例した電流が出力
され、この電流がトランジスタＴ1 のコレクタエミッタ
間を流れる。このため、トランジスタＴ1 のベースから
は、差動増幅器１４ａの出力電流の１／βの電流が出力
され、バッファ１６ａに入力される。また、入力端子１
２ｂからの入力もコンデンサＣ1 を介してバッファ１６
ａに入力される。そして、バッファ１６ａの出力が出力
端子１８から出力されるとともに、トランジスタＴ3 の
ベースに負帰還される。
【００１８】入力端子１２ａおよび１２ｂの入力をそれ
ぞれＶ1 およびＶ2 とし、出力端子１８からの出力をＶ
4 とすると、このフィルタ回路１０の伝達関数は数６で
表される。
ぞれＶ1 およびＶ2 とし、出力端子１８からの出力をＶ
4 とすると、このフィルタ回路１０の伝達関数は数６で
表される。
【００１９】
【数６】
【００２０】また、数６より、共振周波数ω0 は数７で
表される。
表される。
【００２１】
【数７】
【００２２】トランジスタＴ1 を差動増幅器１４ａの次
段に配置することによって、数７からわかるように、共
振周波数ω0 をトランジスタＴ1 を設けないときの１／
β倍とすることができる。したがって、共振周波数ω0
をトランジスタＴ1 を設けないときと同じにすれば、コ
ンデンサＣ1 の容量を１／β倍とすることができる。図
３を参照して、他の実施例のフィルタ回路１０は、入力
端子１２ａ，１２ｂおよび１２ｃを含み、入力端子１２
ａは、相互コンダクタンスがｇm2の差動増幅器１４ｂの
非反転入力端子に接続される。差動増幅器１４ｂの出力
端子は、バッファ１６ｂを介して、相互コンダクタンス
がｇm1の差動増幅器１４ａの非反転入力端子と接続され
る。差動増幅器１４ｂの出力端子にはまた、コンデンサ
Ｃ2 を介して入力端子１２ｃが接続される。差動増幅器
１４ａの出力端子は、減衰率が１／βのトランジスタＴ
1 およびバッファ１６ａを介して出力端子１８と接続さ
れ、またトランジスタＴ1 の出力端子には、コンデンサ
Ｃ1 を介して入力端子１２ｂが接続される。さらに、バ
ッファ１６ａの出力端子は差動増幅器１４ａおよび１４
ｂの反転入力端子と接続される。そして、入力端子１２
ａ，１２ｂおよび１２ｃのいずれかから信号が入力さ
れ、フィルタ処理された信号が出力端子１８から出力さ
れる。
段に配置することによって、数７からわかるように、共
振周波数ω0 をトランジスタＴ1 を設けないときの１／
β倍とすることができる。したがって、共振周波数ω0
をトランジスタＴ1 を設けないときと同じにすれば、コ
ンデンサＣ1 の容量を１／β倍とすることができる。図
３を参照して、他の実施例のフィルタ回路１０は、入力
端子１２ａ，１２ｂおよび１２ｃを含み、入力端子１２
ａは、相互コンダクタンスがｇm2の差動増幅器１４ｂの
非反転入力端子に接続される。差動増幅器１４ｂの出力
端子は、バッファ１６ｂを介して、相互コンダクタンス
がｇm1の差動増幅器１４ａの非反転入力端子と接続され
る。差動増幅器１４ｂの出力端子にはまた、コンデンサ
Ｃ2 を介して入力端子１２ｃが接続される。差動増幅器
１４ａの出力端子は、減衰率が１／βのトランジスタＴ
1 およびバッファ１６ａを介して出力端子１８と接続さ
れ、またトランジスタＴ1 の出力端子には、コンデンサ
Ｃ1 を介して入力端子１２ｂが接続される。さらに、バ
ッファ１６ａの出力端子は差動増幅器１４ａおよび１４
ｂの反転入力端子と接続される。そして、入力端子１２
ａ，１２ｂおよび１２ｃのいずれかから信号が入力さ
れ、フィルタ処理された信号が出力端子１８から出力さ
れる。
【００２３】次に、図３に示すフィルタ回路１０の等価
回路図を図４に示す。入力端子１２ａからの入力は、差
動増幅器１４ｂに含まれるトランジスタＴ4 に入力さ
れ、バッファ１６ａからの出力は差動増幅器１４ｂに含
まれるトランジスタＴ5 に負帰還される。そして、これ
らの入力の差に比例した出力がバッファ１６ｂに含まれ
るトランジスタＴ6 のベースに入力される。トランジス
タＴ6 のベースにはまた、入力端子１２ｃからの入力が
コンデンサＣ2 を介して入力される。そして、トランジ
スタＴ6 のエミッタ電流の一部が差動増幅器１４ａに含
まれるトランジスタＴ2 のベースに入力されるととも
に、バッファ１６ａの出力が差動増幅器１４ａに含まれ
るＴ3 のベースに負帰還される。したがって、差動増幅
器１４ａからはトランジスタＴ2 およびＴ3 のベース入
力の差に比例した電流が出力される。この出力電流は、
トランジスタＴ1 のコレクタエミッタ間を流れ、これに
よってこの電流の１／β倍の電流がトランジスタＴ1 の
ベースから出力される。このベース電流は、バッファ１
６ａに入力される。また、入力端子１２ｂからの入力も
コンデンサＣ2 を介してバッファ１６ａに入力される。
そして、バッファ１６ａの出力が出力端子１８から出力
されるとともに、トランジスタＴ3 のベースおよびトラ
ンジスタＴ5 のベースに負帰還される。
回路図を図４に示す。入力端子１２ａからの入力は、差
動増幅器１４ｂに含まれるトランジスタＴ4 に入力さ
れ、バッファ１６ａからの出力は差動増幅器１４ｂに含
まれるトランジスタＴ5 に負帰還される。そして、これ
らの入力の差に比例した出力がバッファ１６ｂに含まれ
るトランジスタＴ6 のベースに入力される。トランジス
タＴ6 のベースにはまた、入力端子１２ｃからの入力が
コンデンサＣ2 を介して入力される。そして、トランジ
スタＴ6 のエミッタ電流の一部が差動増幅器１４ａに含
まれるトランジスタＴ2 のベースに入力されるととも
に、バッファ１６ａの出力が差動増幅器１４ａに含まれ
るＴ3 のベースに負帰還される。したがって、差動増幅
器１４ａからはトランジスタＴ2 およびＴ3 のベース入
力の差に比例した電流が出力される。この出力電流は、
トランジスタＴ1 のコレクタエミッタ間を流れ、これに
よってこの電流の１／β倍の電流がトランジスタＴ1 の
ベースから出力される。このベース電流は、バッファ１
６ａに入力される。また、入力端子１２ｂからの入力も
コンデンサＣ2 を介してバッファ１６ａに入力される。
そして、バッファ１６ａの出力が出力端子１８から出力
されるとともに、トランジスタＴ3 のベースおよびトラ
ンジスタＴ5 のベースに負帰還される。
【００２４】入力端子１２ａ，１２ｂおよび１２ｃの入
力をそれぞれＶ1 ，Ｖ2 およびＶ3とし、出力端子１８
からの出力をＶ4 とすると、このフィルタ回路１０の伝
達関数は数８で表される。
力をそれぞれＶ1 ，Ｖ2 およびＶ3とし、出力端子１８
からの出力をＶ4 とすると、このフィルタ回路１０の伝
達関数は数８で表される。
【００２５】
【数８】
【００２６】また、数８より、共振周波数ω0 およびＱ
は、それぞれ数９および数１０で表される。
は、それぞれ数９および数１０で表される。
【００２７】
【数９】
【００２８】
【数１０】
【００２９】トランジスタＴ1 を差動増幅器１４ａの次
段に配置することによって、数９からわかるように、共
振周波数ω0 をトランジスタＴ1 を設けないときの１／
√β倍とすることができる。また、数１０からわかるよ
うに、Ｑを√β倍とすることができる。さらに、共振周
波数ω0 をトランジスタＴ1 を設けないときと同じにす
るために、コンデンサＣ2 の容量を１／√β倍とする
と、容量を小さくすることができるばかりでなく、Ｑを
β倍することができる。
段に配置することによって、数９からわかるように、共
振周波数ω0 をトランジスタＴ1 を設けないときの１／
√β倍とすることができる。また、数１０からわかるよ
うに、Ｑを√β倍とすることができる。さらに、共振周
波数ω0 をトランジスタＴ1 を設けないときと同じにす
るために、コンデンサＣ2 の容量を１／√β倍とする
と、容量を小さくすることができるばかりでなく、Ｑを
β倍することができる。
【００３０】図５を参照して、その他の実施例のフィル
タ回路１０は、差動増幅器１４ｂの次段に減衰率が１／
βのトランジスタＴ7 が配置されている点を除いて、図
３および図４に示すフィルタ回路１０とほぼ同様の構成
となっているので、異なる点についてのみ説明し、同様
の点についての説明は省略する。このフィルタ回路１０
の等価回路図を図６に示す。差動増幅器１４ｂからの出
力電流はトランジスタＴ7 のコレクタエミッタ間を通過
し、これによってトランジスタＴ7 のベースから差動増
幅器１４ｂの出力電流の１／β倍の電流が出力される。
このベース電流および入力端子１２ｃからの入力はバッ
ファ１６ｂに入力され、バッファ１６ｂの出力が差動増
幅器１４ａに含まれるトランジスタＴ2 に入力される。
タ回路１０は、差動増幅器１４ｂの次段に減衰率が１／
βのトランジスタＴ7 が配置されている点を除いて、図
３および図４に示すフィルタ回路１０とほぼ同様の構成
となっているので、異なる点についてのみ説明し、同様
の点についての説明は省略する。このフィルタ回路１０
の等価回路図を図６に示す。差動増幅器１４ｂからの出
力電流はトランジスタＴ7 のコレクタエミッタ間を通過
し、これによってトランジスタＴ7 のベースから差動増
幅器１４ｂの出力電流の１／β倍の電流が出力される。
このベース電流および入力端子１２ｃからの入力はバッ
ファ１６ｂに入力され、バッファ１６ｂの出力が差動増
幅器１４ａに含まれるトランジスタＴ2 に入力される。
【００３１】このフィルタ回路１０の伝達関数は数１１
で表される。
で表される。
【００３２】
【数１１】
【００３３】また、共振周波数ω0 およびＱは、それぞ
れ数１２および数１３で表される。
れ数１２および数１３で表される。
【００３４】
【数１２】
【００３５】
【数１３】
【００３６】トランジスタＴ1 およびＴ7 を設けること
によって、数１３に示すようにＱを大きくすることはで
きないが、数１２に示すように共振周波数ω0 を１／β
倍とすることができる。ただし、共振周波数ω0 をトラ
ンジスタＴ1 およびＴ7 を設けないときと同じくするた
めに、コンデンサＣ2 の容量を１／β倍すると、容量を
小さくすることができるだけでなく、Ｑを√β倍とする
ことができる。
によって、数１３に示すようにＱを大きくすることはで
きないが、数１２に示すように共振周波数ω0 を１／β
倍とすることができる。ただし、共振周波数ω0 をトラ
ンジスタＴ1 およびＴ7 を設けないときと同じくするた
めに、コンデンサＣ2 の容量を１／β倍すると、容量を
小さくすることができるだけでなく、Ｑを√β倍とする
ことができる。
【００３７】図７を参照して、さらにその他の実施例の
フィルタ回路１０は、コンデンサＣ 2 の一方端子とバッ
ファ１６ａの出力端子との間にコンデンサＣ3 が介挿さ
れているほか、図３に示すフィルタ回路１０と同様の構
成となっているので、異なる点についてのみ説明し、同
様の点についての説明は省略する。図８に示す等価回路
からもわかるように、差動増幅器１４ｂの出力とバッフ
ァ回路１６ａの出力との間にコンデンサＣ3 が介挿され
る。
フィルタ回路１０は、コンデンサＣ 2 の一方端子とバッ
ファ１６ａの出力端子との間にコンデンサＣ3 が介挿さ
れているほか、図３に示すフィルタ回路１０と同様の構
成となっているので、異なる点についてのみ説明し、同
様の点についての説明は省略する。図８に示す等価回路
からもわかるように、差動増幅器１４ｂの出力とバッフ
ァ回路１６ａの出力との間にコンデンサＣ3 が介挿され
る。
【００３８】このようにコンデンサＣ3 が付加されるこ
とによって、このフィルタ回路１０の伝達関数は数１４
のように表される。
とによって、このフィルタ回路１０の伝達関数は数１４
のように表される。
【００３９】
【数１４】
【００４０】そして、共振周波数ω0 およびＱは、それ
ぞれ数１５および数１６のように表される。
ぞれ数１５および数１６のように表される。
【００４１】
【数１５】
【００４２】
【数１６】
【００４３】数１５からわかるように、共振周波数ω0
をトランジスタＴ1 を設けないときの１／√β倍とする
ことができる。また、数１６からわかるように、Ｑをト
ランジスタＴ1 を設けないときに比べて√β倍とするこ
とができる。さらに、共振周波数ω0 をトランジスタＴ
1 を設けないときと同じくするためにコンデンサＣ2お
よびＣ3 を１／√β倍すると、容量を小さくできるだけ
でなく、Ｑをさらに大きくすることができる。
をトランジスタＴ1 を設けないときの１／√β倍とする
ことができる。また、数１６からわかるように、Ｑをト
ランジスタＴ1 を設けないときに比べて√β倍とするこ
とができる。さらに、共振周波数ω0 をトランジスタＴ
1 を設けないときと同じくするためにコンデンサＣ2お
よびＣ3 を１／√β倍すると、容量を小さくできるだけ
でなく、Ｑをさらに大きくすることができる。
【００４４】図９を参照して、他の実施例のフィルタ回
路１０は、図７に示すフィルタ回路１０とほぼ同様の構
成となっているので、異なる点についてのみ説明し同様
の点についての説明は省略する。異なる点は、差動増幅
器１４ｂの次段に減衰率が１／βのトランジスタＴ7 が
配置されている点であり、図１０に示すフィルタ回路１
０の等価回路図からもわかるように、差動増幅器１４ｂ
に含まれるトランジスタＴ5 のコレクタにトランジスタ
Ｔ7 が接続される。
路１０は、図７に示すフィルタ回路１０とほぼ同様の構
成となっているので、異なる点についてのみ説明し同様
の点についての説明は省略する。異なる点は、差動増幅
器１４ｂの次段に減衰率が１／βのトランジスタＴ7 が
配置されている点であり、図１０に示すフィルタ回路１
０の等価回路図からもわかるように、差動増幅器１４ｂ
に含まれるトランジスタＴ5 のコレクタにトランジスタ
Ｔ7 が接続される。
【００４５】このようにトランジスタＴ7 が付加される
ことによってこのフィルタ回路１０の伝達関数は数１７
のように表される。
ことによってこのフィルタ回路１０の伝達関数は数１７
のように表される。
【００４６】
【数１７】
【００４７】そして、共振周波数ω0 およびＱは、それ
ぞれ数１８および数１９のように表される。
ぞれ数１８および数１９のように表される。
【００４８】
【数１８】
【００４９】
【数１９】
【００５０】数１９からわかるように、Ｑについてはト
ランジスタＴ1 およびＴ7 を付加しない場合と同じであ
るが、共振周波数ω0 は、数１８からわかるようにトラ
ンジスタＴ1 およびＴ7 を付加しないときに比べて１／
β倍となる。ただし、共振周波数ω0 を同じくするため
にコンデンサＣ2 およびＣ3 の容量を１／β倍すると、
容量を小さくすることができるだけでなく、Ｑを大きく
することができる。
ランジスタＴ1 およびＴ7 を付加しない場合と同じであ
るが、共振周波数ω0 は、数１８からわかるようにトラ
ンジスタＴ1 およびＴ7 を付加しないときに比べて１／
β倍となる。ただし、共振周波数ω0 を同じくするため
にコンデンサＣ2 およびＣ3 の容量を１／β倍すると、
容量を小さくすることができるだけでなく、Ｑを大きく
することができる。
【００５１】図１１を参照して、その他の実施例のフィ
ルタ回路１０は入力端子１２ａ，１２ｂおよび１２ｃを
含み、入力端子１２ａは相互コンダクタンスがｇm2の差
動増幅器１４ｂの非反転入力端子と接続される。また、
差動増幅器１４ｂの出力端子は、バッファ１６ｂを介し
て、相互コンダクタンスがｇm1の差動増幅器１４ａの非
反転入力端子と接続され、差動増幅器１４ａの出力端子
は減衰率が１／βのトランジスタＴ1 およびバッファ１
６ａを介して出力端子１８と接続される。さらに、バッ
ファ１６ａの出力端子は、直接、差動増幅器１４ｂの反
転入力端子と接続されるとともに、抵抗Ｒ2 を介して差
動増幅器１４ａの非反転入力端子と接続される。差動増
幅器１４ａの反転入力端子にはまた、抵抗Ｒ1 を介して
直流電源Ｖ5 が接続される。また、差動増幅器１４ｂの
出力端子にはコンデンサＣ2 を介して入力端子１２ｃが
接続され、トランジスタＴ1 の出力端子にはコンデンサ
Ｃ 1 を介して入力端子１２ｂが接続される。そして、入
力端子１２ａ，１２ｂおよび１２ｃのいずれかから信号
が入力され、フィルタ処理された信号が出力端子１８か
ら出力される。
ルタ回路１０は入力端子１２ａ，１２ｂおよび１２ｃを
含み、入力端子１２ａは相互コンダクタンスがｇm2の差
動増幅器１４ｂの非反転入力端子と接続される。また、
差動増幅器１４ｂの出力端子は、バッファ１６ｂを介し
て、相互コンダクタンスがｇm1の差動増幅器１４ａの非
反転入力端子と接続され、差動増幅器１４ａの出力端子
は減衰率が１／βのトランジスタＴ1 およびバッファ１
６ａを介して出力端子１８と接続される。さらに、バッ
ファ１６ａの出力端子は、直接、差動増幅器１４ｂの反
転入力端子と接続されるとともに、抵抗Ｒ2 を介して差
動増幅器１４ａの非反転入力端子と接続される。差動増
幅器１４ａの反転入力端子にはまた、抵抗Ｒ1 を介して
直流電源Ｖ5 が接続される。また、差動増幅器１４ｂの
出力端子にはコンデンサＣ2 を介して入力端子１２ｃが
接続され、トランジスタＴ1 の出力端子にはコンデンサ
Ｃ 1 を介して入力端子１２ｂが接続される。そして、入
力端子１２ａ，１２ｂおよび１２ｃのいずれかから信号
が入力され、フィルタ処理された信号が出力端子１８か
ら出力される。
【００５２】このフィルタ回路１０の等価回路図を図１
２に示す。入力端子１２ａからの入力は、差動増幅器１
４ｂに含まれるトランジスタＴ4 に入力され、バッファ
１６ａからの帰還出力は差動増幅器１４ｂに含まれるト
ランジスタＴ5 に入力される。これによって、２つの入
力の差に比例する出力が、バッファ１６ｂに含まれるト
ランジスタＴ6 に入力される。トランジスタＴ6 にはま
た、入力端子１２ｃからの入力信号がコンデンサＣ2 を
介して入力される。これらの入力に基づくバッファ１６
ｂからの出力は、差動増幅器１４ａに含まれるトランジ
スタＴ2 に入力される。また、差動増幅器１４ａに含ま
れるトランジスタＴ3 に、バッファ１６ａからの帰還出
力および直流電源Ｖ5 からの出力が、それぞれ抵抗Ｒ1
およびＲ 2 を介して入力され、これらの入力の差に比例
する出力がトランジスタＴ1 に入力される。すなわち、
差動増幅器１４ａの出力電流がトランジスタＴ1 のコレ
クタエミッタ間に流れる。これによって、トランジスタ
Ｔ1 のベータからは差動増幅器１４ａの出力電流の１／
β倍の電流が出力され、バッファ１６ａに入力される。
入力端子１２ｂからの入力も、コンデンサＣ1 を介して
バッファ１６ａに入力される。そして、バッファ１６ａ
の出力は、出力端子１８から出力されるとともに、差動
増幅器１４ａおよび１４ｂに帰還される。
２に示す。入力端子１２ａからの入力は、差動増幅器１
４ｂに含まれるトランジスタＴ4 に入力され、バッファ
１６ａからの帰還出力は差動増幅器１４ｂに含まれるト
ランジスタＴ5 に入力される。これによって、２つの入
力の差に比例する出力が、バッファ１６ｂに含まれるト
ランジスタＴ6 に入力される。トランジスタＴ6 にはま
た、入力端子１２ｃからの入力信号がコンデンサＣ2 を
介して入力される。これらの入力に基づくバッファ１６
ｂからの出力は、差動増幅器１４ａに含まれるトランジ
スタＴ2 に入力される。また、差動増幅器１４ａに含ま
れるトランジスタＴ3 に、バッファ１６ａからの帰還出
力および直流電源Ｖ5 からの出力が、それぞれ抵抗Ｒ1
およびＲ 2 を介して入力され、これらの入力の差に比例
する出力がトランジスタＴ1 に入力される。すなわち、
差動増幅器１４ａの出力電流がトランジスタＴ1 のコレ
クタエミッタ間に流れる。これによって、トランジスタ
Ｔ1 のベータからは差動増幅器１４ａの出力電流の１／
β倍の電流が出力され、バッファ１６ａに入力される。
入力端子１２ｂからの入力も、コンデンサＣ1 を介して
バッファ１６ａに入力される。そして、バッファ１６ａ
の出力は、出力端子１８から出力されるとともに、差動
増幅器１４ａおよび１４ｂに帰還される。
【００５３】入力端子１２ａ，１２ｂおよび１２ｃから
の入力をそれぞれ（Ｒ1 ＋Ｒ2 ）Ｖ 1 ／Ｒ2 ，（Ｒ1 ＋
Ｒ2 ）Ｖ2 ／Ｒ2 およびＶ3 とし、出力端子１８からの
出力をＶ4 とすると、このフィルタ回路１０の伝達関数
は数２０のように表される。
の入力をそれぞれ（Ｒ1 ＋Ｒ2 ）Ｖ 1 ／Ｒ2 ，（Ｒ1 ＋
Ｒ2 ）Ｖ2 ／Ｒ2 およびＶ3 とし、出力端子１８からの
出力をＶ4 とすると、このフィルタ回路１０の伝達関数
は数２０のように表される。
【００５４】
【数２０】
【００５５】また、共振周波数ω0 およびＱは、それぞ
れ数２０および数２１のように表される。
れ数２０および数２１のように表される。
【００５６】
【数２１】
【００５７】
【数２２】
【００５８】数２１からわかるように、トランジスタＴ
1 を付加することによって、共振周波数ω0 をトランジ
スタＴ1 を付加しない場合の１／√β倍とすることがで
きる。また、数２２からわかるように、Ｑをトランジス
タＴ1 を付加しない場合の√β倍とすることができる。
さらに、共振周波数ω0 をトランジスタＴ1 を付加しな
い場合と同じにするために、コンデンサＣ2 を１／√β
倍すると、Ｑをβ倍することができる。
1 を付加することによって、共振周波数ω0 をトランジ
スタＴ1 を付加しない場合の１／√β倍とすることがで
きる。また、数２２からわかるように、Ｑをトランジス
タＴ1 を付加しない場合の√β倍とすることができる。
さらに、共振周波数ω0 をトランジスタＴ1 を付加しな
い場合と同じにするために、コンデンサＣ2 を１／√β
倍すると、Ｑをβ倍することができる。
【００５９】図１３を参照して、さらにその他の実施例
のフィルタ回路１０は、図１１に示すフィルタ回路１０
とほぼ同様であるので、異なる点についてのみ説明し、
同様の点についての説明は省略する。差動増幅器１４ｂ
の次段には減衰率が１／βのトランジスタＴ7 が配置さ
れ、図１４に示すフィルタ回路１０の等価回路図からわ
かるように、差動増幅器１４ｂに含まれるトランジスタ
Ｔ5 のコレクタにトランジスタＴ7 が配置される。した
がって、差動増幅器１４ｂの出力電流がトランジスタＴ
7 によって１／βされ、トランジスタＴ7 からの出力電
流がバッファ回路１６ｂに入力される。
のフィルタ回路１０は、図１１に示すフィルタ回路１０
とほぼ同様であるので、異なる点についてのみ説明し、
同様の点についての説明は省略する。差動増幅器１４ｂ
の次段には減衰率が１／βのトランジスタＴ7 が配置さ
れ、図１４に示すフィルタ回路１０の等価回路図からわ
かるように、差動増幅器１４ｂに含まれるトランジスタ
Ｔ5 のコレクタにトランジスタＴ7 が配置される。した
がって、差動増幅器１４ｂの出力電流がトランジスタＴ
7 によって１／βされ、トランジスタＴ7 からの出力電
流がバッファ回路１６ｂに入力される。
【００６０】したがって、このフィルタ回路１０の伝達
関数は数２３のように表される。
関数は数２３のように表される。
【００６１】
【数２３】
【００６２】そして、数２３より共振周波数ω0 および
Ｑは、それぞれ数２４および数２５のように表される。
Ｑは、それぞれ数２４および数２５のように表される。
【００６３】
【数２４】
【００６４】
【数２５】
【００６５】数２４および数２５からわかるように、ト
ランジスタＴ1 およびＴ7 が付加されることによって、
ＱはトランジスタＴ1 およびＴ7 を付加しない場合と変
わらないが、共振周波数ω0 をトランジスタＴ1 および
Ｔ7 を付加しない場合の１／β倍とすることができる。
ただし、共振周波数ω0 をトランジスタＴ1 およびＴ 7
を付加しないときと同じくするために、コンデンサＣ2
の容量を１／β倍とすると、Ｑをβ倍することができ
る。
ランジスタＴ1 およびＴ7 が付加されることによって、
ＱはトランジスタＴ1 およびＴ7 を付加しない場合と変
わらないが、共振周波数ω0 をトランジスタＴ1 および
Ｔ7 を付加しない場合の１／β倍とすることができる。
ただし、共振周波数ω0 をトランジスタＴ1 およびＴ 7
を付加しないときと同じくするために、コンデンサＣ2
の容量を１／β倍とすると、Ｑをβ倍することができ
る。
【００６６】なお、図１１および図１３に示すフィルタ
回路１０では、入力端子１２ａおよび１２ｂの入力をそ
れぞれ（Ｒ1 ＋Ｒ2 ）／Ｒ2 ・Ｖ1 および（Ｒ1 ＋
Ｒ2 ）／Ｒ2 ・Ｖ2 としなければならず、入力端子１２
ａおよび１２ｂの前段にアンプ（図示せず）が必要とな
る。このような問題点を解決するには、図１５および図
１６に示すような構成とすればよい。すなわち、コンデ
ンサＣ2 の一方端にバッファ１６ｂを介して抵抗Ｒ3 お
よびＲ4 を並列接続し、抵抗Ｒ3 に直流電源Ｖ6 を、抵
抗Ｒ4 に入力端子１２ｃを接続すればよい。
回路１０では、入力端子１２ａおよび１２ｂの入力をそ
れぞれ（Ｒ1 ＋Ｒ2 ）／Ｒ2 ・Ｖ1 および（Ｒ1 ＋
Ｒ2 ）／Ｒ2 ・Ｖ2 としなければならず、入力端子１２
ａおよび１２ｂの前段にアンプ（図示せず）が必要とな
る。このような問題点を解決するには、図１５および図
１６に示すような構成とすればよい。すなわち、コンデ
ンサＣ2 の一方端にバッファ１６ｂを介して抵抗Ｒ3 お
よびＲ4 を並列接続し、抵抗Ｒ3 に直流電源Ｖ6 を、抵
抗Ｒ4 に入力端子１２ｃを接続すればよい。
【００６７】このようにフィルタ回路１０を構成し、入
力端子１２ａ，１２ｂおよび１２ｃの入力をそれぞれＶ
1 ，Ｖ2 およびＶ3 とすると、図１３に示すフィルタ回
路１０の伝達関数は、数２６のように表される。
力端子１２ａ，１２ｂおよび１２ｃの入力をそれぞれＶ
1 ，Ｖ2 およびＶ3 とすると、図１３に示すフィルタ回
路１０の伝達関数は、数２６のように表される。
【００６８】
【数２６】
【００６９】ここで、Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝Ｒ3 ／
（Ｒ3 ＋Ｒ4 ）とおけば、数２６は数２７のように表さ
れ、数２７より共振周波数ω0 およびＱは数２８および
数２９のように表される。
（Ｒ3 ＋Ｒ4 ）とおけば、数２６は数２７のように表さ
れ、数２７より共振周波数ω0 およびＱは数２８および
数２９のように表される。
【００７０】
【数２７】
【００７１】
【数２８】
【００７２】
【数２９】
【００７３】これより、数２８および数２９は数２１お
よび数２２と等しいことがわかる。また、図１４に示す
フィルタ回路１０についても、Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝
Ｒ 3 ／（Ｒ3 ＋Ｒ4 ）とおくと、伝達関数は数３０のよ
うに表され、共振周波数ω 0 およびＱは数３１および数
３２のように表される。
よび数２２と等しいことがわかる。また、図１４に示す
フィルタ回路１０についても、Ｒ2 ／（Ｒ1 ＋Ｒ2 ）＝
Ｒ 3 ／（Ｒ3 ＋Ｒ4 ）とおくと、伝達関数は数３０のよ
うに表され、共振周波数ω 0 およびＱは数３１および数
３２のように表される。
【００７４】
【数３０】
【００７５】
【数３１】
【００７６】
【数３２】
【００７７】これより、数３１および数３２は数２４お
よび数２５と等しいことがわかる。
よび数２５と等しいことがわかる。
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例を示す回路図である。
【図３】この発明の他の実施例を示すブロック図であ
る。
る。
【図４】図３実施例を示す回路図である。
【図５】この発明のその他の実施例を示すブロック図で
ある。
ある。
【図６】図５実施例を示す回路図である。
【図７】この発明のさらにその他の実施例を示すブロッ
ク図である。
ク図である。
【図８】図７実施例を示す回路図である。
【図９】この発明の他の実施例を示すブロック図であ
る。
る。
【図１０】図９実施例を示す回路図である。
【図１１】この発明のその他の実施例を示すブロック図
である。
である。
【図１２】図１１実施例を示す回路図である。
【図１３】この発明のさらにその他の実施例を示すブロ
ック図である。
ック図である。
【図１４】この発明の他の実施例を示すブロック図であ
る。
る。
【図１５】この発明のさらにその他の実施例を示すブロ
ック図である。
ック図である。
【図１６】この発明の他の実施例を示すブロック図であ
る。
る。
【図１７】従来技術を示すブロック図である。
【図１８】従来技術を示すブロック図である。
１０ …フィルタ回路 １２ａ，１２ｂ，１２ｃ …入力端子 １４ａ，１４ｂ …差動増幅器 １６ａ，１６ｂ …バッファ回路 １８ …出力端子
フロントページの続き (56)参考文献 特開 平１−44615（ＪＰ，Ａ) 特開 平３−53708（ＪＰ，Ａ) 特開 平４−336808（ＪＰ，Ａ) 特開 平２−254806（ＪＰ，Ａ) 特開 平５−29887（ＪＰ，Ａ) 特開 昭58−94217（ＪＰ，Ａ) 特開 昭64−29111（ＪＰ，Ａ) 特開 平４−207514（ＪＰ，Ａ)
Claims (6)
- 【請求項１】第１，第２および第３の端子、 前記第１の端子および前記第３の端子に第１入力および
第２入力がそれぞれ接続される差動増幅器、前記差動増幅器の出力電流がコレクタ・エミッタ間を流
れかつ前記出力電流の１／β（β：電流増幅率）の電流
がベースを流れるトランジスタ 、および前記トランジス
タのベースと前記第２の端子との間に接続されるコンデ
ンサを備え、 前記第１の端子および前記第２の端子から入力が与えら
れたとき前記第３の端子から前記トランジスタのベース
電流に相関する出力が得られる、フィルタ回路。 - 【請求項２】第１，第２，第３および第４の端子、 前記第１の端子および前記第３の端子に第１入力および
第２入力がそれぞれ接続される第１差動増幅器、 前記第４の端子に相関する電圧が一方端に印加されかつ
前記第１差動増幅器の出力に相関する電圧が他方端に印
加される第１のコンデンサ、 前記第１差動増幅器の出力に相関する電圧を第１入力か
ら受けかつ前記第３の端子に相関する電圧を第２入力か
ら受ける第２差動増幅器、 前記第２差動増幅器の出力電流がコレクタ・エミッタ間
を流れかつ前記出力電流の１／β（β：電流増幅率）の
電流がベースを流れる第１のトランジスタ、 前記第２の端子が一方端に接続されかつ前記第１のトラ
ンジスタのベースが他方端に接続される第２のコンデン
サを備え、 前記第１の端子，前記第２の端子および前記第４の端子
から入力が与えられたとき前記第３の端子から前記第１
のトランジスタのベース電流に相関する出力が得られ
る、 フィルタ回路。 - 【請求項３】前記第１差動増幅器の出力電流がコレクタ
・エミッタ間を流れかつ前記出力電 流の１／β（β：電
流増幅率）の電流がベースを流れる第２のトランジスタ
をさらに備え、 前記第２トランジスタのベースが前記第１のコンデンサ
の他方端に接続される、 請求項２記載のフィルタ回路。 - 【請求項４】前記第３の端子と前記第１のコンデンサの
他方端との間に接続された第３のコンデンサをさらに備
える、請求項２または３記載のフィルタ回路。 - 【請求項５】第１の直流電源、 前記第１の直流電源と前記第２差動増幅器の第２入力と
の間に接続された第１の抵抗、および前記第３の端子と
前記第２差動増幅器の第２入力との間に接続された第２
の抵抗をさらに備える、請求項２または３記載のフィル
タ回路。 - 【請求項６】第２の直流電源、 前記第２の直流電源と前記第４の端子との間に直列接続
された第３の抵抗および第４の抵抗をさらに備え、 前記第３の抵抗と前記第４の抵抗との接続点に相関する
電圧が前記第１コンデンサの一方端に印加される、請求
項５記載の フィルタ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006958A JP3005413B2 (ja) | 1994-01-26 | 1994-01-26 | フィルタ回路 |
| US08/377,376 US5610551A (en) | 1994-01-26 | 1995-01-25 | Filter circuit |
| EP95100993A EP0665646B1 (en) | 1994-01-26 | 1995-01-25 | Filter circuit |
| DE69508634T DE69508634T2 (de) | 1994-01-26 | 1995-01-25 | Filterschaltung |
| ES95100993T ES2129681T3 (es) | 1994-01-26 | 1995-01-25 | Circuito de filtro. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006958A JP3005413B2 (ja) | 1994-01-26 | 1994-01-26 | フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212188A JPH07212188A (ja) | 1995-08-11 |
| JP3005413B2 true JP3005413B2 (ja) | 2000-01-31 |
Family
ID=11652740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6006958A Expired - Fee Related JP3005413B2 (ja) | 1994-01-26 | 1994-01-26 | フィルタ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5610551A (ja) |
| EP (1) | EP0665646B1 (ja) |
| JP (1) | JP3005413B2 (ja) |
| DE (1) | DE69508634T2 (ja) |
| ES (1) | ES2129681T3 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3151376B2 (ja) * | 1995-04-26 | 2001-04-03 | 株式会社東芝 | フィルタ回路 |
| JP3151385B2 (ja) * | 1995-06-29 | 2001-04-03 | 株式会社東芝 | アクティブフィルタ |
| US6194958B1 (en) * | 1999-09-30 | 2001-02-27 | Analog Devices, Inc. | Filter having minimized cut-off frequency variations |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538037B2 (ja) * | 1989-03-17 | 1996-09-25 | 松下電器産業株式会社 | フィルタ回路 |
| US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
| DE4038111A1 (de) * | 1990-11-29 | 1992-06-04 | Thomson Brandt Gmbh | Universalfilter |
| JPH0563505A (ja) * | 1991-08-30 | 1993-03-12 | Matsushita Electric Ind Co Ltd | フイルタ回路 |
-
1994
- 1994-01-26 JP JP6006958A patent/JP3005413B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-25 DE DE69508634T patent/DE69508634T2/de not_active Expired - Fee Related
- 1995-01-25 EP EP95100993A patent/EP0665646B1/en not_active Expired - Lifetime
- 1995-01-25 ES ES95100993T patent/ES2129681T3/es not_active Expired - Lifetime
- 1995-01-25 US US08/377,376 patent/US5610551A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0665646A1 (en) | 1995-08-02 |
| DE69508634D1 (de) | 1999-05-06 |
| EP0665646B1 (en) | 1999-03-31 |
| ES2129681T3 (es) | 1999-06-16 |
| US5610551A (en) | 1997-03-11 |
| JPH07212188A (ja) | 1995-08-11 |
| DE69508634T2 (de) | 1999-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472925B1 (en) | Mixer circuit with negative feedback filtering | |
| US6313704B1 (en) | Multi-stage signal amplifying circuit | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JP2800213B2 (ja) | 集積ジャイレータ発振器 | |
| JPH0143485B2 (ja) | ||
| EP0716506A1 (en) | Grounded inductance circuit using a gyrator circuit | |
| JPH01161904A (ja) | 移相発振器 | |
| JP3005413B2 (ja) | フィルタ回路 | |
| Seevinck et al. | Active-bootstrapped gain-enhancement technique for low-voltage circuits | |
| EP0475507A1 (en) | Amplifier arrangement | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| EP0049997A2 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
| JPH10198909A (ja) | 磁気情報読取り装置 | |
| US6307438B1 (en) | Multistage operational amplifier with stability control | |
| JP2816343B2 (ja) | 容量マルチプライヤ回路 | |
| EP0190469A1 (en) | Transconductance amplifier | |
| JPH03286607A (ja) | 微小電流回路 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH0563505A (ja) | フイルタ回路 | |
| JPH1041782A (ja) | フィルタ回路 | |
| JPS59182608A (ja) | 低雑音増幅器 | |
| JP3148458B2 (ja) | アクティブフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |