JP3333239B2 - 可変利得回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、対数変換回路を用いた
可変利得回路に関する。

【０００２】

【従来の技術】一般に、対数変換回路はバイポーラトラ
ンジスタのベース・エミッタ間電圧とコレクタ電流が対
数関係にあることを利用して、入力信号を対数変換する
ものである。また、対数変換回路はその出力側に逆対数
変換回路を組み合わせることにより、ゲインセル回路と
呼ばれる可変利得回路にしばしば用いられる。

【０００３】図１８に、従来のゲインセル回路の構成を
示す。このゲインセル回路は特開昭６１−２２４７１５
号に記載されたもので、アクティブフィルタ回路の構成
要素として用いられているものである。入力段の対数変
換回路はトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４とディジ
ェネレーション抵抗ＲＥ１，ＲＥ２および電流源Ｉ１に
より構成され、また出力段の逆対数変換回路はトランジ
スタＱ５，Ｑ６と電流源Ｉ２，Ｉ３，Ｉ４により構成さ
れている。対数変換回路において、トランジスタＱ１，
Ｑ２のベース間に入力された信号Ｖin（Ｖin⁺ −Ｖi
n^- ）はＱ１，Ｑ２により電圧電流変換される。これら
トランジスタＱ１，Ｑ２のエミッタ電流は、抵抗ＲＥ
１，ＲＥ２をそれぞれ介してトランジスタＱ３，Ｑ４の
コレクタに流れ込む。

【０００４】ここで、ダイオード接続されたトランジス
タＱ３，Ｑ４のコレクタ電流Ｉｃとベース・エミッタ間
電圧Ｖbeとの間にはＶbe＝α・ｌｎ（Ｉｃ）なる関係が
あるため、トランジスタＱ３，Ｑ４からはそのコレクタ
電流がＱ３，Ｑ４のベース・エミッタ間電圧に対数変換
された電圧が出力される。この出力電圧を出力段の逆対
数変換回路のトランジスタＱ５，Ｑ６のベースで受ける
ことにより、トランジスタＱ５，Ｑ６のコレクタに入力
段の対数変換回路の入力信号Ｖinが線形変換された信号
が出力される。

【０００５】図１８における入力段の対数変換回路の等
価回路を図１９に示す。図１８の回路は対数変換回路が
差動動作をするため、図１９では半回路形式で示してい
る。トランジスタのコンダクタンスをｇｍ、抵抗ＲＥ
１，ＲＥ２の抵抗値をｒｅとすると、この半回路のトラ
ンスコンダクタンスＧｍは、次式のように表される。 Ｇｍ＝ｇｍ／（２＋ｇｍ・ｒｅ） ＝１／（２／ｇｍ＋ｒｅ） (1)

【０００６】(1) 式より、入力段の対数変換回路を入力
信号Ｖinの広い電圧振幅範囲にわたって動作させ、ゲイ
ンセル回路の線形動作範囲を広くするためには、トラン
ジスタＱ１，Ｑ２の動作電流の変化による２／ｇｍの変
化が抵抗ＲＥ１，ＲＥ２に対して無視できる程度に小さ
くなければならない。そのため、従来ではトランジスタ
Ｑ１，Ｑ２に大電流を流すことにより、信号の有無によ
る電流変化を小さくして、ｇｍを大きくすることが行わ
れてきた。しかし、トランジスタＱ１，Ｑ２に流す動作
電流を大きくすると、特に無信号時の消費電力が増加し
て、全体として消費電力が増大するという欠点があっ
た。

【０００７】

【発明が解決しようとする課題】従来の対数変換回路に
おいては、入力信号の広い電圧振幅範囲にわたって動作
するためには回路の動作電流を大きくすることが必要と
なり、このため消費電力が増大するという欠点があっ
た。

【０００８】本発明は、従来の対数変換回路のように消
費電力を増大させることなく、入力信号の広い電圧振幅
範囲にわたって動作する対数変換回路を用いた可変利得
回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明の一つの態様によ
る可変利得回路は、ベースが第１および第２の入力端子
にそれぞれ接続された第１および第２のトランジスタ
と、前記第１および第２のトランジスタのコレクタと第
１の電源端との間にそれぞれ接続された第１および第２
の負荷と、コレクタが前記第１および第２のトランジス
タのエミッタにそれぞれ接続され、エミッタが互いに結
合された第３および第４のトランジスタと、前記第１の
トランジスタのエミッタおよび第３のトランジスタのコ
レクタと前記第２のトランジスタのエミッタおよび第４
のトランジスタのコレクタとの間に接続されたインピー
ダンス素子と、前記第１および第２のトランジスタのコ
レクタから前記第３および第４のトランジスタのベース
に帰還を施す第１および第２の帰還回路と、前記第３お
よび第４のトランジスタのエミッタ結合点と第２の電源
端との間に接続されたレベルシフト回路と、エミッタが
互いに結合され、ベースが前記第３および第４のトラン
ジスタのベースにそれぞれ接続され、それぞれのコレク
タから出力信号を取り出す第５および第６のトランジス
タと、前記第５および第６のトランジスタのエミッタ結
合点と前記第２の電源端との間に接続された可変電流源
とを具備する。本発明の他の態様による可変利得回路で
は、第１の態様による可変利得回路からレベルシフト回
路を除去し、代わりに第１および第２の帰還回路にレベ
ルシフト機能を持たせる。

【００１０】ここで、第１〜第４のトランジスタは全て
同一極性のトランジスタでもよく、また第１および第２
のトランジスタの極性と、第３および第４のトランジス
タの極性が異なっていてもよい。例えば第１〜第４のト
ランジスタに全てｎｐｎトランジスタを用いる場合、第
１および第２のトランジスタのコレクタは負荷を介して
第１の電源端に接続され、第３および第４のトランジス
タのエミッタは第２の電源端に接続される。また、第１
および第２のトランジスタにｎｐｎトランジスタ、第３
および第４のトランジスタにｐｎｐトランジスタを用い
た場合は、第１および第２のトランジスタのコレクタは
負荷を介して第１の電源端に、エミッタは第２の電源端
にそれぞれ接続され、第３および第４のトランジスタの
エミッタは第１の電源端に接続される。

【００１１】さらに、本発明の別の態様による可変利得
回路は、対数変換回路と該対数変換回路の出力信号を入
力とする逆対数変換回路とからなる可変利得回路におい
て、前記対数変換回路は、入力信号を増幅して前記出力
信号を出力する第１および第２の増幅手段と、第１およ
び第２の増幅手段の出力端にベースがそれぞれ接続さ
れ、エミッタが互いに結合され、コレクタから第１およ
び第２の増幅手段にそれぞれ帰還が施された第１および
第２のトランジスタと、第１のトランジスタのコレクタ
と第２のトランジスタのコレクタとの間に接続されたイ
ンピーダンス素子と、第１および第２のトランジスタの
コレクタと第１の電源端との間に接続された第１および
第２の負荷と、第１および第２のトランジスタのエミッ
タ接合点と第２の電源端との間に接続されたレベルシフ
ト回路とを有し、前記逆対数変換回路は、エミッタが互
いに結合され、ベースが第１および第２のトランジスタ
のそれぞれのベースにそれぞれ接続され、それぞれのコ
レクタから出力信号を取り出す第３および第４のトラン
ジスタと、第３および第４のトランジスタのエミッタ結
合点と第２の電源端との間に接続された可変電流源とを
有する。

【００１２】

【００１３】

【作用】本発明の対数変換回路においては、入力信号は
第１、第２のトランジスタにより電流に変換され、第
１、第２のトランジスタのコレクタ電圧が直接またはレ
ベルシフト回路を介して、第３、第４のトランジスタの
ベースにそれぞれ帰還される。これにより第１、第２の
トランジスタにより増幅された信号電流は、第３、第４
のトランジスタによりさらに増幅される。

【００１４】従って、第１、第２のトランジスタのベー
ス電流Ｉ_B からみると、第１、第２のトランジスタのコ
レクタ電流はＩ_B をβ倍（β：電流増幅率）した電流値
となり、これが第３、第４のトランジスタのベースに帰
還されてさらにβ倍増幅されることにより、入力電流Ｉ
_B はほぼβ＊β倍に増幅されることになる。換言すれ
ば、インピーダンス素子には第１、第２のトランジスタ
と第３、第４のトランジスタの両方から電流が供給さ
れ、第３、第４のトランジスタによって対数変換が行わ
れる。

【００１５】このように第３、第４のトランジスタに大
きな電流増幅機能を持たせることにより、オープンルー
プ時の回路全体のトランスコンダクタンスを大きくする
ことが可能となる。従って、信号電流の有無に関わら
ず、従来の技術において示した(1) 式における２／ｇｍ
の項の寄与を小さくすることができるので、この対数変
換回路は入力信号の広い電圧振幅範囲にわたり動作する
ことができる。従って、この対数変換回路を逆対数変換
回路と組み合わせてゲインセル回路を構成すると、動作
電流を大きくすることなく線形動作範囲を拡大したゲイ
ンセル回路が実現される。

【００１６】さらに、本発明の他の対数変換回路におい
ては、入力信号は例えば差動増幅器のような増幅手段に
より増幅された後、第１、第２のトランジスタのベース
に入力され、これら第１、第２のトランジスタのコレク
タから第１、第２の増幅手段に帰還が施される。この場
合も、インピーダンス素子には第１、第２の増幅手段と
第１、第２のトランジスタにより線形化された電流が流
れるので、やはり動作電流を大きくすることなく、入力
信号の広い電圧振幅範囲にわたり動作できる対数変換回
路が得られる。

【００１７】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。図１は、本発明による対数変換回路を含
むゲインセル回路（可変利得回路）の基本構成を示す図
であり、入力段に設けられた対数変換回路１０と、出力
段に設けられた逆対数変換回路１５からなる。

【００１８】対数変換回路１０において、トランジスタ
Ｑ１，Ｑ２は入力信号を増幅するための差動入力段を構
成し、ベースは入力端子１１，１２にそれぞれ接続さ
れ、コレクタは負荷である電流源ＣＳ１，ＣＳ２をそれ
ぞれ介して第１の電源端である正極性の電源Ｖccに接続
されている。トランジスタＱ１，Ｑ２のコレクタは、レ
ベルシフト回路ＬＳ１，ＬＳ２をそれぞれ介してトラン
ジスタＱ３，Ｑ４のベースに接続されている。

【００１９】トランジスタＱ３，Ｑ４は対数特性を付与
するためのものであり、コレクタはトランジスタＱ１，
Ｑ２のエミッタにそれぞれ接続されると共に、インピー
ダンス素子であるディジェネレーション抵抗ＲＥの両端
にそれぞれ接続されている。また、トランジスタＱ３，
Ｑ４のエミッタは互いに接続され、このエミッタ結合点
はレベルシフト回路ＬＳ３を介して第２の電源端である
接地電位点ＧＮＤに接続されている。

【００２０】トランジスタＱ３，Ｑ４のベースは、対数
変換回路１０の出力端子１３，１４にそれぞれ接続さ
れ、該出力端子１３，１４は出力段の逆対数変換回路１
５の入力端であるトランジスタＱ５，Ｑ６のベースに接
続されている。逆対数変換回路１５は差動増幅回路を構
成し、トランジスタＱ５，Ｑ６のコレクタは負荷である
電流源ＣＳ７，ＣＳ８をそれぞれ介してＶccに接続さ
れ、エミッタは互いに接続され、このエミッタ結合点は
電流源ＣＳ９を介してＧＮＤに接続されている。そし
て、トランジスタＱ５，Ｑ６のコレクタ間から、ゲイン
セル回路の出力信号Ｖout が取り出される。

【００２１】このゲインセル回路において、入力端子１
１，１２に入力された入力信号Ｖin（Ｖin⁺ −Ｖin^- ）
は、まず対数変換回路１０で対数変換される。すなわ
ち、入力信号ＶinはトランジスタＱ１，Ｑ２により電圧
電流変換されて入力信号電圧に比例したエミッタ電流と
なり、各エミッタ電流はトランジスタＱ３，Ｑ４のコレ
クタに流れる。ここで、トランジスタＱ３，Ｑ４のコレ
クタ電流Ｉｃとベース・エミッタ間電圧Ｖbeとの間には
Ｖbe＝α・ｌｎ（Ｉｃ）なる関係があるため、出力端子
１３，１４からはトランジスタＱ３，Ｑ４のコレクタ電
流がＱ３，Ｑ４のベース・エミッタ間電圧に対数変換さ
れた電圧が出力される。

【００２２】この対数変換回路１０の出力電圧は、出力
段の逆対数変換回路１５のトランジスタＱ５，Ｑ６のベ
ースに入力され、トランジスタＱ５，Ｑ６のコレクタか
ら入力段の対数変換回路１０の入力信号Ｖinが線形変換
された信号Ｖout が出力される。ここで、逆対数変換回
路１５においてトランジスタＱ５，Ｑ６のエミッタに共
通接続された電流源ＣＳ９は電流値が可変となってお
り、この電流値を変化させることによりゲインセル回路
全体の利得、すなわちトランスコンダクタンスを変化さ
せることができる。

【００２３】次に、対数変換回路１０の動作を説明す
る。図２は、動作原理を説明するための等価回路であ
る。本実施例の対数変換回路１０は差動動作をするた
め、等価回路はいわゆる半回路形式で示してある。図２
において、ｒπはトランジスタＱ１またはＱ２の入力抵
抗、ｒｏはトランジスタＱ１またはＱ２の出力抵抗、ｒ
ｅはディジェネレーション抵抗ＲＥの半分の値をもつ抵
抗である。この等価回路においては、図１８に示した従
来の対数変換回路の等価回路である図１９と比較する
と、ｉｏ・（ｒｏ・ｇｍ）の電流源が追加されている点
が異なっている。この電流源はトランジスタＱ３，Ｑ４
による電流増幅動作を示すものであり、このトランジス
タＱ３，Ｑ４の電流増幅機能により、回路全体のトラン
スコンダクタンスを拡大することができることとなる。

【００２４】すなわち、トランジスタＱ３，Ｑ４は、従
来の図１９の等価回路の電流源の電流ｉｏのｒｏ・ｇｍ
倍の電流を発生する電流源としての効果を有する。ここ
でトランジスタＱ３のコレクタ電流と、トランジスタＱ
１のベースに入力される信号電圧との比をＧｍ２とする
と、

【００２５】 Ｇｍ２＝ｇｍ・ｒｏ・ｇｍ／（２＋ｇｍ（１＋ｒｏ・ｇｍ）・ｒｅ） ＝１／（２／（１＋ｇｍ・ｎ）＋ｒｅ） (2) （但し、ｎ＝（１＋ｒｏ・ｇｍ）、ｒｏ・ｇｍ》１）と
なる。これを(1) 式と比較すると、ｇｍがｎ＝（１＋ｒ
ｏ・ｇｍ）倍になっており、現実にｇｍを大きな値にす
る代わりに、等価的にトランジスタＱ１，Ｑ２の電流を
大きくしてトランスコンダクタンスを大きくした場合に
相当する効果がある。これにより動作電流（消費電流）
を増大させることなく、入力信号Ｖinの広い電圧振幅範
囲にわたって対数変換を行うことが可能となる。

【００２６】また、本発明の対数変換回路は、従来の対
数変換回路に比較して低電圧動作が可能になるという利
点もある。そこで、図１に示す本発明の対数変換回路
と、図１８に示す従来の対数変換回路の動作に必要な最
低電圧について比較する。

【００２７】まず、図１においてトランジスタＱ１，Ｑ
２のベースに入力される入力信号電圧の下限は、電流源
ＣＳ９を動作させるために必要な電圧Ｖce（実際には、
電流源ＣＳ９に用いるトランジスタのサチュレーション
電圧＝０．２Ｖ程度）と、トランジスタＱ１，Ｑ２のベ
ース・エミッタ間電圧Ｖbe（約０．７Ｖ）、トランジス
タＱ３，Ｑ４のサチュレーション電圧（０．２Ｖ程度）
とを加算した値、すなわち Ｖbe＋２Ｖce＝０．７＋２＊０．２＝１．１［Ｖ］ である。

【００２８】これに対して、図１８に示す従来の対数変
換回路におけるトランジスタＱ１，Ｑ２のベースの入力
信号電圧の下限は、電流源Ｉ１，Ｉ２を動作させるため
に必要な電圧Ｖce（実際には電流源Ｉ１，Ｉ２に用いる
トランジスタのサチュレーション電圧、０．２Ｖ程度）
と、トランジスタＱ１，Ｑ３のベース・エミッタ間電圧
（Ｖbe）の和（２Ｖbe、約１．４Ｖ）とを加算した値、
すなわち ２Ｖbe＋Ｖce＝２＊０．７＋０．２＝１．６［Ｖ］ である。

【００２９】従って、本発明の対数変換回路の動作に必
要な最低電圧は、従来のものと比較すると、約０．５Ｖ
低い。これは、回路仕様により入力信号の振幅が定めら
れた場合には、従来のものと比較して電源電圧（Ｖcc）
を０．５Ｖ小さくすることができることを示す。すなわ
ち、本発明においては従来の対数変換回路より電源電圧
を小さくすることができ、より低電圧動作が可能とな
る。

【００３０】逆に、電源電圧（Ｖcc）が仕様により与え
られた場合には、本発明の対数変換回路は入力信号とし
て使用できる振幅を従来のものと比較して０．５Ｖだけ
大きくできることを示す。すなわち、本発明においては
同じ電源電圧に対して、従来の対数変換回路より入力信
号の電圧振幅レンジを拡大することができる。

【００３１】一方、トランジスタＱ１，Ｑ２のベース間
に入力される入力信号Ｖinの電圧値の上限は、レベルシ
フト回路ＬＳ１，ＬＳ２のレベルシフト量を適切な値に
設定すれば、電源電圧Ｖccから電流源ＣＳ７，ＣＳ８を
動作させるために必要な電圧（０．２Ｖ程度）を引いた
値とすることができ、入力信号電圧の上限はＶccからサ
チュレーション電圧を引いた値、すなわちＶcc−Ｖceと
表すことができる。

【００３２】このように図１のゲインセル回路において
は、 入力信号電圧の下限：Ｖbe＋２Ｖce 入力信号電圧の上限：Ｖcc−Ｖce であり、信号の増幅に利用できる入力信号の電圧振幅値
Ｖsig は、 Ｖsig ＝（Ｖcc−Ｖce）−（Ｖbe＋２Ｖce） ＝Ｖcc−（Ｖbe＋３Ｖce） ＝Ｖcc−１．３［Ｖ］ (3) と表される。(3) 式より

【００３３】 Ｖcc＝Ｖsig ＋１．３［Ｖ］ (4) となる。従って、入力信号の電圧振幅値Ｖsig が定めら
れたとき、必要な電源電圧Ｖccは(4) 式のように設定す
ればよい。

【００３４】図１においては、電流源ＣＳ３，ＣＳ４，
ＣＳ５，ＣＳ６が必要に応じて設けられる。電流源ＣＳ
３，ＣＳ４は、レベルシフト回路ＬＳ１，ＬＳ２の動作
電流を定めるためのものであり、周波数特性上、これら
電流源ＣＳ３，ＣＳ４の電流値を適宜変更することによ
り、トランジスタＱ３，Ｑ４の動作電流を適当な値に設
定することができる。さらに、電流源ＣＳ５，ＣＳ６を
加えれば、トランジスタＱ３，Ｑ４の動作電流がトラン
ジスタＱ１，Ｑ２の動作電流よりも大きくなるので、対
数変換回路１０の入力インピーダンスを高くすることが
できる。これにより、対数変換回路１０の前段に回路を
接続した場合、その前段の回路から見た負荷が軽くなる
ため、対数変換回路１０をより簡単にドライブすること
が可能となる。

【００３５】次に、図３に図１の対数変換回路１０にお
けるレベルシフト回路ＬＳ１，ＬＳ２の具体例を示す。
図３に示すように、レベルシフト回路ＬＳ１，ＬＳ２は
抵抗（ａ）、トランジスタと抵抗によるエミッタフォロ
ワ（ｂ）、直列接続された複数個のダイオード（ｃ）、
トランジスタとダイオードの組み合わせ回路（ｄ）、ト
ランジスタとダイオードおよび抵抗の組み合わせ回路
（ｅ）、トランジスタと抵抗を用いた定電圧回路
（ｆ）、ＦＥＴと抵抗によるソースフォロワ（ｇ）、ド
レインとゲートを接続したＦＥＴを複数個直列接続した
回路（ｈ）などを用いる事ができる。

【００３６】また、図４に図１の対数変換回路１０にお
けるレベルシフト回路ＬＳ３の具体例を示す。このレベ
ルシフト回路ＬＳ３は、図１におけるトランジスタＱ
３，Ｑ４のエミッタと接地電位点ＧＮＤとの間に接続さ
れ、逆対数変換回路１５におけるトランジスタＱ５，Ｑ
６のエミッタ電位を電流源ＣＳ９が動作する電位にする
ためのものであり、図４に示すように直流電圧源
（ａ）、電流源（ｂ）、抵抗（ｃ）、ダイオード
（ｄ）、抵抗とダイオードを並列接続した回路（ｅ）、
または（ａ）〜（ｄ）の素子による組み合わせ回路を用
いることができる。

【００３７】図１の対数変換回路１０においては、入力
信号電圧が初期条件によっては左右対称の値に収束せ
ず、動作が不安定になる場合がある。このような場合、
レベルシフト回路ＬＳ３に図４（ｄ）に示すダイオード
や、図４（ｅ）に示す抵抗とダイオードを並列接続した
回路等を用いれば、トランジスタＱ３，Ｑ４のエミッタ
電位を０．７Ｖ以下に低く抑えることが可能となり、こ
れによって回路のバランスを崩すことを防ぎ、常に左右
対称の電圧値に設定可能となる。

【００３８】図５は、図１を変形した第２の実施例に係
るゲインセル回路を示す図である。この実施例では、図
１に示すレベルシフト回路ＬＳ１，ＬＳ２に代えてトラ
ンジスタＱ７，Ｑ８と抵抗ＲＬ１，ＲＬ２からなるエミ
ッタフォロワを用い、出力段の逆対数変換回路１５にお
けるトランジスタＱ５，Ｑ６のベースを該エミッタフォ
ロワの出力点であるトランジスタＱ７，Ｑ８のエミッタ
に接続している。この実施例によっても、図１に示した
実施例と同様の効果が得られることは明らかである。

【００３９】以上のように、本発明の対数変換回路では
入力信号Ｖinを増幅するトランジスタＱ１，Ｑ２のコレ
クタから出力された信号をトランジスタＱ３，Ｑ４によ
りさらに増幅して、抵抗ＲＥを駆動する電流を（１＋ｇ
ｍ・ｎ）倍に大きくすることにより、動作電流を増加さ
せずに入力信号Ｖinに対する動作範囲を拡大でき、逆対
数変換回路と組み合わせてゲインセル回路を構成した場
合には、線形動作範囲を拡大することができる。

【００４０】また、本発明の対数変換回路では、図１９
に示した従来例のようにトランジスタＱ１，Ｑ２のベー
ス・エミッタ間電圧（Ｖbe）がＶcc−ＧＮＤ間に二段縦
積みとなることはなく、従来例と比較すると動作電圧を
約０．５Ｖ低くすることができる。更に、この回路構成
は信号経路をｎｐｎトランジスタだけで構成できるの
で、一般にｎｐｎトランジスタと比較して周波数特性が
著しく悪いラテラル型のｐｎｐトランジスタを用いる必
要がなく、安価なプロセスでも良好な周波数特性が得ら
れる。但し、周波数特性が良好なｐｎｐトランジスタを
有するプロセスでは、全てｐｎｐトランジスタだけで構
成することも可能である。

【００４１】本発明による対数変換回路を用いたゲイン
セル回路は、各種フィルタに応用できる。すなわち、こ
のゲインセル回路は入出力特性の線形範囲が広く、前述
のように電流源ＣＳ９の電流値を変化させることにより
回路全体のトランスコンダクタンスを変化させることが
できる。また、ゲインセル回路の出力段の逆対数変換回
路はキャパシタを負荷として接続すれば、積分器が構成
される。この場合、電流源ＣＳ９の電流値と積分器の時
定数が比例することから、ゲインセル回路を用いて遮断
周波数可変のアクティブフィルタを構成することができ
る。さらに、トランスコンダクタンスを変更することに
より素子のバラツキを補正できるので、ＬＳＩ内蔵のア
クティブフィルタに好適である。このようなゲインセル
回路を用いたアクティブフィルタ回路の動作原理は、特
開昭６１−２２４７１５号に記載されている。

【００４２】図６は、本発明の対数変換回路を含むゲイ
ンセル回路を用いて１次のローパスフィルタを構成した
例であり、図１に示したゲインセル回路の出力段の逆対
数変換回路における一方の負荷である電流源ＣＳ８に、
キャパシタＣを並列に接続している。また、逆対数変換
回路の出力から対数変換回路の一方の入力端子であるト
ランジスタＱ１のベースに帰還が施されている。さら
に、帰還ループによるゼロ点をキャンセルするための位
相補償用キャパシタＣｃが設けられている。

【００４３】なお、図６においては図１におけるレベル
シフト回路ＬＳ１，ＬＳ２をトランジスタＱ７，Ｑ８と
ダイオードＤ１，Ｄ２を直列接続して構成しているが、
図３に示した各種のレベルシフト回路を用いることが可
能である。また、図６においては図１におけるレベルシ
フト回路ＬＳ３をダイオードＤ３と抵抗Ｒ３の並列回路
により構成しているが、図４に示した各種のレベルシフ
ト回路を用いることが可能である。このような構成によ
り、消費電力を増大させることなく、入力信号の電圧振
幅レンジの拡大を図ることができる。

【００４４】この１次ローパスフィルタの等価回路を図
７に示す。図７においては、ゲインセル回路をトランス
コンダクタンスｇｍの電圧制御電流源Ａで表現してい
る。この等価回路により、ローパスフィルタの周波数特
性はｇｍ／Ｃの関数として表されることがわかる。

【００４５】図８は、図６の１次ローパスフィルタ２
１，２２を２段縦続接続して２次のローパスフィルタを
構成した例である。この例においても、１次のローパス
フィルタと同様に、線形動作可能な入力信号の電圧振幅
範囲を拡大したフィルタを構成できる。

【００４６】図９に、図８の２次のローパスフィルタの
等価回路を示す。ゲインセル回路を電圧制御電流源Ａ
１，Ａ２として、また電圧制御電流源Ａ１，Ａ２のトラ
ンスコンダクタンスをそれぞれｇｍ１，ｇｍ２と表して
いる。ここで、前段のゲインセル回路に接続されたキャ
パシタＣ１、後段のゲインセル回路に接続されたキャパ
シタＣ２等の素子特性を変更することにより、ローパス
フィルタの特性を任意の遮断周波数に変化させることが
可能である。また、キャパシタＣ１，Ｃ２の値が固定さ
れた後であっても、電圧制御電流源Ａ１，Ａ２のトラン
スコンダクタンスｇｍ１，ｇｍを変化させることができ
るため、より自由度の大きいアクティブフィルタを実現
することができる。

【００４７】図１０は、図１のゲインセル回路を用いて
２次のバンドパスフィルタを構成した例である。図１０
では３つのゲインセル回路３１，３２，３３が配置され
ている。これらのうち、上段および中段のゲインセル回
路３１，３２は電圧制御電流源として、また下段のゲイ
ンセル回路３３は可変抵抗素子としての機能をそれぞれ
有する。ここで、ゲインセル回路３１，３２の出力極性
を逆にして接続することにより負帰還動作を実現し、バ
ンドパスフィルタとしての機能を持たせることができ
る。

【００４８】図１１に、図１０のバンドパスフィルタの
等価回路を示す。この等価回路から伝達関数を求め、バ
ンドパスフィルタの特性を求めると、中心周波数ｆｏは ２πｆｏ² ＝ｇｍ² ／｛Ｃ（Ｃ＋Ｃin）｝ (4) と表される。Ｃinは入力キャパシタの値、Ｃはゲインセ
ル回路３１，３２の負荷に設けられているキャパシタＣ
１，Ｃ２の値、ｇｍはゲインセル回路３１，３２のトラ
ンスコンダクタンスである。このように図１０のバンド
パスフィルタの特性は、用いるゲインセル回路のｇｍと
各キャパシタの値により決定される。

【００４９】さらに、図１のゲインセル回路を電圧制御
電流源として用いることにより、以下のように２次のロ
ーパスフィルタ、ハイパスフィルタ、ノッチフィルタを
構成することが可能である。

【００５０】図１２（ａ）（ｂ）は、ローパスフィルタ
の構成例である。いずれの例においても２つのゲインセ
ル回路４１，４２を逆並列に接続することにより、負帰
還回路を構成している。図１２（ａ）は、入力段にもゲ
インセル回路４３を設けた例である。図１２（ｂ）は、
入力段に加算器４４を挿入した例である。それぞれのロ
ーパスフィルタの特性は、接続されるキャパシタ、抵抗
及び電圧制御電流源のトランスコンダクタンスで決定さ
れる。伝達関数から求められるローパスフィルタの特性
を次式に示す。 Ｖout ／Ｖin＝ωｏ² ／（ｓ² ＋ωｏ² ｓ／Ｑ＋ωｏ² ） (5) （ ωｏ² ＝１／Ｃ１Ｃ２，Ｑ＝Ｒ（Ｃ１／Ｃ２）²
）この場合にも、ゲインセル回路４１〜４３のトラン
スコンダクタンスを変えることにより、フィルタの特性
を仕様に応じて変更することが可能である。

【００５１】図１３はハイパスフィルタの構成例であ
り、２つのゲインセル回路５１，５２を用いている。こ
のハイパスフィルタの伝達関数により求められる特性を
次式に示す。

【００５２】 Ｖout ／Ｖin＝｛（Ｃin／Ｃ１）ｓ² ｝／ ｛ｓ² ＋ｓ／ＲＣ１＋１／Ｃ１Ｃ２ (6) （ ωｏ＝１／Ｃ１Ｃ２，Ｑ＝Ｒ（Ｃ１／Ｃ２）² ）
図１４はノッチフィルタの構成例であり、３つのゲイン
セル回路６１〜６３を用いて構成されている。このノッ
チフィルタの伝達関数を次式に示す。

【００５３】 Ｖout ／Ｖin＝｛−Ｃin・ｓ² ／Ｃ１＋１／Ｃ１Ｃ２）｝／ ｛ｓ² ＋ｓ／ＲＣ１＋１／Ｃ１Ｃ２｝ (7) （ωｏ＝１／Ｃ１Ｃ２，Ｑ＝Ｒ（Ｃ１／Ｃ２）² ，ω２
² ＝１／ＣinＣ２）この伝達関数から周波数特性、共振
特性が定められる。なお、入力段にキャパシタＣ３を接
続すると、オールパスフィルタとなる。

【００５４】図１５は、本発明の対数変換回路を含むゲ
インセル回路を用いて構成したインピーダンス可変回路
であり、２つのゲインセル回路７１，７２を用いてい
る。インピーダンス可変回路とは、電気的に抵抗値や容
量値のインピーダンスを増減させることができる回路で
ある。このようなインピーダンス可変回路は、半導体チ
ップ内に組み込まれた場合にも容量や抵抗の素子値を変
更することが可能であるため、ＩＣ内部での可変インピ
ーダンス素子として利用される。

【００５５】図１６は、図１５のインピーダンス可変回
路の動作を説明するための等価回路である。すなわち、
図１５の上側のゲインセル回路７１における電流源ＣＳ
１，ＣＳ２の電流の和と、電流源ＣＳ９の電流値との比
Ｉ２／Ｉ１をαとすると、このゲインセル回路７１によ
り構成される微分回路の伝達関数は、ｓＣαとなる。一
方、図１５の下側のゲインセル回路７２における電流源
ＣＳ１，ＣＳ２の電流の和と、電流源ＣＳ９の電流値と
の比Ｉ４／Ｉ３をβとすると、このゲインセル回路７２
の伝達関数は−β／ＲＥとなる。従って、入力信号電圧
Ｖinからみた入力インピーダンスＶｉ／Ｉｉは、抵抗Ｒ
Ｅ，ＲＸの値をｒｅ，ｒｘとすると、 Ｖｉ／Ｉｉ＝ｒｅ／（ｒｘ・ｓＣαβ） ＝（ｒｅ／ｒｘ）／（ｓＣαβ） (8) となって見かけ上、容量性となり、そのときの容量値は
キャパシタＣの容量値のｒｘ／ｒｅ倍になる。また、各
ゲインセル回路６１，６２与えられる電流値または電流
比α，βを変化させることにより、容量値の制御が可能
である。

【００５６】このように、電圧制御電流源の電圧電流変
換特性を変化させることにより、インピーダンス制御を
容易に行なうことができる。この場合、本発明の対数変
換回路を含むゲインセル回路はｇｍを拡大することがで
き、かつ二つの電圧制御電流源の電圧電流変換特性はそ
れぞれ独立に変更することが可能であるため、電流比を
変化させる範囲をさらに拡大することができる。なお、
インピーダンス可変回路は、抵抗、トランジスタによる
可変抵抗素子、キャパシタ、インダクタを単独で接続し
て構成することも可能であり、またこれらの組み合わせ
によりインピーダンス部分を構成することも可能であ
る。

【００５７】図１７は、本発明の対数変換回路を用いて
構成した４象限乗算器であり、２つの対数変換回路８
１，８２と、逆対数変換回路の機能を持つ乗算回路８３
により構成されている。この場合、乗算器の出力として
は、対数変換回路８１，８２の入力信号Ｖin１，Ｖin２
の積に比例した信号が得られる。

【００５８】この乗算器は、２つの入力信号Ｖin１，Ｖ
inとして周波数の異なる信号を入力とすれば、変調器と
しても機能することができる。また、２つの入力信号Ｖ
in１，Ｖin２として周波数の同じ信号を入力とすれば、
両信号の位相差を検出する位相差検出器（位相比較器）
としても使用することができ、ＰＬＬ（フェーズドロッ
クトループ）における位相比較器としても利用可能であ
る。さらに、この乗算器は変調信号の検波のための同期
検波器や、周波数コンバータであるミキサとしても用い
ることができる。

【００５９】図２０は、第３の実施例に係る対数変換回
路を含むゲインセル回路の基本構成を示す図であり、図
１のゲインセル回路と同様に、入力段に設けられた対数
変換回路１０と、出力段に設けられた逆対数変換回路１
５からなる。

【００６０】対数変換回路１０において、ｎｐｎトラン
ジスタＱ１１，Ｑ１２は入力信号を増幅するための差動
入力段を構成し、ベースは入力端子１１，１２にそれぞ
れ接続され、コレクタは負荷である電流源ＣＳ１１，Ｃ
Ｓ１２をそれぞれ介して第１の電源端である正電源Ｖcc
に接続されている。トランジスタＱ１１，Ｑ１２のコレ
クタは、対数特性を付与するためのｐｎｐトランジスタ
Ｑ１３，Ｑ１４のベースに接続されている。

【００６１】トランジスタＱ１３，Ｑ１４のコレクタは
トランジスタＱ１１，Ｑ１２のエミッタにそれぞれ接続
されると共に、インピーダンス素子であるディジェネレ
ーション抵抗ＲＥの両端にそれぞれ接続されている。ま
た、トランジスタＱ１３，Ｑ１４のエミッタは互いに結
合され、共通のレベルシフト回路ＬＳ１０を介して電源
Ｖccに接続されている。

【００６２】トランジスタＱ１３，Ｑ１４のベースは、
対数変換回路１０の出力端子１３，１４にそれぞれ接続
され、該出力端子１３，１４は出力段の逆対数変換回路
１５の入力端であるトランジスタＱ１５，Ｑ１６のベー
スに接続されている。逆対数変換回路１５は差動増幅回
路を構成し、トランジスタＱ１５，Ｑ１６のコレクタは
負荷である電流源ＣＳ１５，ＣＳ１６をそれぞれ介して
第２の電源端である接地電位点ＧＮＤに接続されてい
る。また、トランジスタＱ１５，１Ｑ１６のエミッタは
互いに結合され、共通の電流源ＣＳ１７を介して電源Ｖ
ccに接続されている。そして、トランジスタＱ１５，Ｑ
１６のコレクタ間から、ゲインセル回路の出力信号Ｖou
t が取り出される。

【００６３】ここで、図２０と図１との基本的な相違点
は、図１のトランジスタＱ３，Ｑ４に相当するトランジ
スタＱ１３，Ｑ１４がｐｎｐトランジスタに置き替わっ
ている点である。従って、その基本動作および作用効果
は図１と同様であるため、説明を省略する。

【００６４】図２１は、図２０を変形させた第４の実施
例に係るゲインセル回路であり、電流の折り返し回路を
利用して特に低電圧動作を可能にした例である。図２１
において、電流折り返し回路は、ｐｎｐトランジスタＱ
３１，Ｑ３２とダイオードＤ３１，Ｄ３２およびレベル
シフト回路ＬＳ３１により構成されている。レベルシフ
ト回路ＬＳ３１を設けた代わりに、図２１における対数
変換回路１０においてはレベルシフト回路ＬＳ１０を除
去し、トランジスタＱ１３，Ｑ１４のエミッタを電源Ｖ
ccに直接接続している。

【００６５】逆対数変換回路は、図２０のトランジスタ
Ｑ１５，１６および電流源ＣＳ１５〜ＣＳ１７に相当す
るトランジスタＱ３３，Ｑ３４および電流源ＣＳ３１〜
ＣＳ３３により構成され、その入力端であるトランジス
タＱ３３，Ｑ３４のベースは電流折り返し回路における
トランジスタＱ３１，Ｑ３２のコレクタに接続されてい
る。

【００６６】電流折り返し回路においては、トランジス
タＱ１３，Ｑ１４のベース・エミッタ間電圧がトランジ
スタＱ３１，Ｑ３２により電圧電流変換され、さらにト
ランジスタＱ３１，Ｑ３２のコレクタ電流がダイオード
Ｄ３１，Ｄ３２より電流電圧変換されることにより、入
力信号電圧Ｖinが対数変換された電圧とされる。そし
て、この電流折り返し回路の出力電圧が出力段の逆対数
変換回路におけるトランジスタＱ１５，１６のベースに
入力されることにより、入力信号電圧Ｖinに対して線形
の出力信号Ｖout が取り出される。

【００６７】この実施例のゲインセル回路においては、 入力信号電圧の下限：Ｖbe＋Ｖce 入力信号電圧の上限：Ｖcc−Ｖce であり、信号の増幅に利用できる入力信号の電圧振幅値
Ｖsig は、 Ｖsig ＝（Ｖcc−Ｖce）−（Ｖbe＋Ｖce） ＝Ｖcc−（Ｖbe＋２Ｖce） (9) と表される。これより、入力信号の電圧振幅値Ｖsig に
対して必要な電源電圧の最小値は Ｖcc＝Ｖsig ＋Ｖbe＋２Ｖce (10) であり、これは従来より約０．３Ｖ低い値となる。

【００６８】図２２は、第５の実施例に係る対数変換回
路であり、図２０におけるトランジスタＱ１３，Ｑ１４
をゲインを有するカレントミラー回路で構成した例であ
る。すなわち、第１のカレントミラー回路はｐｎｐトラ
ンジスタＱ４１，Ｑ４２により構成され、その入力端で
あるダイオード接続されたトランジスタＱ４１のベース
およびコレクタはトランジスタＱ１１のコレクタに接続
され、出力端であるトランジスタＱ４２のコレクタは抵
抗ＲＥの一端に接続されている。第２のカレントミラー
回路も同様に、ｐｎｐトランジスタＱ４３，Ｑ４４によ
り構成され、その入力端であるダイオード接続されたト
ランジスタＱ４３のベースおよびコレクタはトランジス
タＱ１２のコレクタに接続され、出力端であるトランジ
スタＱ４４のコレクタは抵抗ＲＥの他端に接続されてい
る。

【００６９】そして、トランジスタＱ４４，Ｑ４２はそ
れぞれトランジスタＱ４１，Ｑ４３のｎ（ｎ＞１）倍の
エミッタ面積を有しており、これにより各カレントミラ
ー回路は電流ゲインを持っている。

【００７０】なお、カレントミラー回路にゲインを持た
せる手法としては、トランジスタＱ４１，Ｑ４２同士お
よびトランジスタＱ４３，Ｑ４４同士のエミッタ面積を
異ならせる第１の手法のほか、トランジスタＱ４１，Ｑ
４２およびＱ４３，Ｑ４４の各々のエミッタ抵抗比を変
える第２の手法、あるいはこれら第１および第２の手法
の組み合わせなどがある。電流ゲインの値は、電圧電流
変換の線形性の改善のために十分な値が得られればよ
く、ゲインの値そのものは重要でない。

【００７１】図２３は、第６の実施例に係る対数変換回
路であり、電流増幅用のトランジスタＱ５３，Ｑ５４
に、対数特性を付与するためのトランジスタＱ１１，Ｑ
１２と同種のトランジスタであるｎｐｎトランジスタを
用いている。すなわち、トランジスタＱ５３，Ｑ５４の
ベースはトランジスタＱ１１，Ｑ１２のコレクタにそれ
ぞれ接続され、コレクタは電圧電流変換用のダイオード
Ｄ５１，Ｄ５２にそれぞれ接続され、エミッタはレベル
シフト回路ＬＳ５２，ＬＳ５１を介してトランジスタＱ
１２，Ｑ１１のエミッタにそれぞれ接続されている。

【００７２】レベルシフト回路ＬＳ５１，ＬＳ５２は、
入力信号Ｖinとして大振幅の信号電圧が入力された時の
トランジスタＱ１１，Ｑ１２の飽和を防止するためのも
のである。また、この実施例ではトランジスタＱ５１，
Ｑ５２のベース・エミッタ間電圧を出力として取り出す
代わりに、ダイオードＤ５１，Ｄ５２を用いてトランジ
スタＱ５１，Ｑ５２のコレクタ電流を電流電圧変換する
ようにし、ダイオードＤ５１，Ｄ２の順方向電圧が電流
に対して対数関係にあることを利用して対数特性を実現
している。

【００７３】図２４は、第７の実施例に係る対数変換回
路であり、入力端子１１，１２に差動増幅器９１，９２
の反転入力端子が接続され、差動増幅器９１，９２の出
力端子が対数数特性付与のためのトランジスタＱ６１，
Ｑ６２のベースに接続されている。トランジスタＱ６
１，Ｑ６２のコレクタ間に、インピーダンス素子Ｚが接
続されている。トランジスタＱ６１，Ｑ６２のコレクタ
は、負荷である電流源ＣＳ６１，ＣＳ５２をそれぞれ介
して電源Ｖccに接続されるとともに、差動増幅器９１，
９２の非反転入力端子に接続され、帰還が施されてい
る。また、トランジスタＱ６１，Ｑ６２のエミッタは互
いに結合され、共通のレベルシフト回路ＬＳ６０を介し
て接地電位点ＧＮＤに接続されている。そして、トラン
ジスタＱ６１，Ｑ６２のベース（差動増幅器９１，９２
の出力端子）が出力端子１３，１４に接続されている。

【００７４】この対数変換回路では、差動増幅器９１，
９２の非反転入力端子の電位が入力端子１１，１２の電
位Ｖin⁺ ，Ｖin^- と等しくなるように帰還がかかるた
め、電流源ＣＳ６１，６２の電流値を等しいとし、また
トランジスタＱ６１，Ｑ６２のコレクタ電流をＩｃ61，
Ｉｃ62、トランジスタＱ６１，Ｑ６２のベース・エミッ
タ間電圧をＶbe61，Ｖbe62とすると、次式の関係が成立
する。

【００７５】 Ｉｃ62−Ｉｃ61＝（Ｖin⁺ −Ｖin^- ）／Ｚ (11) Ｖbe61＝Ｖ_T ・ｌｎ（Ｉｃ61／Ｉｓ） Ｖbe62＝Ｖ_T ・ｌｎ（Ｉｃ62／Ｉｓ） 但し、Ｖ_T は温度電圧、Ｉｓはサチュレーション電流 (12)

【００７６】すなわち、トランジスタＱ６１，Ｑ６２の
ベース・エミッタ間電圧は、入力信号が対数変換された
ものとなり、これが出力端子１３，１４間から出力信号
として取り出される。

【００７７】この実施例においても、入力信号Ｖinを差
動増幅器９１，９２で増幅した後、さらにトランジスタ
Ｑ６１，Ｑ６２で増幅して、インピーダンス素子Ｚを駆
動する電流を線形化することにより、動作電流を増加さ
せずに精度のよい対数特性が得られる。また、図１８に
示した従来例のようにトランジスタＱ１，Ｑ２のベース
・エミッタ間電圧（Ｖbe）が二段縦積みとなることはな
く、動作電圧をそれだけ低くすることができる。

【００７８】図２５は、図２４の実施例を変形した第８
の実施例に係る対数変換回路であり、トランジスタＱ６
１，Ｑ６２とインピーダンス素子Ｚとの間にベース接地
のトランジスタＱ６３，Ｑ６４を介在させている点が図
２４と異なる。すなわち、トランジスタＱ６１，Ｑ６２
のコレクタにトランジスタＱ６３，Ｑ６４のエミッタが
接続され、トランジスタＱ６３，Ｑ６４のコレクは電源
Ｖccに接続されるとともに、インピーダンス素子Ｚの両
端に接続されている。トランジスタＱ６３，Ｑ６４のベ
ースには適当な直流バイアスＶＢが与えられている。そ
して、トランジスタＱ６３，Ｑ６４のコレクタから差動
増幅器９１，９２の反転入力端子に帰還が施されてい
る。

【００７９】図２６は、図２４の実施例を変形した第９
の実施例に係る対数変換回路であり、出力信号の取り出
し方を変えたものである。すなわち、図２６ではトラン
ジスタＱ６１，Ｑ６２のエミッタと接地電位点ＧＮＤの
間に、レベルシフト回路ＬＳ６１，ＬＳ６２とダイオー
ドＤ６１，Ｄ６２が直列にそれぞれ接続され、レベルシ
フト回路ＬＳ６１，ＬＳ６２とダイオードＤ６１，Ｄ６
２との接続点が出力端子１３，１４に接続されている。

【００８０】このように本実施例では、トランジスタＱ
６１，Ｑ６２のベース・エミッタ間電圧を出力として取
り出す代わりに、ダイオードＤ６１，Ｄ６２を用いてト
ランジスタＱ６１，Ｑ６２のエミッタ電流を電流電圧変
換し、ダイオードＤ５１，Ｄ２の順方向電圧が電流に対
して対数関係にあることを利用して、入力端子１１，１
２間に入力された入力信号を対数変換した出力信号を取
り出している。

【００８１】図２７は、図２４の実施例をより具体化し
た第１０の実施例に係る対数変換回路であり、図２４に
おける差動増幅器９１，９２を具体的に示している。す
なわち、差動増幅器９１はエミッタが互いに結合された
トランジスタＱ７１，Ｑ７２と、トランジスタのＱ７１
のコレクタ負荷である電流源ＣＳ７１およびトランジス
タＱ７１，Ｑ７２のエミッタに接続された電流源ＣＳ７
２からなり、差動増幅器９２はエミッタが互いに結合さ
れたトランジスタＱ７３，Ｑ７４と、トランジスタのＱ
７３のコレクタ負荷である電流源ＣＳ７３およびトラン
ジスタＱ７３，Ｑ７４のエミッタに接続された電流源Ｃ
Ｓ７４からなる。なお、Ｃｃは位相補償用キャパシタで
ある。この実施例によれば、低電圧動作が可能であり、
かつ周波数特性のよいｎｐｎトランジスタのみを用いて
回路を構成できるという利点がある。

【００８２】図２８は、第１１の実施例に係る対数変換
回路であり、図２７におけるトランジスタＱ７１，Ｑ７
３のコレクタ負荷である電流源ＣＳ７１，ＣＳ７３をト
ランジスタＱ７５，Ｑ７６およびＱ７７，Ｑ７８による
カレントミラー回路に置き換えたものである。この実施
例によっても低電圧動作が可能な対数変換回路を得るこ
とができる。

【００８３】図２９は、図２５の対数変換回路を用いて
構成した４象限乗算器であり、２つの対数変換回路１０
１，１０２と、逆対数変換回路の機能を持つ乗算回路１
０３により構成されている。この場合、乗算器の出力と
しては対数変換回路１０１，１０２の入力信号Ｖin１
（Ｖin１⁺ −Ｖin１^- ），Ｖin２（Ｖin２⁺ −Ｖin
２^- ）の積に比例した信号が得られる。

【００８４】次に、本発明の対数変換回路に組み合わせ
てゲインセル回路を構成する逆対数変換回路として好適
な差動増幅回路の実施例について説明する。電源電圧の
リップルに対する除去比（ＰＳＲＲ）が良好な差動増幅
回路の例として、特公昭６２−３４２８３号に記載され
た図３０に示すような差動増幅回路がある。この回路は
４個のエミッタが共通接続されたバイポーラトランジス
タＰ１〜Ｐ４を差動増幅段に用い、トランジスタＰ５，
Ｐ６とダイオードＤ５，Ｄ６（実際には、ダイオード接
続されたトランジスタ）による２組のカレントミラー回
路を差動増幅段の負荷とすることによって、高いＰＳＲ
Ｒを実現している。

【００８５】この差動増幅回路をＩＣ化することを考え
た場合、ｐｎｐトランジスタであるＰ５，Ｐ６，Ｄ５，
Ｄ６としては、バーティカルタイプのものを用いるとコ
ストの上昇につながるので、周波数特性が著しく悪いラ
テラルタイプのものを用いることが多い。この場合、差
動増幅回路の周波数特性はｆｔ（トランジスタの遮断周
波数）が高いｎｐｎトランジスタでなく、ｆｔが低いｐ
ｎｐトランジスタの性能により制限されるため、高い周
波数では動作できないという欠点がある。

【００８６】以下、このような欠点を除去して、負荷に
ｆｔの低いｐｎｐトランジスタを用いても良好な周波数
特性が得られ、高速動作が可能な本発明による差動増幅
回路について説明する。

【００８７】図３１は、本発明の一実施例に係る差動増
幅回路であり、図３０におけるトランジスタＰ５，Ｐ６
のベースを接続したことが特徴である。この差動増幅回
路によると、入力端子２０２，２０２間に入力信号が入
力された場合、トランジスタＰ１，Ｐ３のコレクタを流
れる交流出力電流は値が等しく極性が逆であるため、和
は常に一定である。このためトランジスタＰ５，Ｐ６は
ベース電位が一定に保たれるので、コレクタの出力電流
は一定になり、信号を増幅するために、ｆｔが低いｐｎ
ｐトランジスタＰ５，Ｐ６のベース・エミッタ間寄生容
量をチャージする必要がないので、周波数特性を劣化さ
せることはない。すなわち、差動増幅回路全体の周波数
特性はｆｔの高いｎｐｎトランジスタＰ１〜Ｐ４により
決まり、高周波まで動作することができる。但し、利得
については図３０の回路の半分になる。

【００８８】図３２は、第２の実施例に係る差動増幅回
路である。図３１では、トランジスタＰ１〜Ｐ４のエミ
ッタを全て共通に接続したが、この実施例ではトランジ
スタＰ１とＰ２、Ｐ３とＰ４の各エミッタを共通に接続
して、電流源ＣＳ１，ＣＳ２により電流を供給する用に
したものであり、図３０と同様の動作が得られる。

【００８９】図３３は、第３の実施例に係る差動増幅回
路であり、トランジスタＰ５〜Ｐ８と電源Ｖccとの間に
抵抗Ｒ１〜Ｒ４を挿入することにより、出力雑音の低下
と出力抵抗の増大を図った例である。また、この実施例
ではトランジスタＰ２，Ｐ３，Ｐ５，Ｐ６の共通接続し
たコレクタとトランジスタＰ５〜Ｐ８の共通接続したベ
ースとの間に、利得が１の電圧バッファ回路２０５とレ
ベルシフト回路２０６を直列に接続している。電圧バッ
ファ回路２０５はトランジスタＰ５〜Ｐ８のベース電流
の補償を行うためのものであり、レベルシフト回路２０
６はトランジスタＰ５，Ｐ６のコレクタ電圧とＰ７，Ｐ
８のコレクタ電圧を等しくすることにより、アーリー電
圧による出力電流のオフセットを補償するためのもので
ある。

【００９０】図３４は、図３３の差動増幅回路をより具
体的に示す実施例であり、図３３における電圧バッファ
回路２０５をトランジスタＰ９によるエミッタフォロワ
により実現している。

【００９１】図３５は、図３３の差動増幅回路をより具
体的に示す実施例であり、図３３における電圧バッファ
回路２０５を図３４と同様にトランジスタＰ９によるエ
ミッタフォロワにより実現し、さらに図３３におけるレ
ベルシフト回路２０６をダイオード接続したトランジス
タＰ１０により実現している。

【００９２】図３６は、トランジスタＰ１〜Ｐ４にエミ
ッタ抵抗Ｒ１〜Ｒ４をそれぞれ接続したものである。こ
のようすると、入力信号のより広い電圧振幅範囲にわた
って動作することができ、ゲインセル回路に用いた場合
には、線形動作範囲を拡大することが可能となる。

【００９３】図３７は、図３１のバイポーラトランジス
タをＦＥＴに置き換えた差動増幅回路である。この場
合、電流に電流に対するトランスコンダクタンスは異な
るが、基本的に図３１と同様の効果が得られる。

【００９４】図３８は、ゲインセル回路の出力段の逆対
数変換回路に図３３の差動増幅回路を用いた例であり、
入力段には図１８に示した従来の対数変換回路を組み合
わせている。

【００９５】図３９は、同様にゲインセルの出力段の逆
対数変換回路に図３３の差動増幅回路を用いた例であ
り、入力段には図１の基本構成を有する本発明に基づく
対数変換回路を組み合わせている。

【００９６】このように本発明によれば、差動増幅段の
トランジスタのコレクタ負荷にｆｔの低いｐｎｐトラン
ジスタで構成されるカレントミラー回路を用いても、ｐ
ｎｐトランジスタの周波数特性に影響されず良好な周波
数特性を有し、高速動作の可能な差動増幅回路を提供す
ることができる。なお、本発明においてバイポーラトラ
ンジスタは、ＭＯＳトランジスタに置き換えが可能であ
る。

【００９７】

【発明の効果】本発明によれば、消費電力を増大させる
ことなく、入力信号の広い振幅電圧範囲にわたって動作
する対数変換回路を構成し、この対数変換回路を逆対数
変換回路と組み合わせることによって、線形動作範囲を
拡大させた可変利得回路を提供することができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例に係るゲインセル回路
の構成図

【図２】 本発明の対数変換回路の原理を説明するため
の等価回路図

【図３】 本発明の対数変換回路に用いるレベルシフト
回路の例を示す図

【図４】 本発明の対数変換回路に用いるレベルシフト
回路の例を示す図

【図５】 本発明の第２の実施例に係るゲインセル回路
の構成図

【図６】 本発明の対数変換回路を用いた１次のローパ
スフィルタの構成図

【図７】 図６のローパスフィルタの動作原理を説明す
るための等価回路図

【図８】 本発明の対数変換回路を用いた２次のローパ
スフィルタの構成図

【図９】 図８のローパスフィルタの動作原理を説明す
るための等価回路図

【図１０】 本発明の対数変換回路を用いた２次のバン
ドパスフィルタの構成図

【図１１】 図１０のバンドパスフィルタの動作原理を
説明するための等価回路図

【図１２】 本発明の対数変換回路を用いた２次のロー
パスフィルタの構成を示す等価回路図

【図１３】 本発明の対数変換回路を用いた２次のハイ
パスフィルタの構成を示す等価回路図

【図１４】 本発明の対数変換回路を用いた２次のノッ
チフィルタの構成を示す等価回路図

【図１５】 本発明の対数変換回路を用いたインピ−ダ
ンス可変回路の構成図

【図１６】 図１５のインピーダンス可変回路の動作原
理を説明するための等価回路図

【図１７】 本発明の対数変換回路を用いた４象限乗算
器の構成図

【図１８】 従来技術によるゲインセル回路の構成図

【図１９】 図１８の動作原理を説明するための等価回
路図

【図２０】 本発明の第３の実施例に係るゲインセル回
路の構成図

【図２１】 本発明の第４の実施例に係るゲインセル回
路の構成図

【図２２】 本発明の第５の実施例に係る対数変換回路
の構成図

【図２３】 本発明の第６の実施例に係る対数変換回路
の構成図

【図２４】 本発明の第７の実施例に係る対数変換回路
の構成図

【図２５】 本発明の第８の実施例に係る対数変換回路
の構成図

【図２６】 本発明の第９の実施例に係る対数変換回路
の構成図

【図２７】 本発明の第１０の実施例に係る対数変換回
路の構成図

【図２８】 本発明の第１１の実施例に係る対数変換回
路の構成図

【図２９】 本発明の対数変換回路を用いた４象限乗算
器の構成図

【図３０】 本発明による差動増幅回路の第１の実施例
を示す構成図

【図３１】 本発明による差動増幅回路の第２の実施例
を示す構成図

【図３２】 本発明による差動増幅回路の第３の実施例
を示す構成図

【図３３】 本発明による差動増幅回路の第４の実施例
を示す構成図

【図３４】 本発明による差動増幅回路の第５の実施例
を示す構成図

【図３５】 本発明による差動増幅回路の第６の実施例
を示す構成図

【図３６】 本発明による差動増幅回路の第７の実施例
を示す構成図

【図３７】 本発明による差動増幅回路の第８の実施例
を示す構成図

【図３８】 本発明による差動増幅回路を用いたゲイン
セル回路の構成図

【図３９】 本発明による差動増幅回路を用いたゲイン
セル回路の構成図

【符号の説明】

１０…対数変換回路 １１，１２…
入力端子 Ｑ１〜Ｑ４…第１〜第４のトランジスタ ＲＥ…抵抗
（インピーダンス素子） １３，１４…出力端子 １５…逆対数
変換回路 ＣＳ１〜ＣＳ９…電流源 ＬＳ１〜ＬＳ
３…レベルシフト回路 Ｑ１１〜Ｑ１４…第１〜第４のトランジスタ ＣＳ１１〜ＣＳ１７…電流源 ＬＳ１０…レ
ベルシフト回路 Ｑ６１，Ｑ６２…第１および第２のトランジスタ ９１，９２…差動増幅器 Ｚ…インピー
ダンス素子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03G 11/00 - 11/08

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ベースが第１および第２の入力端子にそれ
   ぞれ接続された第１および第２のトランジスタと、前記第１および第２のトランジスタのコレクタと第１の
   電源端との間にそれぞれ接続された第１および第２の負
   荷と、 コレクタが前記第１および第２のトランジスタのエミッ
   タにそれぞれ接続され、エミッタが互いに結合された第
   ３および第４のトランジスタと、 前記第１のトランジスタのエミッタおよび第３のトラン
   ジスタのコレクタと前記第２のトランジスタのエミッタ
   および第４のトランジスタのコレクタとの間に接続され
   たインピーダンス素子と、 前記第１および第２のトランジスタのコレクタから前記
   第３および第４のトランジスタのベースに帰還を施す第
   １および第２の帰還回路と、前記第３および第４のトランジスタのエミッタ結合点と
   第２の電源端との間に接続されたレベルシフト回路と、 エミッタが互いに結合され、ベースが前記第３および第
   ４のトランジスタのそれぞれのベースにそれぞれ接続さ
   れ、それぞれのコレクタから出力信号を取り出す第５お
   よび第６のトランジスタと、 前記第５および第６のトランジスタのエミッタ結合点と
   前記第２の電源端との間に接続された可変電流源と を具
   備する可変利得回路。
2. 【請求項２】ベースが第１および第２の入力端子にそれ
   ぞれ接続された第１および第２のトランジスタと、 前記第１および第２のトランジスタのコレクタと第１の
   電源端との間にそれぞれ接続された第１および第２の負
   荷と、 コレクタが前記第１および第２のトランジスタのエミッ
   タにそれぞれ接続され、エミッタが互いに結合された第
   ３および第４のトランジスタと、 前記第１のトランジスタのエミッタおよび第３のトラン
   ジスタのコレクタと前記第２のトランジスタのエミッタ
   および第４のトランジスタのコレクタとの間に 接続され
   たインピーダンス素子と、 前記第１および第２のトランジスタのコレクタから前記
   第３および第４のトランジスタのベースに帰還を施す、
   レベルシフト機能を有する第１および第２の帰還回路
   と、 エミッタが互いに結合され、ベースが前記第３および第
   ４のトランジスタのそれぞれのベースにそれぞれ接続さ
   れ、それぞれのコレクタから出力信号を取り出す第５お
   よび第６のトランジスタと、 前記第５および第６のトランジスタのエミッタ結合点と
   前記第２の電源端との間に接続された可変電流源と を具
   備する可変利得回路。
3. 【請求項３】対数変換回路と該対数変換回路の出力信号
   を入力とする逆対数変換回路とからなる可変利得回路に
   おいて、 前記対数変換回路は、 入力信号を増幅して前記出力信号を出力する第１および
   第２の増幅手段と、 前記第１および第２の増幅手段の出力端にベースがそれ
   ぞれ接続され、エミッタが互いに結合され、コレクタか
   ら前記第１および第２の増幅手段にそれぞれ帰還が施さ
   れた第１および第２のトランジスタと、 前記第１のトランジスタのコレクタと前記第２のトラン
   ジスタのコレクタとの間に接続されたインピーダンス素
   子と、前記第１および第２のトランジスタのコレクタと第１の
   電源端との間に接続された第１および第２の負荷と、 前記第１および第２のトランジスタのエミッタ接合点と
   第２の電源端との間に接続されたレベルシフト回路とを
   有し、 前記逆対数変換回路は、 エミッタが互いに結合され、ベースが前記第１および第
   ２のトランジスタのそれぞれのベースにそれぞれ接続さ
   れ、それぞれのコレクタから出力信号を取り出す第３お
   よび第４のトランジスタと、 前記第３および第４のトランジスタのエミッタ結合点と
   前記第２の電源端との間に接続された可変電流源とを有
   する 可変利得回路。