JPH04273610A - 集積回路用フィルタ回路 - Google Patents
集積回路用フィルタ回路Info
- Publication number
- JPH04273610A JPH04273610A JP3034504A JP3450491A JPH04273610A JP H04273610 A JPH04273610 A JP H04273610A JP 3034504 A JP3034504 A JP 3034504A JP 3450491 A JP3450491 A JP 3450491A JP H04273610 A JPH04273610 A JP H04273610A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 101000849579 Arabidopsis thaliana 30S ribosomal protein S13, chloroplastic Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路用フィルタ回路
に関し、特に低い電源電圧で動作するアクティブ・フィ
ルタに関するものである。
に関し、特に低い電源電圧で動作するアクティブ・フィ
ルタに関するものである。
【０００２】
【従来の技術】フィルタ回路は信号のさまざまな周波数
成分の内、不要な成分は除去し、必要な成分だけを取り
出すためのものである。フィルタ回路の種類はきわめて
多いが、大きく分けるとパッシブ・フィルタ、アクティ
ブ・フィルタ、及びディジタル・フィルタに分類される
。
成分の内、不要な成分は除去し、必要な成分だけを取り
出すためのものである。フィルタ回路の種類はきわめて
多いが、大きく分けるとパッシブ・フィルタ、アクティ
ブ・フィルタ、及びディジタル・フィルタに分類される
。
【０００３】このうちアクティブ・フィルタは、キャパ
シタ（Ｃ）、抵抗（Ｒ）等による受動素子とトランジス
タ、演算増幅器等による能動素子とから構成されており
、特に音声周波数帯域ではＣＲ素子と能動素子とを用い
たＣＲ帰還型フィルタが多用されている。ところで、こ
の帯域ではＣＲ素子の時定数が大きくなり、容量の大き
いキャパシタを必要とするうえ、抵抗には高精度が要求
される。従って、フィルタ回路を半導体集積回路とする
場合、ＣＲ素子も単一の半導体基板に集積化することは
困難である。
シタ（Ｃ）、抵抗（Ｒ）等による受動素子とトランジス
タ、演算増幅器等による能動素子とから構成されており
、特に音声周波数帯域ではＣＲ素子と能動素子とを用い
たＣＲ帰還型フィルタが多用されている。ところで、こ
の帯域ではＣＲ素子の時定数が大きくなり、容量の大き
いキャパシタを必要とするうえ、抵抗には高精度が要求
される。従って、フィルタ回路を半導体集積回路とする
場合、ＣＲ素子も単一の半導体基板に集積化することは
困難である。
【０００４】この問題を解決するため、電圧入力電流出
力型アンプ、即ちトランスコンアクタンス・アンプを用
いてアクティブ・フィルタを集積化し、部品点数の削減
を図った回路が知られている。
力型アンプ、即ちトランスコンアクタンス・アンプを用
いてアクティブ・フィルタを集積化し、部品点数の削減
を図った回路が知られている。
【０００５】その一例として、図４に１次のローパスフ
ィルタを示す。図中、トランジスタＱ４１〜Ｑ４９ 、
抵抗ＲＥ、及び定電流回路ＣＳ４１〜ＣＳ４３によって
トランスコンダクタンス・アンプ４０が構成されている
。４１、４３はこのローパスフィルタの入力端子、出力
端子をそれぞれ示している。トランスコンダクタンス・
アンプ４０の出力線４５とグランド（ＧＮＤ）ライン４
６との間にキャパシタ４２が接続され、また出力線４５
は増幅率が１．０のバッファ回路４４の入力端子に接続
されている。バッファ回路４４の出力は出力端子４３と
トランスコンダクタンス・アンプ４０を構成するトラン
ジスタＱ４２ のベースとに接続されている。 なお、トランスコンダクタンス・アンプ４０のトランジ
スタ Ｑ４７〜Ｑ４９ はウィルソン（Ｗｉｌｓｏｎ）
のカレントミラー回路を構成しており、そのミラー係数
は１に近い値となっている。
ィルタを示す。図中、トランジスタＱ４１〜Ｑ４９ 、
抵抗ＲＥ、及び定電流回路ＣＳ４１〜ＣＳ４３によって
トランスコンダクタンス・アンプ４０が構成されている
。４１、４３はこのローパスフィルタの入力端子、出力
端子をそれぞれ示している。トランスコンダクタンス・
アンプ４０の出力線４５とグランド（ＧＮＤ）ライン４
６との間にキャパシタ４２が接続され、また出力線４５
は増幅率が１．０のバッファ回路４４の入力端子に接続
されている。バッファ回路４４の出力は出力端子４３と
トランスコンダクタンス・アンプ４０を構成するトラン
ジスタＱ４２ のベースとに接続されている。 なお、トランスコンダクタンス・アンプ４０のトランジ
スタ Ｑ４７〜Ｑ４９ はウィルソン（Ｗｉｌｓｏｎ）
のカレントミラー回路を構成しており、そのミラー係数
は１に近い値となっている。
【０００６】
【発明が解決しようとする課題】この種のアクティブ・
フィルタの最低動作電圧ＶＣＣＭＩＮ は、定電流源Ｃ
Ｓ４２の両端の電圧、トランジスタＱ４６ のコレクタ
・エミッタ間電圧、トランジスタＱ４９のベース・エミ
ッタ間電圧、及びトランジスタＱ４８ のベース・エ
ミッタ間電圧によって決まる。従って、定電流源ＣＳ４
２を１つのトランジスタで構成し、トランジスタのコレ
クタ・エミッタ間電圧ＶＣＥを０．４Ｖ、ベース・エミ
ッタ間電圧ＶＢＥを０．６Ｖとすると、最低動作電圧Ｖ
ＣＣＭＩＮ は、 ＶＣＣＭＩＮ ＝ＶＣＥ （ＣＳ
４２） ＋ＶＣＥ （Ｑ４６）＋ＶＢＥ （Ｑ４９）＋
ＶＢＥ （Ｑ４８） ＝０．４
＋０．４＋０．６＋０．６＝２．０Ｖとなる。
フィルタの最低動作電圧ＶＣＣＭＩＮ は、定電流源Ｃ
Ｓ４２の両端の電圧、トランジスタＱ４６ のコレクタ
・エミッタ間電圧、トランジスタＱ４９のベース・エミ
ッタ間電圧、及びトランジスタＱ４８ のベース・エ
ミッタ間電圧によって決まる。従って、定電流源ＣＳ４
２を１つのトランジスタで構成し、トランジスタのコレ
クタ・エミッタ間電圧ＶＣＥを０．４Ｖ、ベース・エミ
ッタ間電圧ＶＢＥを０．６Ｖとすると、最低動作電圧Ｖ
ＣＣＭＩＮ は、 ＶＣＣＭＩＮ ＝ＶＣＥ （ＣＳ
４２） ＋ＶＣＥ （Ｑ４６）＋ＶＢＥ （Ｑ４９）＋
ＶＢＥ （Ｑ４８） ＝０．４
＋０．４＋０．６＋０．６＝２．０Ｖとなる。
【０００７】ところでこのようなフィルタ回路を電池駆
動の集積回路装置に組み込む場合には、１．８Ｖ程度の
電源電圧でも動作するように構成することが望ましく、
従って図４に示した従来のフィルタ回路はそのような用
途には適していない。
動の集積回路装置に組み込む場合には、１．８Ｖ程度の
電源電圧でも動作するように構成することが望ましく、
従って図４に示した従来のフィルタ回路はそのような用
途には適していない。
【０００８】また、トランジスタＱ４１ 及びＱ４２
で構成される差動増幅器では、エミッタに接続された抵
抗ＲＥで電圧降下が生じるので、その分だけ最低動作電
圧は低下することになる。この点でも図４のフィルタ回
路は低い電源電圧で動作させるのには適さない。
で構成される差動増幅器では、エミッタに接続された抵
抗ＲＥで電圧降下が生じるので、その分だけ最低動作電
圧は低下することになる。この点でも図４のフィルタ回
路は低い電源電圧で動作させるのには適さない。
【０００９】従って本発明は、電源電圧が１．８Ｖでも
動作可能で、かつ回路構成が簡素なトランスコンダクタ
ンス・アンプを用いた集積回路用フィルタ回路を提供す
るものである。
動作可能で、かつ回路構成が簡素なトランスコンダクタ
ンス・アンプを用いた集積回路用フィルタ回路を提供す
るものである。
【００１０】
【課題を解決するための手段】本発明によれば、エミッ
タが第１及び第２の定電流源にそれぞれ接続されると共
に互いに抵抗で接続されておりコレクタがダイオード接
続されたトランジスタをそれぞれ介して電源ラインに接
続された第１及び第２のトランジスタを有する第１の差
動増幅器と、エミッタが第３の定電流源に接続されてお
りコレクタがダイオード接続されたトランジスタ及び抵
抗を介して電源ラインに接続されておりベースが第１の
トランジスタのコレクタに接続された第３のトランジス
タ、及びエミッタが第３の定電流源に接続されておりベ
ースが第２のトランジスタのコレクタに接続された第４
のトランジスタを有する第２の差動増幅器と、コレクタ
とベースとが第４のトランジスタのコレクタに接続され
、エミッタが抵抗を介して電源ラインに接続された第５
のトランジスタ、及びコレクタが第４の定電流源に接続
されておりベースが第５のトランジスタのベースに接続
されておりエミッタが抵抗を介して電源ラインに接続さ
れた第６のトランジスタを有するカレントミラー回路と
を含んでおり、第１のトランジスタのベースを入力端子
、第２のトランジスタのベースを帰還入力端子、第６の
トランジスタのコレクタを出力端子とする電圧入力電流
出力型アンプと、入力端子が出力端子に接続されており
、出力端子が帰還入力端子に接続されたバッファ回路と
を備えた集積回路用フィルタ回路が提供される。
タが第１及び第２の定電流源にそれぞれ接続されると共
に互いに抵抗で接続されておりコレクタがダイオード接
続されたトランジスタをそれぞれ介して電源ラインに接
続された第１及び第２のトランジスタを有する第１の差
動増幅器と、エミッタが第３の定電流源に接続されてお
りコレクタがダイオード接続されたトランジスタ及び抵
抗を介して電源ラインに接続されておりベースが第１の
トランジスタのコレクタに接続された第３のトランジス
タ、及びエミッタが第３の定電流源に接続されておりベ
ースが第２のトランジスタのコレクタに接続された第４
のトランジスタを有する第２の差動増幅器と、コレクタ
とベースとが第４のトランジスタのコレクタに接続され
、エミッタが抵抗を介して電源ラインに接続された第５
のトランジスタ、及びコレクタが第４の定電流源に接続
されておりベースが第５のトランジスタのベースに接続
されておりエミッタが抵抗を介して電源ラインに接続さ
れた第６のトランジスタを有するカレントミラー回路と
を含んでおり、第１のトランジスタのベースを入力端子
、第２のトランジスタのベースを帰還入力端子、第６の
トランジスタのコレクタを出力端子とする電圧入力電流
出力型アンプと、入力端子が出力端子に接続されており
、出力端子が帰還入力端子に接続されたバッファ回路と
を備えた集積回路用フィルタ回路が提供される。
【００１１】
【作用】電圧入力電流出力型アンプのコンダクタンスｇ
ｍは、入力端子に供給される信号の振幅をＶＯＰ、出力
電流の振幅をｉｏ とすると、ｇｍ＝ＶＯＰ／ｉｏ と
なり、第１と第２の定電流源の電流値をＩ１ 、第３の
定電流源の電流値を２Ｉ２ 、第４の定電流源の電流値
をＩ２ 、第１の抵抗の値をＲ１ とすると、コンダク
タンスｇｍは次式によって表される。
ｍは、入力端子に供給される信号の振幅をＶＯＰ、出力
電流の振幅をｉｏ とすると、ｇｍ＝ＶＯＰ／ｉｏ と
なり、第１と第２の定電流源の電流値をＩ１ 、第３の
定電流源の電流値を２Ｉ２ 、第４の定電流源の電流値
をＩ２ 、第１の抵抗の値をＲ１ とすると、コンダク
タンスｇｍは次式によって表される。
【００１２】ｇｍ＝（１／Ｒ１ ）・（Ｉ２ ／Ｉ１
）そしてキャパシタの値をＣとし、コンダクタンスｇｍ
を用いて本発明のフィルタ回路の伝達関数Ｔ１ （ｓ）
を表すと、 Ｔ１ （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝と
なる。この式より本発明のフィルタ回路は、遮断周波数
がｇｍ／２πＣである１次のローパスフィルタの周波数
特性を持つことが分かる。
）そしてキャパシタの値をＣとし、コンダクタンスｇｍ
を用いて本発明のフィルタ回路の伝達関数Ｔ１ （ｓ）
を表すと、 Ｔ１ （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝と
なる。この式より本発明のフィルタ回路は、遮断周波数
がｇｍ／２πＣである１次のローパスフィルタの周波数
特性を持つことが分かる。
【００１３】第３の定電流源を１つのトランジスタを用
いて構成する場合、本発明のフィルタ回路の最低動作電
圧は、第３の定電流源のトランジスタのコレクタ・エミ
ッタ間電圧、第４のトランジスタのコレクタ・エミッタ
間電圧、第６のトランジスタのベース・エミッタ間電圧
、及び第２の抵抗における電圧降下を加えたものとなる
。従って、トランジスタのコレクタ・エミッタ間電圧を
０．４Ｖ、ベース・エミッタ間電圧を０．６Ｖ、第２の
抵抗における電圧降下をＶＲ とすると、最低動作電圧
は、０．４Ｖ＋０．４Ｖ＋０．６Ｖ＋ＶＲ ＝１．４Ｖ
＋ＶＲ となる。即ち、本発明のフィルタ回路は１．８
Ｖの電源電圧で十分に動作し、バッテリ駆動の電子機器
に特に適している。また、第１の差動増幅器は、それを
構成する第１及び第２のトランジスタのエミッタが第１
の抵抗で接続された構成となっているので、従来のよう
なエミッタ抵抗における電圧降下の問題は生じず、この
点でも低電圧動作に有利である。しかも回路構成が簡単
である。
いて構成する場合、本発明のフィルタ回路の最低動作電
圧は、第３の定電流源のトランジスタのコレクタ・エミ
ッタ間電圧、第４のトランジスタのコレクタ・エミッタ
間電圧、第６のトランジスタのベース・エミッタ間電圧
、及び第２の抵抗における電圧降下を加えたものとなる
。従って、トランジスタのコレクタ・エミッタ間電圧を
０．４Ｖ、ベース・エミッタ間電圧を０．６Ｖ、第２の
抵抗における電圧降下をＶＲ とすると、最低動作電圧
は、０．４Ｖ＋０．４Ｖ＋０．６Ｖ＋ＶＲ ＝１．４Ｖ
＋ＶＲ となる。即ち、本発明のフィルタ回路は１．８
Ｖの電源電圧で十分に動作し、バッテリ駆動の電子機器
に特に適している。また、第１の差動増幅器は、それを
構成する第１及び第２のトランジスタのエミッタが第１
の抵抗で接続された構成となっているので、従来のよう
なエミッタ抵抗における電圧降下の問題は生じず、この
点でも低電圧動作に有利である。しかも回路構成が簡単
である。
【００１４】
【実施例】次に本発明の実施例について説明する。図１
に本発明の一実施例の集積回路用フィルタ回路を示す。 このフィルタ回路はトランスコンダクタンス・アンプ１
０と増幅率が１倍のバッファ回路１４とから主として構
成されている。
に本発明の一実施例の集積回路用フィルタ回路を示す。 このフィルタ回路はトランスコンダクタンス・アンプ１
０と増幅率が１倍のバッファ回路１４とから主として構
成されている。
【００１５】トランスコンダクタンス・アンプ１０は第
１の差動増幅器と、第２の差動増幅器と、カレントミラ
ー回路１７とにより構成されている。
１の差動増幅器と、第２の差動増幅器と、カレントミラ
ー回路１７とにより構成されている。
【００１６】第１の差動増幅器は、一端がグランド（Ｇ
ＮＤ）ライン１６に接続された定電流源ＣＳ１１及びＣ
Ｓ１２の他端にエミッタがそれぞれ接続されており、ダ
イオード接続されたトランジスタＱ１３ 及びＱ１４を
介して電源ライン１９にコレクタがそれぞれ接続された
トランジスタＱ１１ 及びＱ１２ を有している。トラ
ンジスタＱ１１ 及びＱ１２ のエミッタは、抵抗Ｒ１
を介して互いに接続されている。
ＮＤ）ライン１６に接続された定電流源ＣＳ１１及びＣ
Ｓ１２の他端にエミッタがそれぞれ接続されており、ダ
イオード接続されたトランジスタＱ１３ 及びＱ１４を
介して電源ライン１９にコレクタがそれぞれ接続された
トランジスタＱ１１ 及びＱ１２ を有している。トラ
ンジスタＱ１１ 及びＱ１２ のエミッタは、抵抗Ｒ１
を介して互いに接続されている。
【００１７】第２の差動増幅器は、一端がグランドライ
ン１６に接続された定電流源ＣＳ１３の他端にエミッタ
が接続されており、ダイオード接続されたトランジスタ
Ｑ１７ 及び抵抗Ｒ２を介して電源ライン１９にコレク
タが接続されており、トランジスタＱ１１ のコレクタ
にベースが接続されたトランジスタＱ１５ と、トラン
ジスタＱ１５ のエミッタにエミッタが接続されており
、トランジスタＱ１２ のコレクタにベースが接続され
たトランジスタＱ１６ とを有している。
ン１６に接続された定電流源ＣＳ１３の他端にエミッタ
が接続されており、ダイオード接続されたトランジスタ
Ｑ１７ 及び抵抗Ｒ２を介して電源ライン１９にコレク
タが接続されており、トランジスタＱ１１ のコレクタ
にベースが接続されたトランジスタＱ１５ と、トラン
ジスタＱ１５ のエミッタにエミッタが接続されており
、トランジスタＱ１２ のコレクタにベースが接続され
たトランジスタＱ１６ とを有している。
【００１８】ミラー回路１７は、トランジスタＱ１６
のコレクタにコレクタが接続されており、抵抗Ｒ３を介
して電源ライン１９にエミッタが接続されており、ダイ
オード接続されたトランジスタＱ１８ と、一端がグラ
ンドライン１６に接続された定電流源ＣＳ１４の他端に
コレクタが接続されており、トランジスタＱ１８ のベ
ースにベースが接続されており、抵抗Ｒ４を介して電源
ラインにエミッタが接続されたトランジスタＱ１９ と
から構成されている。
のコレクタにコレクタが接続されており、抵抗Ｒ３を介
して電源ライン１９にエミッタが接続されており、ダイ
オード接続されたトランジスタＱ１８ と、一端がグラ
ンドライン１６に接続された定電流源ＣＳ１４の他端に
コレクタが接続されており、トランジスタＱ１８ のベ
ースにベースが接続されており、抵抗Ｒ４を介して電源
ラインにエミッタが接続されたトランジスタＱ１９ と
から構成されている。
【００１９】トランスコンダクタンス・アンプ１０は、
トランジスタＱ１１ のベースに接続された入力端子１
１と、トランジスタＱ１９ のコレクタに接続された出
力端子１５と、トランジスタＱ１２ のベースに接続さ
れた帰還入力線１８とを備えている。
トランジスタＱ１１ のベースに接続された入力端子１
１と、トランジスタＱ１９ のコレクタに接続された出
力端子１５と、トランジスタＱ１２ のベースに接続さ
れた帰還入力線１８とを備えている。
【００２０】バッファ回路１４は、その入力端子がアン
プ１０の出力端子１５に接続され、出力端子はフィルタ
回路の出力端子１３とアンプ１０の帰還入力線１８とに
接続されている。
プ１０の出力端子１５に接続され、出力端子はフィルタ
回路の出力端子１３とアンプ１０の帰還入力線１８とに
接続されている。
【００２１】図２は図１の実施例をより具体化した回路
構成を示している。この図２の回路においては、トラン
スコンダクタンス・アンプ１０の出力端子とグランドラ
イン１６との間に半導体基板内の酸化膜容量からなるキ
ャパシタ２２が接続されている。その他の構成は図１の
構成と全く同じである。
構成を示している。この図２の回路においては、トラン
スコンダクタンス・アンプ１０の出力端子とグランドラ
イン１６との間に半導体基板内の酸化膜容量からなるキ
ャパシタ２２が接続されている。その他の構成は図１の
構成と全く同じである。
【００２２】以下このように構成された１次ロ−パスフ
ィルタ回路の伝達関数を導出する。定電流源ＣＳ１１、
ＣＳ１２の電流値をＩ１ 、電流源ＣＳ１３の電流値を
２Ｉ２ 、電流源ＣＳ１４の電流値をＩ２ 、キャパシ
タ２２の容量をＣとし、各トランジスタの電流増幅率は
無限大であるとする。そして、入力端子１１に振幅がＶ
ＯＰの信号が入力され、そのときの出力電流の振幅をｉ
ｏ とすると、 ＶＢＥ１１−ＶＢＥ１２＝（ｋＴ／
ｑ）ｌｎ｛（Ｉ１ ＋ｉ）／（Ｉ１ −ｉ）｝
＝ΔＶＡ ＶＢＥ１６−
ＶＢＥ１５＝（ｋＴ／ｑ）ｌｎ｛（Ｉ２ ＋ｉｏ ）／
（Ｉ２ −ｉｏ ）｝
＝ΔＶＢ ここで、ＶＢＥ１１、ＶＢＥ１２、ＶＢＥ１６、ＶＢＥ
１５は、それぞれトランジスタＱ１１ 、Ｑ１２、Ｑ１
６ 、Ｑ１５ のベース・エミッタ間の電圧、ｋはボル
ツマン定数、Ｔは絶対温度、ｑは電子の電荷、ｉはトラ
ンジスタＱ１１ 及びＱ１２ を有する差動増幅器の入
力信号によるコレクタ電流の変化分、ｉｏ はトランス
コンダクタンス・アンプ１０の出力電流である。
ィルタ回路の伝達関数を導出する。定電流源ＣＳ１１、
ＣＳ１２の電流値をＩ１ 、電流源ＣＳ１３の電流値を
２Ｉ２ 、電流源ＣＳ１４の電流値をＩ２ 、キャパシ
タ２２の容量をＣとし、各トランジスタの電流増幅率は
無限大であるとする。そして、入力端子１１に振幅がＶ
ＯＰの信号が入力され、そのときの出力電流の振幅をｉ
ｏ とすると、 ＶＢＥ１１−ＶＢＥ１２＝（ｋＴ／
ｑ）ｌｎ｛（Ｉ１ ＋ｉ）／（Ｉ１ −ｉ）｝
＝ΔＶＡ ＶＢＥ１６−
ＶＢＥ１５＝（ｋＴ／ｑ）ｌｎ｛（Ｉ２ ＋ｉｏ ）／
（Ｉ２ −ｉｏ ）｝
＝ΔＶＢ ここで、ＶＢＥ１１、ＶＢＥ１２、ＶＢＥ１６、ＶＢＥ
１５は、それぞれトランジスタＱ１１ 、Ｑ１２、Ｑ１
６ 、Ｑ１５ のベース・エミッタ間の電圧、ｋはボル
ツマン定数、Ｔは絶対温度、ｑは電子の電荷、ｉはトラ
ンジスタＱ１１ 及びＱ１２ を有する差動増幅器の入
力信号によるコレクタ電流の変化分、ｉｏ はトランス
コンダクタンス・アンプ１０の出力電流である。
【００２３】ΔＶＡ ＝ΔＶＢ であるから、 （Ｉ
１ ＋ｉ）／（Ｉ１ −ｉ）＝（Ｉ２ ＋ｉｏ ）／（
Ｉ２ −ｉｏ ） ｉｏ ＝（Ｉ２ ／Ｉ１ ）・ｉ
＝（Ｉ２ ／Ｉ１ ）・（ＶＯＰ／Ｒ１ ）よってトラ
ンスコンダクタンス・アンプ１０のコンダクタンスｇｍ
は、 ｇｍ＝ｉｏ ／ＶＯＰ＝（１／Ｒ１ ）・（Ｉ２
／Ｉ１ ） （１） となる。なお、Ｒ１ は抵抗Ｒ１の抵抗値を表す。フィ
ルタ回路の伝達関数Ｔ１ （ｓ）を求めるため、入力信
号をＶＩＮ、出力信号をＶＯＵＴ とすると、 ＶＯ
ＵＴ ＝ｉｏ ／ｓＣ ｉｏ ＝ｇｍ・（ＶＩＮ−ＶＯＵＴ ） ＶＯＵ
Ｔ ＝［（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝］・ＶＩ
Ｎ Ｔ１ （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ
）｝ （２） となる。（２） 式より、本実施例のフィルタ回路は１
次のローパスフィルタの周波数特性を有することが分か
る。 その遮断周波数ｆｃは、（１） 式及び（２） 式より
次のようになる。
１ ＋ｉ）／（Ｉ１ −ｉ）＝（Ｉ２ ＋ｉｏ ）／（
Ｉ２ −ｉｏ ） ｉｏ ＝（Ｉ２ ／Ｉ１ ）・ｉ
＝（Ｉ２ ／Ｉ１ ）・（ＶＯＰ／Ｒ１ ）よってトラ
ンスコンダクタンス・アンプ１０のコンダクタンスｇｍ
は、 ｇｍ＝ｉｏ ／ＶＯＰ＝（１／Ｒ１ ）・（Ｉ２
／Ｉ１ ） （１） となる。なお、Ｒ１ は抵抗Ｒ１の抵抗値を表す。フィ
ルタ回路の伝達関数Ｔ１ （ｓ）を求めるため、入力信
号をＶＩＮ、出力信号をＶＯＵＴ とすると、 ＶＯ
ＵＴ ＝ｉｏ ／ｓＣ ｉｏ ＝ｇｍ・（ＶＩＮ−ＶＯＵＴ ） ＶＯＵ
Ｔ ＝［（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝］・ＶＩ
Ｎ Ｔ１ （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ
）｝ （２） となる。（２） 式より、本実施例のフィルタ回路は１
次のローパスフィルタの周波数特性を有することが分か
る。 その遮断周波数ｆｃは、（１） 式及び（２） 式より
次のようになる。
【００２４】
ｆｃ＝ｇｍ／２πＣ＝（１／２πＣＲ１ ）・（Ｉ
２ ／Ｉ１ ）このフィルタ回路の最低動作電圧ＶＣＣ
ＭＩＮ は、定電流源ＣＳ１３に必要な電圧とトランジ
スタＱ１６ のコレクタ・エミッタ間電圧とトランジス
タＱ１９ のベース・エミッタ間電圧と抵抗Ｒ３の両端
の電圧ＶＲ とにより決る。従って、定電流源ＣＳ１３
を１つのトランジスタで構成し、トランジスタのコレク
タ・エミッタ間電圧を０．４Ｖ、ベース・エミッタ間電
圧を０．６Ｖとすると、最低動作電圧ＶＣＣＭＩＮ は
１．４Ｖ＋ＶＲ となる。即ち、このフィルタ回路は抵
抗Ｒ３における電圧降下を考慮して１．８Ｖの電源電圧
で十分に動作することになる。また、トランジスタＱ１
１ 及びＱ１２ を有する第１の差動増幅器では、従来
のようにエミッタ抵抗による電圧降下の問題は生じない
ので、この点でも低電圧動作に有利になっている。
２ ／Ｉ１ ）このフィルタ回路の最低動作電圧ＶＣＣ
ＭＩＮ は、定電流源ＣＳ１３に必要な電圧とトランジ
スタＱ１６ のコレクタ・エミッタ間電圧とトランジス
タＱ１９ のベース・エミッタ間電圧と抵抗Ｒ３の両端
の電圧ＶＲ とにより決る。従って、定電流源ＣＳ１３
を１つのトランジスタで構成し、トランジスタのコレク
タ・エミッタ間電圧を０．４Ｖ、ベース・エミッタ間電
圧を０．６Ｖとすると、最低動作電圧ＶＣＣＭＩＮ は
１．４Ｖ＋ＶＲ となる。即ち、このフィルタ回路は抵
抗Ｒ３における電圧降下を考慮して１．８Ｖの電源電圧
で十分に動作することになる。また、トランジスタＱ１
１ 及びＱ１２ を有する第１の差動増幅器では、従来
のようにエミッタ抵抗による電圧降下の問題は生じない
ので、この点でも低電圧動作に有利になっている。
【００２５】ところで、上述の伝達関数の導出では各ト
ランジスタの電流増幅率を無限大と仮定したが、実際に
はラテラルＰＮＰトランジスタの場合で電流増幅率は４
０程度である。そのため、トランジスタＱ１８ 及びＱ
１９ を含むミラー回路１７のミラー係数は、トランジ
スタの電流増幅率が４０の場合１．０ではなく、０．９
５となる。 この影響はフィルタ回路の直流的なオフセットとして現
れ、出力ダイナミックレンジを狭める結果となる。そし
てできるだけ低い電源電圧で回路を動作させようとする
場合には、このような現象は生じないようにすることが
望ましい。
ランジスタの電流増幅率を無限大と仮定したが、実際に
はラテラルＰＮＰトランジスタの場合で電流増幅率は４
０程度である。そのため、トランジスタＱ１８ 及びＱ
１９ を含むミラー回路１７のミラー係数は、トランジ
スタの電流増幅率が４０の場合１．０ではなく、０．９
５となる。 この影響はフィルタ回路の直流的なオフセットとして現
れ、出力ダイナミックレンジを狭める結果となる。そし
てできるだけ低い電源電圧で回路を動作させようとする
場合には、このような現象は生じないようにすることが
望ましい。
【００２６】この問題の原因は、トランジスタＱ１９
において、コレクタ電流を流すために電流増幅率によっ
て決るベース電流が必要であり、その結果、トランジス
タＱ１９ のコレクタ電流の値と定電流源ＣＳ１４の電
流値とが一致しないという点にある。従って、これら２
つの電流値が一致するように補償を行うことによってこ
の問題を解決することができる。図３に、そのようなベ
−ス電流の補償を行った定電流源ＣＳ１３及びＣＳ１４
の具体例を示す。
において、コレクタ電流を流すために電流増幅率によっ
て決るベース電流が必要であり、その結果、トランジス
タＱ１９ のコレクタ電流の値と定電流源ＣＳ１４の電
流値とが一致しないという点にある。従って、これら２
つの電流値が一致するように補償を行うことによってこ
の問題を解決することができる。図３に、そのようなベ
−ス電流の補償を行った定電流源ＣＳ１３及びＣＳ１４
の具体例を示す。
【００２７】図３の回路において、３０に示す回路部分
が図２の定電流源ＣＳ１３及びＣＳ１４に相当する。よ
り詳しくは、トランジスタＱ３１〜Ｑ３３ 及び抵抗Ｒ
ａが図２の定電流源ＣＳ１３に相当するカレントミラー
回路であり、トランジスタＱ３４ 〜Ｑ３８ 及び抵抗
Ｒｂは定電流源ＣＳ１４に相当するカレントミラー回路
である。トランジスタＱ３５ 、Ｑ３６ 及びＱ３８
はベース電流補償用の素子である。
が図２の定電流源ＣＳ１３及びＣＳ１４に相当する。よ
り詳しくは、トランジスタＱ３１〜Ｑ３３ 及び抵抗Ｒ
ａが図２の定電流源ＣＳ１３に相当するカレントミラー
回路であり、トランジスタＱ３４ 〜Ｑ３８ 及び抵抗
Ｒｂは定電流源ＣＳ１４に相当するカレントミラー回路
である。トランジスタＱ３５ 、Ｑ３６ 及びＱ３８
はベース電流補償用の素子である。
【００２８】トランジスタＱ３１ 及びＱ３２ のコレ
クタは共に上述の第２の差動増幅器を構成するトランジ
スタＱ１５ 及びＱ１６ のエミッタに接続されており
、エミッタはそれぞれ抵抗Ｒａを介してグランドライン
１６に接続されている。また、ベースは共にトランジス
タＱ３３ のベースに接続されている。トランジスタＱ
３３ はダイオード接続されており、互いに接続された
ベースとコレクタは、一端が電源ライン１９に接続され
た定電流源ＣＳ１５の他端に接続されており、エミッタ
は抵抗Ｒａを介してグランドライン１６に接続されてい
る。
クタは共に上述の第２の差動増幅器を構成するトランジ
スタＱ１５ 及びＱ１６ のエミッタに接続されており
、エミッタはそれぞれ抵抗Ｒａを介してグランドライン
１６に接続されている。また、ベースは共にトランジス
タＱ３３ のベースに接続されている。トランジスタＱ
３３ はダイオード接続されており、互いに接続された
ベースとコレクタは、一端が電源ライン１９に接続され
た定電流源ＣＳ１５の他端に接続されており、エミッタ
は抵抗Ｒａを介してグランドライン１６に接続されてい
る。
【００２９】トランジスタＱ３４ のコレクタはミラー
回路１７のトランジスタＱ１９ のコレクタに接続され
ており、エミッタは抵抗Ｒｂを介してグランドライン１
６に接続されており、ベースはトランジスタＱ３５ 、
Ｑ３６ 及びＱ３７ のベースにそれぞれ接続されてい
る。
回路１７のトランジスタＱ１９ のコレクタに接続され
ており、エミッタは抵抗Ｒｂを介してグランドライン１
６に接続されており、ベースはトランジスタＱ３５ 、
Ｑ３６ 及びＱ３７ のベースにそれぞれ接続されてい
る。
【００３０】トランジスタＱ３５ 及びＱ３６ のコレ
クタは共に電源ライン１９に接続されており、エミッタ
は抵抗Ｒｂをそれぞれ介してグランドライン１６に接続
されている。トランジスタＱ３７ はダイオード接続さ
れており、そのベースとコレクタとは共にトランジスタ
Ｑ３８ のコレクタに接続されており、エミッタは抵抗
Ｒｂを介してグランドライン１６に接続されている。ト
ランジスタＱ３８ は、そのベースがトランジスタＱ３
３のコレクタに接続されており、エミッタは、一端が電
源ライン１９に接続された定電流源ＣＳ１６の他端に接
続されている。
クタは共に電源ライン１９に接続されており、エミッタ
は抵抗Ｒｂをそれぞれ介してグランドライン１６に接続
されている。トランジスタＱ３７ はダイオード接続さ
れており、そのベースとコレクタとは共にトランジスタ
Ｑ３８ のコレクタに接続されており、エミッタは抵抗
Ｒｂを介してグランドライン１６に接続されている。ト
ランジスタＱ３８ は、そのベースがトランジスタＱ３
３のコレクタに接続されており、エミッタは、一端が電
源ライン１９に接続された定電流源ＣＳ１６の他端に接
続されている。
【００３１】次に、このような回路によってトランジス
タＱ１９ のコレクタ電流ＩＣ１９ と定電流源ＣＳ１
４の電流、即ちトランジスタＱ３４ のコレクタ電流Ｉ
Ｃ３４ とが等しくなることを示す。定電流源ＣＳ１５
及びＣＳ１６の電流値をＩ、トランジスタＱ１６ 、Ｑ
３２ のコレクタ電流をそれぞれＩＣ１６ 、ＩＣ３２
とし、ＮＰＮトランジスタ及びＰＮＰトランジスタの
電流増幅率をそれぞれβＮ 、βＰ とする。
タＱ１９ のコレクタ電流ＩＣ１９ と定電流源ＣＳ１
４の電流、即ちトランジスタＱ３４ のコレクタ電流Ｉ
Ｃ３４ とが等しくなることを示す。定電流源ＣＳ１５
及びＣＳ１６の電流値をＩ、トランジスタＱ１６ 、Ｑ
３２ のコレクタ電流をそれぞれＩＣ１６ 、ＩＣ３２
とし、ＮＰＮトランジスタ及びＰＮＰトランジスタの
電流増幅率をそれぞれβＮ 、βＰ とする。
【００３２】トランジスタＱ３４ 〜Ｑ３８ のベース
電流を考慮した場合、トランジスタＱ３４ のコレクタ
電流ＩＣ３４ は、定電流源ＣＳ１６の電流Ｉからトラ
ンジスタＱ３８ 、Ｑ３４ 〜Ｑ３７のベース電流を引
いたものとなるので、次のようになる。
電流を考慮した場合、トランジスタＱ３４ のコレクタ
電流ＩＣ３４ は、定電流源ＣＳ１６の電流Ｉからトラ
ンジスタＱ３８ 、Ｑ３４ 〜Ｑ３７のベース電流を引
いたものとなるので、次のようになる。
【００３３】
ＩＣ３４ ＝Ｉ−Ｉ／βＰ −４Ｉ／βＮ
（３） 同様にして、トランジスタＱ３２ のコレクタ電流
ＩＣ３２ は、定電流源ＣＳ１５の電流Ｉにトランジス
タＱ３８ のベース電流を加え、トランジスタＱ３１
〜Ｑ３３ のベース電流を引いたものとなり、トランジ
スタＱ１６ のコレクタ電流ＩＣ１６ は、トランジス
タＱ３２ のコレクタ電流からトランジスタＱ１６ の
ベース電流を引いたものとなる。トランジスＱ１９ の
コレクタ電流ＩＣ１９ は、トランジスタＱ１６ のコ
レクタ電流からトランジスタＱ１８ 及びＱ１９ のベ
ース電流を引いたものとなるので、それぞれ次のように
表される。
（３） 同様にして、トランジスタＱ３２ のコレクタ電流
ＩＣ３２ は、定電流源ＣＳ１５の電流Ｉにトランジス
タＱ３８ のベース電流を加え、トランジスタＱ３１
〜Ｑ３３ のベース電流を引いたものとなり、トランジ
スタＱ１６ のコレクタ電流ＩＣ１６ は、トランジス
タＱ３２ のコレクタ電流からトランジスタＱ１６ の
ベース電流を引いたものとなる。トランジスＱ１９ の
コレクタ電流ＩＣ１９ は、トランジスタＱ１６ のコ
レクタ電流からトランジスタＱ１８ 及びＱ１９ のベ
ース電流を引いたものとなるので、それぞれ次のように
表される。
【００３４】
ＩＣ３２ ＝Ｉ＋Ｉ／βＰ −３Ｉ／βＮ Ｉ
Ｃ１６ ＝ＩＣ３２ −Ｉ／βＮ ＩＣ１９ ＝Ｉ
Ｃ１６ −２Ｉ／βＰ ＝Ｉ−Ｉ／βＰ −４Ｉ／βＮ
（４） 即ち、（３） 式と（４） 式とを比較して分かるよう
に、トランジスタＱ１９ のコレクタ電流ＩＣ１９ と
トランジスタＱ３４ のコレクタ電流ＩＣ３４ とは互
いに一致している。従って、トランジスタの電流増幅率
が有限であることに伴って生じるコレクタ電流ＩＣ１９
と定電流源ＣＳ１４の電流Ｉ２ との不一致の問題は
解決され、その結果、フィルタ回路の直流オフセットに
よるダイナミックレンジの低下は発生しない。
Ｃ１６ ＝ＩＣ３２ −Ｉ／βＮ ＩＣ１９ ＝Ｉ
Ｃ１６ −２Ｉ／βＰ ＝Ｉ−Ｉ／βＰ −４Ｉ／βＮ
（４） 即ち、（３） 式と（４） 式とを比較して分かるよう
に、トランジスタＱ１９ のコレクタ電流ＩＣ１９ と
トランジスタＱ３４ のコレクタ電流ＩＣ３４ とは互
いに一致している。従って、トランジスタの電流増幅率
が有限であることに伴って生じるコレクタ電流ＩＣ１９
と定電流源ＣＳ１４の電流Ｉ２ との不一致の問題は
解決され、その結果、フィルタ回路の直流オフセットに
よるダイナミックレンジの低下は発生しない。
【００３５】
【発明の効果】以上詳細に説明したように本発明の集積
回路用フィルタ回路は、エミッタが第１及び第２の定電
流源にそれぞれ接続されると共に互いに抵抗で接続され
ておりコレクタがダイオード接続されたトランジスタを
それぞれ介して電源ラインに接続された第１及び第２の
トランジスタを有する第１の差動増幅器と、エミッタが
第３の定電流源に接続されておりコレクタがダイオード
接続されたトランジスタ及び抵抗を介して電源ラインに
接続されておりベースが第１のトランジスタのコレクタ
に接続された第３のトランジスタ、及びエミッタが第３
の定電流源に接続されておりベースが第２のトランジス
タのコレクタに接続された第４のトランジスタを有する
第２の差動増幅器と、コレクタとベースとが第４のトラ
ンジスタのコレクタに接続され、エミッタが抵抗を介し
て電源ラインに接続された第５のトランジスタ、及びコ
レクタが第４の定電流源に接続されておりベースが第５
のトランジスタのベースに接続されておりエミッタが抵
抗を介して電源ラインに接続された第６のトランジスタ
を有するカレントミラー回路とを含んでおり、第１のト
ランジスタのベースを入力端子、第２のトランジスタの
ベースを帰還入力端子、第６のトランジスタのコレクタ
を出力端子とする電圧入力電流出力型アンプと、入力端
子が出力端子に接続されており、出力端子が帰還入力端
子に接続されたバッファ回路とを備えている。
回路用フィルタ回路は、エミッタが第１及び第２の定電
流源にそれぞれ接続されると共に互いに抵抗で接続され
ておりコレクタがダイオード接続されたトランジスタを
それぞれ介して電源ラインに接続された第１及び第２の
トランジスタを有する第１の差動増幅器と、エミッタが
第３の定電流源に接続されておりコレクタがダイオード
接続されたトランジスタ及び抵抗を介して電源ラインに
接続されておりベースが第１のトランジスタのコレクタ
に接続された第３のトランジスタ、及びエミッタが第３
の定電流源に接続されておりベースが第２のトランジス
タのコレクタに接続された第４のトランジスタを有する
第２の差動増幅器と、コレクタとベースとが第４のトラ
ンジスタのコレクタに接続され、エミッタが抵抗を介し
て電源ラインに接続された第５のトランジスタ、及びコ
レクタが第４の定電流源に接続されておりベースが第５
のトランジスタのベースに接続されておりエミッタが抵
抗を介して電源ラインに接続された第６のトランジスタ
を有するカレントミラー回路とを含んでおり、第１のト
ランジスタのベースを入力端子、第２のトランジスタの
ベースを帰還入力端子、第６のトランジスタのコレクタ
を出力端子とする電圧入力電流出力型アンプと、入力端
子が出力端子に接続されており、出力端子が帰還入力端
子に接続されたバッファ回路とを備えている。
【００３６】即ち、トランスコンダクタンス・アンプ出
力部のカレントミラ−回路を、ウィルソンのカレントミ
ラ−回路からトランジスタ２個のカレントミラ−回路に
変えたので、フィルタ回路の最低動作電圧が低下し、電
源電圧が１．８Ｖでも十分に動作可能である。また、入
力部の差動増幅器の構成を変え、従来のエミッタ抵抗に
よる電圧降下の問題が生じないようにしたので、この点
でも低電圧動作に有利になっている。しかも回路構成が
簡単である。
力部のカレントミラ−回路を、ウィルソンのカレントミ
ラ−回路からトランジスタ２個のカレントミラ−回路に
変えたので、フィルタ回路の最低動作電圧が低下し、電
源電圧が１．８Ｖでも十分に動作可能である。また、入
力部の差動増幅器の構成を変え、従来のエミッタ抵抗に
よる電圧降下の問題が生じないようにしたので、この点
でも低電圧動作に有利になっている。しかも回路構成が
簡単である。
【図１】本発明による集積回路用フィルタ回路の一実施
例を示す回路図である。
例を示す回路図である。
【図２】図１に示した集積回路用フィルタ回路のより具
体的な例を示す回路図である。
体的な例を示す回路図である。
【図３】図１に示した集積回路用フィルタ回路の定電流
源の他の構成例を示す部分回路図である。
源の他の構成例を示す部分回路図である。
【図４】従来の集積回路用フィルタ回路を示す回路図で
ある。
ある。
１０ トランスコンダクタンス・アンプ１１ 入力
端子 １３、１５ 出力端子 １４ バッファ回路 １７ カレントミラー回路 １８ 帰還入力線 ２２ キャパシタ ＣＳ１１〜ＣＳ１６ 定電流源 Ｑ１１ 〜Ｑ１９ 、Ｑ３１ 〜Ｑ３８ トランジ
スタＲ１〜Ｒ４、Ｒａ、Ｒｂ 抵抗
端子 １３、１５ 出力端子 １４ バッファ回路 １７ カレントミラー回路 １８ 帰還入力線 ２２ キャパシタ ＣＳ１１〜ＣＳ１６ 定電流源 Ｑ１１ 〜Ｑ１９ 、Ｑ３１ 〜Ｑ３８ トランジ
スタＲ１〜Ｒ４、Ｒａ、Ｒｂ 抵抗
Claims (1)
- 【請求項１】 エミッタが第１及び第２の定電流源に
それぞれ接続されると共に互いに抵抗で接続されており
コレクタがダイオード接続されたトランジスタをそれぞ
れ介して電源ラインに接続された第１及び第２のトラン
ジスタを有する第１の差動増幅器と、エミッタが第３の
定電流源に接続されておりコレクタがダイオード接続さ
れたトランジスタ及び抵抗を介して電源ラインに接続さ
れておりベースが前記第１のトランジスタのコレクタに
接続された第３のトランジスタ、及びエミッタが前記第
３の定電流源に接続されておりベースが前記第２のトラ
ンジスタのコレクタに接続された第４のトランジスタを
有する第２の差動増幅器と、コレクタとベースとが前記
第４のトランジスタのコレクタに接続され、エミッタが
抵抗を介して電源ラインに接続された第５のトランジス
タ、及びコレクタが第４の定電流源に接続されておりベ
ースが前記第５のトランジスタのベースに接続されてお
りエミッタが抵抗を介して電源ラインに接続された第６
のトランジスタを有するカレントミラー回路とを含んで
おり、前記第１のトランジスタのベースを入力端子、前
記第２のトランジスタのベースを帰還入力端子、前記第
６のトランジスタのコレクタを出力端子とする電圧入力
電流出力型アンプと、入力端子が前記出力端子に接続さ
れており、出力端子が前記帰還入力端子に接続されたバ
ッファ回路とを備えたことを特徴とする集積回路用フィ
ルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034504A JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
| US07/836,920 US5266852A (en) | 1991-02-28 | 1992-02-19 | Filter circuit for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034504A JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273610A true JPH04273610A (ja) | 1992-09-29 |
| JP2795753B2 JP2795753B2 (ja) | 1998-09-10 |
Family
ID=12416088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034504A Expired - Fee Related JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5266852A (ja) |
| JP (1) | JP2795753B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311411A1 (de) * | 1993-04-07 | 1994-10-13 | Philips Patentverwaltung | Verstärkeranordnung |
| EP0621688B1 (en) * | 1993-04-19 | 2001-10-31 | SANYO ELECTRIC Co., Ltd. | High-impedance circuit |
| US5534818A (en) * | 1993-12-30 | 1996-07-09 | Vtc Inc. | Preamplifier noise filtering circuit |
| JPH07240663A (ja) * | 1994-03-01 | 1995-09-12 | Sony Corp | アクティブフィルタ回路 |
| US5552742A (en) * | 1995-02-13 | 1996-09-03 | Motorola, Inc. | Circuit for controlling current flow between two nodes |
| US5736885A (en) * | 1995-06-26 | 1998-04-07 | Wietecha; Stanley Frank | Offset adjustment for fully differential amplifiers |
| EP0755116B1 (de) * | 1995-07-19 | 1999-02-24 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Glättung einer Spannung |
| US5673003A (en) * | 1996-03-29 | 1997-09-30 | Motorola, Inc. | Amplifier circuit having a variable bandwidth |
| JP3001429B2 (ja) * | 1996-09-12 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | フィルタ回路 |
| JP3400354B2 (ja) * | 1997-07-14 | 2003-04-28 | 東芝マイクロエレクトロニクス株式会社 | 電流源回路 |
| JP4129108B2 (ja) * | 2000-02-25 | 2008-08-06 | 三菱電機株式会社 | マイクロフォン用フィルタおよびマイクロフォン装置 |
| US6452455B2 (en) * | 2000-07-21 | 2002-09-17 | Texas Instruments Incorporated | Capacitor bias recovery methodology |
| CN1327617C (zh) * | 2002-05-22 | 2007-07-18 | 松下电器产业株式会社 | 低通滤波电路、反馈系统及半导体集成电路 |
| US6867649B2 (en) * | 2002-09-25 | 2005-03-15 | Elantec Semiconductor, Inc. | Common-mode and differential-mode compensation for operational amplifier circuits |
| US7116132B2 (en) * | 2004-03-18 | 2006-10-03 | Intersil Americas Inc. | Current feedback amplifiers with separate common-mode and differential-mode inputs |
| US7132859B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Common-mode current feedback amplifiers |
| US7132860B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Differential-mode current feedback amplifiers |
| EP2068445B1 (en) * | 2007-12-04 | 2015-05-06 | ams AG | Filtering arrangement, filtering method and current sensing arrangement |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244110A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 積分回路 |
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
| JPS61120513A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | バイクワツド型定電流アクテイブフイルタ |
| JPH02302115A (ja) * | 1989-05-16 | 1990-12-14 | Nec Ic Microcomput Syst Ltd | フィルタ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
| JPH07120923B2 (ja) * | 1986-12-27 | 1995-12-20 | ソニー株式会社 | フイルタ調整装置 |
| JP2507525B2 (ja) * | 1988-03-16 | 1996-06-12 | 富士通株式会社 | 磁気記録再生回路 |
-
1991
- 1991-02-28 JP JP3034504A patent/JP2795753B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-19 US US07/836,920 patent/US5266852A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60244110A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 積分回路 |
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
| JPS61120513A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | バイクワツド型定電流アクテイブフイルタ |
| JPH02302115A (ja) * | 1989-05-16 | 1990-12-14 | Nec Ic Microcomput Syst Ltd | フィルタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2795753B2 (ja) | 1998-09-10 |
| US5266852A (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970008536B1 (ko) | 로그변환회로 | |
| JPH04273610A (ja) | 集積回路用フィルタ回路 | |
| US4600893A (en) | Differential amplifier with improved dynamic range | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| EP0314218B1 (en) | Amplifier arrangement and display device including said amplifier arrangement | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| US4721920A (en) | Broad-band integrator | |
| EP1110322B1 (en) | Electronic circuit | |
| JP2694767B2 (ja) | 積分器 | |
| Cherry | An engineering approach to the design of transistor feedback amplifiers | |
| Bowers | The so-called current-feedback operational amplifier-technological breakthrough or engineering curiosity? | |
| JPH0620168B2 (ja) | 差動増幅器 | |
| JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| JPS6343923B2 (ja) | ||
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH04334106A (ja) | 集積回路化された差動信号回路 | |
| JPH0227620Y2 (ja) | ||
| JPH04180405A (ja) | フィルタ回路 | |
| JPH0746059A (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JPH0363847B2 (ja) | ||
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| KR900005303B1 (ko) | 전원전압 추종형 바이아스회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |