CN1327617C - 低通滤波电路、反馈系统及半导体集成电路 - Google Patents

低通滤波电路、反馈系统及半导体集成电路 Download PDF

Info

Publication number
CN1327617C
CN1327617C CNB03801971XA CN03801971A CN1327617C CN 1327617 C CN1327617 C CN 1327617C CN B03801971X A CNB03801971X A CN B03801971XA CN 03801971 A CN03801971 A CN 03801971A CN 1327617 C CN1327617 C CN 1327617C
Authority
CN
China
Prior art keywords
circuit
voltage
current
pass filter
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03801971XA
Other languages
English (en)
Other versions
CN1613185A (zh
Inventor
道正志郎
柳泽直志
外山正臣
梅原启二朗
福井正博
吉河武文
岩田彻
崎山史朗
铃木良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2003/006248 external-priority patent/WO2003098727A1/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1613185A publication Critical patent/CN1613185A/zh
Application granted granted Critical
Publication of CN1327617C publication Critical patent/CN1327617C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作PLL、DLL的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器(31)；为第一滤波器(31)所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件(311)；产生与所述第一电流成一定比值的第二电流的电流产生器(32)；以所述第二电流为输入，以第二电压为输出的第二滤波器(33)；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器(34)。这里，通过让第二电流比第一电流小，便能将第二滤波器(33)中的电容元件缩小到1/100左右，从而能大幅度地减小电路面积。

Description

低通滤波电路、反馈系统及半导体集成电路
技术领域
本发明涉及一种低通滤波电路，特别是
属于非常适合作锁相环等中的环路滤波器用的低通滤波电路、具有这样的低通滤波电路的锁相环的技术。
背景技术
锁相环(以下，称为“PLL”)现今已成为半导体集成电路系统中不可缺少的构成要素，几乎所有的LSI中都安装有锁相环。而且，其应用范围也是以通信机器为首跨越微处理器、IC卡等各种领域。
图32表示一般的电荷泵型PLL的结构。参照该图说明PLL的概要。相位比较器10，比较提供给PLL的输入时钟CKin和反馈时钟CKdiv之间的相位差并输出与该相位差相对应的升信号UP及降信号DN；电荷泵电路20，根据升信号UP及降信号DN输出充电电流Ip；环路滤波器30，将充电电流Ip平滑化且以它作为电压Vout输出；电压控制振荡器40，根据电压Vout改变PLL的输出时钟CKout的频率；N分频器50，将输出时钟CKout分为N个频率且以它作为反馈时钟CKdiv反馈到相位比较器10中。重复进行上述操作，输出时钟CKout渐渐收敛到所规定的频率且被锁定。
环路滤波器30为上述PLL的构成要素中特别重要的要素，可以说，PLL的响应特性由环路滤波器30的滤波特性来决定。
图33表示一般的环路滤波器。其中的(a)所示的为被动滤波器，缺点是特性会由于在后级连接电路而变化等。为克服这一缺点而使其为主动滤波器，显示于图(b)中。需提一下，两者的传输特性能够进行等价变换。就这样，一般情况下，是由通过组合电阻元件R和电容元件C而构成的低通滤波电路来实现环路滤波器30。
根据PLL的控制理论，理想情况是，最大也是将PLL的响应带宽设定在时钟的十分之一左右的频率上。根据该理论，以较低频率的输入时钟作为输入的PLL便必须使环路滤波器的截止频率较低、使响应带宽较窄。因此，现有的PLL中的环路滤波器具有较大的时间常数，也就是较大的CR积。为实现较大的CR积，一般是使电容元件较大。
另一方面，PLL的响应速度由阻尼系数左右。阻尼系数随着PLL的输入时钟的频率而变化，但为稳定PLL的响应性也最好是使其一定不变。因此，到现在为止，在以带宽较宽的频率输入时钟为输入的PLL中，使用能够改变滤波特性的环路滤波器来调整阻尼系数。
图34示出了现有的能够改变滤波特性的环路滤波器。图34(a)所示的环路滤波器中含有电阻梯形电路(resistor ladder circuit)100。如图34(b)所示，电阻梯形电路100由多个电阻元件和开关构成，适当地控制开关便有各种各样的电阻值。一般情况下，PLL中使用了含有这样的电阻梯形电路100的环路滤波器。
图35示出了现有的能够改变滤波特性的另一个环路滤波器。该图中所示的环路滤波器30，包括：积分电路30-1、反相放大电路30-2以及加法器30-3。积分电路30-1对从第一电荷泵电路20a输出的充电电流Ip1进行积分，并输出平滑后的电压；反相放大电路30-2，对从第二电荷泵电路20b输出的充电电流Ip2加以反相放大；加法器30-3将积分电路30-1的输出和反相放大电路30-2的输出相加，得到环路滤波器30的输出电压。在这样的环路滤波器30中，通过适当地改变充电电流Ip1和充电电流Ip2的比率，便能对PLL的阻尼系数进行调整(例如参考日本国特许第2778421号公报)。
如上所述，在以较低的频率的输入时钟为输入的PLL中，为增大环路滤波器的CR积而使用大型的电容元件。而且，在宽带宽的频率的输入时钟为输入的PLL中，为调整阻尼系数，有必要使用图34所示的电阻梯形电路、图35所示的多个电荷泵电路及运算放大器。这些都是使电路规模增大的主要原因。
对于PLL的应用产品中很难将大型的电容元件布置在外部那样的产品而言，如何减少PLL的电路面积变得非常重要。特别是，在IC卡中，从可靠性的观点而言，一定要避免安装厚度在卡以上的部件。因此，实质上是不可能将大容量的电容元件安装到外部的。减少PLL的电路面积就成为非解决不可的课题了。而且，对将PLL安装在焊垫区域以外那样的LSI而言也是一样的。
另外，理想情况是，在芯片上芯片(chip on chip)结构的LSI中，装在上层的芯片中的PLL规模更小。而且，因为微处理器中使用了很多PLL，所以PLL电路面积对整个微处理器的电路面积的影响很大。
发明内容
本发明正是为解决上述问题而开发出来的。其目的在于：提供一种滤波特性和现有的一样、能以更小的电路面积实现的低通滤波电路、以及具有这样的低通滤波电路作环路滤波器的PLL等。特别是，其目的在于：实现低通滤波电路却不用大型的电容元件。本发明的另一个目的在于：让这样的低通滤波电路的滤波特性可变而能调整PLL的阻尼系数。
图1示出了作为本发明所采用的技术方案的低通滤波电路的结构。本发明的低通滤波电路30包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器31；为第一滤波器31所拥有的电路元素，根据所述第一电压让第一电流流动的电路元件311；产生与所述第一电流成一定比值的第二电流的电流产生器32；以所述第二电流为输入，以第二电压为输出的第二滤波器33；将所述第一电压和所述第二电压相加，得到该低通滤波电路30的输出信号的加法器34。
根据本发明，低通滤波电路的输入信号由第一滤波器31作了第一次滤波处理，而输出第一电压。此时，由电流产生器32产生第二电流，第二电流为相对根据第一电压流入第一滤波器的电路元件的第一电流成一定比值。因为电流产生器32不是放大第一电流本身的器件，所以第一滤波器31的输出不会由于第二电流的产生而受到影响。而且，第一滤波器31后级的第二滤波器33中不是流入第一电流，而是流入由电流产生器32产生的第二电流。第二电流由第二滤波器33进行第二次滤波处理而输出第二电压。最后，由加法器34将第一电压和第二电压相加，而得到该低通滤波电路的输出信号。
在结构如上所述的低通滤波电路中，通过改变第二电流相对第一电流的一定比值，由此而改变第二滤波器的传输特性，便从第二滤波器输出原来的第二电压，低通滤波电路看上去便显示原来的传输特性。换句话说，即使传输特性由于通过改变第二滤波器的结构以使电路规模小一些而发生改变，也可根据该变化来改变上述一定比值，结果是低通滤波电路的滤波特性不会有变化。因此，根据本发明，能够实现滤波特性和现有技术一样，电路面积却能比现有技术下的小的低通滤波电路。
在本发明的低通滤波电路中，最好是所述一定比值为小于1的正数。这样一来，因为生成比第一电流小的第二电流，所以用小电容值的电容元件作为构成第二滤波器的电容元件就足够了。因此，可使第二滤波器的结构小一些，结果是能够减小低通滤波电路的电路面积。
具体而言，本发明的低通滤波电路中的所述电流产生器，可用以所述第一电流为输入，所述第二电流为输出的电流镜电路来实现。在该电流镜电路的输入一侧设置了显示第一传导系数的第一半导体元件。该第一半导体元件也是第一滤波器所拥有的电路元件。在电流镜电路的输出一侧设置显示与所述第一传导系数成所述一定比值的第二传导系数的第二半导体元件。该电路元件，可为取代所述第一半导体元件，显示相当于所述第一传导系数的电阻值的电阻元件。此时，所述电流镜电路，取代所述第一电流，以相当于所述第一电流的第三电流为输入。
具体而言，本发明的低通滤波电路中的所述电路元件，可由显示第一传导系数、将所述第一电压变换为所述第一电流的第一电压电流变换电路来实现；所述电流产生器，可由显示第二传导系数、将所述第一电压变换为所述第二电流的第二电压电流变换电路来实现。只不过是，该第一及第二传导系数之比为所述一定比值。
本发明的低通滤波电路中的所述加法器，具体而言，可由运算放大器、运算跨导放大器来实现。当用运算放大器来实现时，其为在负反馈部分拥有所述第二滤波器、以所述第一电压为对同相输入端的输入、输出第三电压作低通滤波电路的输出信号的器件。而当用运算跨导放大器来实现时，是一输出第三电流作低通滤波电路的输出信号的器件。
在本发明的低通滤波电路中，最好是，所述第一半导体元件，为：根据供来的第一偏置电流显示所述第一传导系数的第一晶体管；  所述第二半导体元件，为：根据供来的第二偏置电流显示所述第二传导系数的第二晶体管；所述第一及第二偏置电流，其大小根据共用的偏置控制信号而变化。第一及第二偏置电流的大小变化意味着第一及第二传导系数变化。第一及第二传导系数变化以后，便能动态地改变低通滤波电路的滤波特性。而且，该滤波特性的改变可基于第一及第二偏置电流所共用的偏置控制信号来进行。因此，便不需要用以改变低通滤波电路的滤波特性的电阻梯形电路，而能够进一步地缩小电路规模。而且，在作锁相环等中的环路滤波器用的情况下，很容易根据偏置控制信号来调整阻尼系数，所以很有效。
同样，最好是，所述第一及第二电压电流变换电路，也是基于共用的偏置控制信号分别改变所述第一及第二传导系数的电路。这样一来，与上述理由一样，能够进一步缩小电路规模。
可在本发明的低通滤波电路的所述电流镜电路的输出一侧，设置从所述第二到第n(n为3以上的自然数)的半导体元件、分别切换流入所述第二到第n的半导体元件的电流的输出的有无的开关；该开关将流入所述第二到第n的半导体元件的电流中的任一个或者任何几个的合计作为所述第二电流输出。这样一来，便能阶梯性地切换第二电流的大小，也就是数字地切换第二电流的大小。
在以所述电路元件为电阻元件的结构中，可取代所述电阻元件，而设置电阻梯形电路作所述电路元件。在这种情况下，电阻梯形电路能根据所述传导系数的变化改变所述电阻值。这样一来，就能让低通滤波电路的滤波特性动态地变化。
本发明所采用的技术方案是这样的：作为反馈系统，包括：基于所述输入时钟和已反馈的时钟的相位差产生充电电流的电荷泵电路；以所述充电电流为输入的环路滤波器；以及基于来自所述环路滤波器的输出信号产生所述输出时钟的输出时钟产生器。所述环路滤波器，又包括：以所述充电电流为输入，以第一电压为输出的第一滤波器；为所述第一滤波器所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件；生成与所述第一电流成一定比值的第二电流的电流产生器；以所述第二电流为输入，以第二电压为输出的第二滤波器；以及将所述第一电压和所述第二电压相加，输出所述输出信号的加法器。这样一来，通过使用结构如图1所示的低通滤波电路作反馈系统的环路滤波器，便能减小反馈系统的电路面积。
这里的反馈系统，说的是：让基于输入时钟产生的输出时钟反馈(反馈时钟)，让该输出时钟具有所希望的特性的反馈电路。作为其代表例能列举出：基于输入时钟产生所希望的频率的输出时钟的锁相环、产生相对输入时钟有一个所希望的相位延迟的输出时钟的延迟锁定环电路等。
具体而言，所述输出时钟产生器，为：让所述输出时钟振荡，基于来自所述环路滤波器的所述输出信号让振荡频率变化的电压控制振荡器。这样一来，能实现电路面积较小的锁相环。
具体而言，所述输出时钟产生器，为：基于所述输入时钟及来自所述环路滤波器的所述输出信号，让所述输出时钟相对所述输入时钟的延迟量变化的电压控制延迟电路。这样一来，能实现电路面积较小的延迟锁定环电路。
最好是，所述电路元件能够改变所显示的传导系数；所述反馈系统，包括：根据共用的偏置控制信号让所述电路元件的传导系数和所述充电电流变化的偏置控制器。这样一来，因为电路元件所显示的传导系数及充电电流基于共用的偏置控制信号而变化，所以能将阻尼系数保持在一定值上。
具体而言，所述电流产生器，为：在输入一侧拥有根据供来的第一偏置电流显示第一传导系数的第一场效应晶体管，在输出一侧拥有根据所供来的第二偏置电流显示与所述第一传导系数成所述一定比值的第二传导系数的第二场效应晶体管以所述第一电流为输入，以所述第二电流为输出的电流镜电路。此时，所述电路元件为所述第一场效应晶体管。而且，所述偏压控制器，为由所述偏压控制信号让所述第一及第二偏置电流、所述充电电流变化的控制器。
具体而言，所述电路元件，为：显示第一传导系数、将所述第一电压变换为所述第一电流的第一电压电流变换电路；所述电流产生器，为：显示与所述第一传导系数成所述一定比值的第二传导系数、将所述第一电压变换为所述第二电流的第二电压电流变换电路。这些第一及第二电压电流变换电路分别可改变所述第一及第二传导系数。而且，所述偏压控制器，为由所述偏压控制信号让所述第一及第二传导系数、所述充电电流变化的控制器。
最好是，所述偏置控制信号，是基于来自所述环路滤波器的所述输出信号产生的。这样一来，便能基于环路滤波器的输出让环路滤波器的所述电路元件的传导系数和充电电流适当地变化。换句话说，能实现基于来自环路滤波器的输出适当地改变响应特性的反馈系统。
最好是，使所述环路滤波器所拥有的所述加法器为运算放大器，使所述偏置控制器为根据所述偏置控制信号改变所述运算放大器的带宽特性的器件。
附图说明
图1为本发明的低通滤波电路的结构图。
图2为本发明的第一个实施例中的低通滤波电路的电路图。
图3为说明图2中的低通滤波电路的传输特性的图。
图4为改变图2中的低通滤波电路中的电流镜电路的反射比时的电路图。
图5为图2的低通滤波电路中的一个具体偏移补偿器的电路图。
图6为图2的低通滤波电路中的一个具体偏移补偿器的电路图。
图7为设置了偏移补偿用复制电路的低通滤波电路的电路图。
图8为图2的低通滤波电路中的一个具体偏置调整器的电路图。
图9为作为图2的低通滤波电路中的偏置调整器用的温度补偿电路的电路图。
图10为第一个实施例的低通滤波电路的变形例。
图11为本发明的第二个实施例的低通滤波电路的电路图。
图12为本发明的第三个实施例的低通滤波电路的电路图。
图13为本发明的第四个实施例的低通滤波电路的电路图。
图14为本发明的第五个实施例的低通滤波电路的电路图。
图15为本发明的第六个实施例的低通滤波电路的电路图。
图16为本发明的第七个实施例的低通滤波电路的电路图。
图17为本发明的第八个实施例的低通滤波电路的电路图。
图18为本发明的第九个实施例的低通滤波电路的电路图。
图19为本发明的第十个实施例的低通滤波电路的电路图。
图20为并联的开关电容电路的电路图。
图21为本发明的第十一个实施例的锁相环的结构图。
图22为本发明的第十二个实施例的延迟锁定环回路的结构图。
图23为本发明的第十三个实施例的锁相环的结构图。
图24为图23的锁相环中的一个具体的起动器的电路图。
图25为一能对应测试模式的一个具体的起动器的电路图。
图26为本发明的第十四个实施例的反馈系统的结构图。
图27为本发明的第十五个实施例的锁相环的结构图。
图28为将本发明的PLL、DLL应用到IC中之例。
图29为将本发明的PLL、DLL应用到COC部件中之例。
图30为将本发明的PLL、DLL安装到LSI焊垫区域之例。
图31为将本发明的PLL、DLL安装到微处理器中之例。
图32为一般的PLL的结构图。
图33为一般的环路滤波器的电路图。
图34为现有的能够改变滤波特性的环路滤波器的电路图。
图35为现有的能够改变滤波特性的环路滤波器的另一个电路图。
具体实施方式
下面，参考附图，说明本发明的实施例。
(第一个实施例)
图2示出了发明的第一个实施例的低通滤波电路。本实施例中的低通滤波电路30A为一个二级有源滤波器。它包括：电容元件312、电流镜电路32A、电容元件33、运算放大器34A、电流源35a、35b、偏移补偿器36以及偏置调整器37。需提一下，低通滤波电路30A可构成为半导体集成电路。
可将低通滤波电路30A应用到例如图32所示的PLL中。这种情况下，以来自电荷泵电路20的充电电流Ip(电流的流向和图32所示的相反)作低通滤波电路30A的输入，输出为控制电压Vout，控制电压控制振荡器40。
电流镜电路32A相当于本发明的电流产生器。电流镜电路32A，在输入一侧拥有作为第一半导体元件的场效应晶体管311A，在输出一侧拥有作为第二半导体元件的场效应晶体管321A，以第一电流Iin为输入，以第二电流Iout为输出。场效应晶体管311A，根据从电流源35a供来的第一偏置电流Ib1显示第一传导系数gm1作为其电气特性。同样，场效应晶体管321A，根据从电流源35b供来的第二偏置电流Ib2显示第二传导系数gm2作为其电气特性，第二传导系数gm2与第一传导系数gm1成一定比值。在该实施例中，该一定比值即是电流镜电路32A的反射比。
电容元件312和场效应晶体管311A一起构成本发明的第一滤波器31A。场效应晶体管311A相当于本发明的拥有第一滤波器所拥有的电路元件。第一滤波器31A以电流Ip即低通滤波电路30A的输入信号为输入，输出第一电压Vp。
电容元件33相当于本发明的第二滤波器。电容元件33以从电流镜电路32A输出的第二电流Iout为输入，输出第二电压。在图2的情况下，第二电压为电压Vout和电压Vm之间的电压差。
运算放大器34A相当于本发明的加法器。运算放大器34A在负反馈部分拥有电容元件33，以第一电压Vp作为对同相输入端的输入，输入第三电压Vout作为低通滤波电路30A的输出信号。换句话说，运算放大器34A与电容元件33一起构成主动型积分电路，输入第二电流Iout，对它积分而输出第三电压Vout。
之后再详细说明偏移补偿器36及偏置调整器37。
接着，说明按上述构成的低通滤波电路30A的工作情况。需提一下，说明的假设没有偏移补偿器36及偏置调整器37的情况。
供给低通滤波电路30A的电流Ip由第一滤波器31A进行了第一次滤波处理，输出第一电压Vp。此时，流过电流镜电路32A的输入一侧的第一电流Iin被镜化到输出一侧。若这里设第一传导系数gm1和第二传导系数gm2相等，换句话说，反射比(mirror ratio)为“1”，则电流镜电路32A的输出一侧便流过相当于第一电流Iin的反相的第二电流Iout。第二电流Iout由电容元件33进行了第二次滤波处理，输出第二电压。因为运算放大器34A的反相输入端及同相输入端由于所谓的假想短路而电位相同，所以从运算放大器34A输出在第一电压Vp中加上了第二电压后而得到的第三电压Vout。
给电流源35a、35b提供了共用的偏置控制信号CS1，第一及第二偏置电流Ib1、Ib2根据该偏置控制信号CS1而变化。若第一及第二偏置电流Ib1、Ib2变化，晶体管311A、321A的第一及第二传导系数gm1、传导系数gm2也变化。换句话说，不用电阻梯形电路，低通滤波电路30A便能在偏置控制信号CS1的作用下随时地改变滤波特性。
接着，显示低通滤波电路30A具有和一般的二级有源滤波器一样的传输特性。
图3为用以说明低通滤波电路30A的传输特性的图。图3(a)又一次示出了图33(b)中所示的一般的二级有源滤波器。这里，在设电阻元件311A’、321A’的电阻值皆为“R”，电容元件312的电容值为“Cx”，电容元件33的电容值为“C”，运算放大器34A的放大率为“A”时，点n及点m的节方程式(nodal equations)及电压Vout分别如式(1)～式(3)所示。
- Ip + Vn · sCx + Vn - Vm R = 0 · · · ( 1 )
Vm - Vn R + Vm - Vout R + 1 sC = 0 · · · ( 2 )
Vout＝A·(-Vm)  …  (3)
这里，假设运算放大器34A的放大率“A”无限大，得到式(4)作传输函数Vout/Ip。
Vout / Ip = - R · sC + 1 sC ( R · sCx + 1 ) · · · ( 4 )
另一方面，对低通滤波电路30A而言，设场效应晶体管311A、321A的传导系数皆为“gm”，电容元件312、33的电容值及运算放大器34A的放大率和上述一样的时候，点n及点m的节方程式及电压Vout分别如式(5)～式(7)所示。
Ip+Vp·sCx+Vp·gm＝0  …  (5)
Vm·gm+(Vm-Vout)·sC＝0  …  (6)
Vout＝A·(Vp-Vm)  …  (7)
这里，与上述一样，假设运算放大器34的放大率“A”无限大，则得到式(8)作传输函数Vout/Ip。
Vout / Ip = - sC gm + 1 sC ( sCx gm + 1 ) · · · ( 8 )
若式(8)中的gm＝1/R，则式(8)就成为式(4)。换句话说，可知：低通滤波电路30A的传输特性和图33(b)所示的一般的二级有源滤波器的传输特性一样。
接着，说明低通滤波电路30A的电路面积的减少，特别是说明电容元件33的小型化。
图4为改变低通滤波电路30A中的电流镜电路32A的反射比时的情况。如该图所示，将晶体管311A和晶体管321A的传导系数比设定为1∶α。晶体管的传导系数可通过改变例如W/L(W：栅极宽，L：栅极长)来调整。而且，与上述一样，将第一偏置电流及第二偏置电流之比也设定为1∶α。换句话说，将电流镜电路32A的反射比设定为“α”。
可知：要想使将电流镜电路32A的反射比设定为“α”的低通滤波电路30A的传输特性和图2所示的原来的低通滤波电路30A一样，在式(8)中将电容元件33的电容值设定为“α·C”即可。因此，通过将“ α”设定为小于1的正数，就能使电容元件33的电容值小一些。需提一下，在让“α”小一些的情况下，低通滤波电路30A的实际传输特性便偏离了由式(8)所得到的理论值，但至少可以使“α”小到1/10到1/100左右。
接着，说明偏移补偿器36是如何补偿偏置电流的。
因为在低通滤波电路30A使用了电流镜电路32A，所以存在以下问题。即在稳定状态，会由于电流源35a、35b的特性偏差、场效应晶体管311A、321A的特性偏差等而在第一电流Iin及第二电流Iout之间产生误差，即产生偏置(offset)。因此而设置偏移补偿器36来补偿偏移电流(offsetcurrent)。偏移补偿器36，根据在遮断输入到电流镜电路32A中的第一电流Iin时所产生的电压Vout，改变电流源35b的偏置，调整第二偏置电流Ib2以便使电压Vout成为0。
图5为偏移补偿器的具体例。偏移补偿器36A含有：开关361、电压保持器362及信号反相器363。在遮断第一电流Iin的状态下，通过合上开关361，电压Vout便提供给了电压保持器362，由该电压保持器362保持该电压Vout。电压保持器362可由例如抽样/保持电路来实现，或者仅由电容元件来实现。电压保持器362所保持的电压由信号反相器363进行了电压反相，并以其作为控制电压Vc1输出。信号反相器363可由例如反相放大电路实现。控制电压Vc1被反馈给电流源35b来调整电流源35b的第二偏置电流Ib2。这样构成的反馈环，在偏移电流为0时稳定。反馈环稳定以后打开开关361，便可使用低通滤波电路30A。此时，电压保持器362保持着反馈环稳定时的电压，根据该电压进行第二偏置电流Ib2的调整。
但是，电压保持器362所保持的电压，伴随着时间的推移由于电路的漏电流等而变动。这里，不是将反馈环稳定时的电压作为模拟值来保持，而是如下所述作为数字值来保持。
图6示出了偏移补偿器的另一个具体例。偏移补偿器36B包括：开关361、比较器364、增/减计数器365以及D/A转换器366。在遮断第一电流Iin的状态下，通过合上开关361，而将Vout输出给比较器364。比较器364对电压Vout和成为基准的电压(例如接地电压)加以比较，根据其大小输出电源电压或者接地电压。增/减计数器365根据来自比较器364的输出增加或者减少计数值。D/A转换器366将增/减计数器365的计数值转换为为模拟值的控制电压Vc1。增/减计数器365及D/A转换器366与共用的控制时钟同步进行抽样。在这一结构下，偏移补偿器36B便以计数值亦即数字值的形式保持反馈环稳定时的电压。
如上所述，偏移补偿器36A的缺点是，保持在电压保持器362中的电压会变动，但可由规模较小的电路结构构成。另一方面，偏移补偿器36B虽然电路结构较大，但能高精度地补偿偏移电流。而且，通过提高D/A转换器366的比特精度，便可进一步地提高偏移电流补偿的精度。
需提一下，在上述说明中，是将控制电压Vc1反馈到电流源35b的，不仅如此，将控制电压Vc1反馈到电流源35a中也是可以的。还可由电流源35a、35b来控制控制电压Vc1。任何一种情况都能收到和上述效果一样的效果。
可设置复制电路来补偿偏移电流。图7示出了设置有用于补偿偏移的复制电路的低通滤波电路。复制电路38包括：对应于晶体管321A的晶体管的晶体管321A’、对应于电流源35b的电流源35b’、对应于电容元件33的电容元件33’以及对应于运算放大器34A的运算放大器34A’。以第一电压Vp为输入，以相当于第三电压Vout的电压Vout’为输出。偏移补偿器36将作为输入的电压Vout反相，作为控制电压Vc1输出。此时的偏移补偿器36可由具有规定的时间常数的反相放大电路来实现。控制电压Vc1被反馈给电流源35b’，调整电流源35b’的偏置电流Ib2以做到复制电路38的偏移电流为零。通过将控制电压Vc1也提供给电流源35b，便能补偿电流镜电路32A的偏移电流。这样一来，若采用使用了复制电路38的方法，便能在相对精度范围内将低通滤波电路30A中的每一个电路元件和复制电路38中对应于这些电路元件的元件的偏移电流输出最小化。
如上所述，借助偏移补偿器36、复制电路38来补偿电流镜电路32A中所产生的偏移电流，从而消除由于偏移电流造成的电压Vout的漂移。也就能够提高低通滤波电路30A的滤波精度。
其次，说明偏置调整器37是如何调整偏置的。
低通滤波电路30A中的第一滤波器31A使用晶体管311A作电阻性电路元件。晶体管311A的第一传导系数gm1根据由电流源35a提供来的第一偏置电流Ib1决定。但是，一般情况下，即使已偏置的电流一定，晶体管所显示的传导系数也随着温度变化而变化。换句话说，若温度变化，滤波特性也变化。为解决这一问题，在低通滤波电路30A中设置偏置调整器37，而让晶体管311A、321A所显示的第一及第二传导系数gm1及gm2相对温度变化而一定不变。
图8为偏压调整器的具体例。偏置调整器37A包括：对应于晶体管311A的第三晶体管371a、对应于晶体管321A的第四晶体管371b、对应于电流源35a的电流源372a、对应于电流源35b的电流源372b、将追加的偏置电流Iref也提供给晶体管371a的电流源373以及差动放大电路374。晶体管371a、371b哪一个都是二极管连接。
电流差为Iref的偏置电流分别提供给偏置调整器37A中的晶体管371a、371b。这样一来，就产生了电压差ΔV，即晶体管371a、371b的电压差。差动放大电路374以电压差ΔV为输入，输出控制电压Vc2而让它成为电压Vref。控制电压Vc2被反馈到电流源372a、372b，调整每一个电流源的偏置电流。有了按上述构成的反馈环以后，便控制电流源372a、372b的偏置电流，而做到：即使温度变化，也能相对电流差Iref生成电压差Vref，换句话说，传导系数(Iref/Vref)一定。使用控制电压Vc2，换句话说，视电流源372a、372b的调整情况来调整电流源35a、35b的第一及第二偏置电流Ib1、Ib2，便能使晶体管311A、321A所显示的第一及第二传导系数gm1及gm2相对温度变化保持一定不变。
通常情况下，晶体管有随温度的上升所显示的传导系数减少这样的一个倾向。当温度上升时，通过增加偏置电流就能将传导系数保持一定不变。具体而言，使用温度补偿电路作偏移补偿器即可。图9示出了作为偏置调整器的温度补偿电路。该温度补偿电路37B为一般情况下使用的电路，为一能针对电源电压提供一定的电流的恒流源电路。人们已知道：有了该温度补偿电路37B以后，输出电流便与绝对温度成正比地增加。
如上所述，可借助偏置调整器37做到：晶体管311A、321A所显示的传导系数相对温度变化而保持一定不变。这样一来，便不管温度如何，都能使低通滤波电路30A的频率特性一定不变。
如上所述，根据该实施例，通过用晶体管311A、321A作有源负荷，便无需安装电阻元件(图3(a)中所示的低通滤波电路中的电阻元件311A’、321A’)，从而能减少电路面积。而且，通过使311A、321A所所显示的传导系数更小，便能使电容元件312、33更小。
就电流镜电路32A的反射比“α”而言，将“α”设定得小于1以后，就能将电容元件33的电容值减小到1/10～1/100左右。一般情况下，是使用100～200pF左右的大容量电容元件作电容元件33，例如其在PLL中所占的面积比为50～70％左右。在该实施例的低通滤波电路30A中，因为将电容元件33电容值缩小到现有的1/10～1/100左右，所以能够大幅度地减少电路面积。通过使第二电流Iout小一些，能够减少功耗；流入运算放大器34A的偏置电流也变小，能够使运算放大器34A所要求的规格、例如通过率(through rate)等放宽。需提一下，因为一般情况下，电容元件312为能够用MOS形成的较小的电容值(10～20pF左右)，所以没有必要多去考虑该电容元件312的小型化。
除了电容元件312、电容元件33可作第一滤波器及第二滤波器外，别的电容元件、电阻元件等也可作第一滤波器及第二滤波器。还可使用晶体管311A的寄生电容作电容元件312。即使进行这样的改变，上述效果也不会降低。
在该实施例中，能够由偏置控制信号CS1来控制电流源35a、35b，但并非一定要这样做。而且，可省略偏移补偿器36、偏置调整器37。可根据需要决定是否设置偏移补偿器36、偏置调整器37。
然而，通过从电荷泵电路同时提供充电电流和其反相电流给低通滤波电路，便能将电流镜电路32A置换为电阻元件。图10示出了能同时输出充电电流Ip1和其反相电流Ip2的电荷泵电路20、和将低通滤波电路30A中的电流镜电路32A置换为电阻元件311A’、321A’的低通滤波电路30。电荷泵电路20中，信号UP1、UP2组和信号DN1、DN2组分别控制开关23、26组和开关24、25组。从电荷泵电路20中同时输出充电电流Ip1及其反相电流Ip2。另一方面，通过输入充电电流Ip1及其反相电流Ip2，低通滤波电路30所进行的动作，就和在低通滤波电路30A中由电流镜电路32A输入第一电流Iin时所进行的动作一样。
借助具有这样的电荷泵电路20及低通滤波电路30的PLL，电荷泵电路20中的同相开关噪声，就会通过将它们输入到低通滤波电路30中的运算放大器34A的同相输入端和反相输入端而相互抵消。这样，便能减少出现在PLL中的抖动成份。
(第二个实施例)
图11示出了本发明的第二个实施例的低通滤波电路。该实施例中的低通滤波电路30B，是将第一个实施例中的低通滤波电路30A的加法器做了一些改变后而构成的。以下仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。
低通滤波电路30B中，运算放大器331在负反馈部分拥有电容元件33，在同相输入端输入基准电压，输出第二电压V2。换句话说，在该实施例中，电容元件33及运算放大器331相当于第二滤波器。
加法器34B相当于实施例中的加法器。加法器34B以第一电压Vp和第二电压V2为输入，将这些电压加起来输出第三电压Vout。
如上所述，根据该实施例，第一电压Vp和第二电压V2分别可参照。于是，将加法器34B作为图32中的电压控制振荡器40的一部分加入到其中，从低通滤波电路分别输出第一及第二电压，能够直接控制电压控制振荡器40。
(第三个实施例)
图12示出了本发明的第三个实施例的低通滤波电路。该实施例中的低通滤波电路30C，是将第一个实施例中的低通滤波电路30A的加法器做了一些改变后而构成的。以下仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。
低通滤波电路30C中，设电容元件33的一端为基准电压。于是，电容元件33便以第二电流Iout为输入，以极性已反相的第二电压V2为输出。
该实施例中的加法器为运算跨导放大器(OTA)34C。OTA34C，将第一电压Vp作为对同相输入端的输入，以极性已反相的第二电压V2作对反相输入端的输入，输出第三电流Iout2作低通滤波电路30C的输出信号。第三电流Iout2为在输入端子间的差动电压上乘上一定的传导系数得到的值。换句话说，在该实施例中，第一电压Vp和第二电压V2的电压合计被变换为电流，作为第三电流Iout2输出。
如上所述，根据该实施例，通过以运算跨导放大器34C作加法器，便能够输出电流信号作低通滤波电路的输出信号。而且，因为没有用运算放大器作加法器，所以能够缩小电路规模，还能降低功耗。
(第四个实施例)
在第一个实施例的低通滤波电路30A中，把晶体管311A、321A看作线性的电阻元件来用，而严密地讲，晶体管是非线性的元件。因此，晶体管的非线性原原本本地表现为滤波特性的非线性。于是，为使滤波特性成为线性，对第一个实施例中的低通滤波电路30A做了改良，改良后的结果即是本发明的第四个实施例的低通滤波电路。
图13示出了该实施例的低通滤波电路。以下仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。
低通滤波电路30D中的第一滤波器31D，由电容元件312及电阻梯形电路311D构成。电阻梯形电路311D相当于本发明的第一滤波器所拥有的电路元件，显示了相当于电流镜电路32A中的晶体管311A所显示的第一传导系数gm1的电阻值。若晶体管311A所显示的第一传导系数gm1变化，电阻梯形电路311D也就随着这一变化而改变电阻值。而且，由电流源35a将相当于提供给晶体管311A的第一偏置电流的偏置电流提供给电阻梯形电路311D。
另一方面，与电流镜电路32A中的晶体管311A并列着设置了对应于电容元件312的电容元件312’。换句话说，电流镜电路32A的输入一侧和第一滤波器31D等效。于是，通过输入和第一滤波器31D的输入一样的电流Ip，电流镜电路32A的输入一侧的电压便成为相当于第一电压Vp的电压Vp’，流入输入一侧的电流成为相当于第一电流Iin的第三电流Iin’。电流镜电路32A以第三电流Iin’为输入，以第二电流Iout为输出。因此，该实施例中的电流镜电路32A实质上镜化第一电流Iin，产生第二电流Iout。
运算放大器34A的同相输入端施加了第一电压Vp即第一滤波器31D的输出。从运算放大器34A输出将第一电压Vp和第二电压相加后而得到的第三电压Vout。
如上所述，根据该实施例，不用晶体管作第一滤波器31D中的电阻元件，而是用电阻梯形电路311D作第一滤波器31D中的电阻元件，这样就能提高低通滤波电路30D的滤波特性的线性；通过根据晶体管311A的传导系数的变化来改变电阻梯形电路311D的电阻值，就能动态地改变低通滤波电路30D的滤波特性。
需提一下，在不需要动态地改变滤波特性的情况下，可用简单的电阻元件来取代电阻梯形电路311D。这样做也能收到提高低通滤波电路30D的滤波特性的线性这样的效果。
(第五个实施例)
图14示出了本发明的第五个实施例的低通滤波电路。该实施例中的低通滤波电路30E，是通过将第一个实施例中的低通滤波电路30A的滤波特性改良成能切换的状态后而构成的。以下仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。
低通滤波电路30E中的电流镜电路32E，在输入一侧拥有第一晶体管311A，在输出一侧拥有晶体管321Ab及第三晶体管321Ac这两个晶体管。晶体管321Ab、321Ac分别由电流源35a、35b偏置。通过让第一电流Iin在电流镜电路32E的输入一侧流动，便从拥有晶体管321Ab的输出一侧输出电流Ioutb，从拥有晶体管321Ac的输出一侧输出电流Ioutc。
低通滤波电路30E中含有：切换电流Ioutb、电流Ioutc的开关322b、322c。流过合上的开关322b、322c的电流的合计作为第二电流Iout提供给电容元件33。
如上所述，根据本实施例，通过适当地控制开关322b、322c的开、关，便能够阶梯式地切换低通滤波电路30E的滤波特性，亦即便能数字地切换低通滤波电路30E的滤波特性。这样一来，在例如用低通滤波电路30E作PLL的环路滤波器用时，到输出时钟被锁定为止，增多第二电流Iout加快引入，锁定后再减小第二电流Iout而使带宽特性缓一些。
需提一下，在该实施例中，设在电流镜电路32E的输出一侧的晶体管为两个，但本发明并不限于此。还可在电流镜电路的输出一侧拥有从第二到第n个(n为3以上的自然数)的晶体管。
至于控制从电流镜电路32E输出的多个电流的输出的有无的开关，可以从多个电流中选出任一个，也可以同时选择多个。
(第六个实施例)
图15为本发明的第六个实施例的低通滤波电路。是用第一电压电流变换电路311F及第二电压电流变换电路32F置换第一个实施例的低通滤波电路30A中的电流镜电路34A而构成该实施例中的低通滤波电路30F的。以下仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。
第一电压电流变换电路311F对应于第一个实施例的低通滤波电路30A中的晶体管311A及电流源35a。第一电压电流变换电路311F显示与晶体管311A一样的第一传导系数gm1，将第一电压Vp变换为第一电流Iin。能够通过偏置控制信号CS1改变第一传导系数gm1。第一电压电流变换电路311F相当于本发明的第一滤波器所拥有的电路元件，与电容元件312一起构成第一滤波器31F。
第二电压电流变换电路32F对应于第一个实施例的低通滤波电路30A中的晶体管321A及电流源35b。第二电压电流变换电路32F相当于本发明的电流产生器，显示与晶体管321A一样的第二传导系数gm2，将第一电压Vp变换为第二电流Iout。能够通过偏置控制信号CS1改变第二传导系数gm2。
按上述构成的低通滤波电路30F的传输特性，和第一个实施例的低通滤波电路30A一样如式(8)所示。工作情况也和低通滤波电路30A一样。因此，若将第二电压电流变换电路32F所显示的第二传导系数gm2设定得比第一电压电流变换电路311F所显示的第一传导系数gm1小，就能使电容元件33小型化，从而能够大幅度地减小电路面积。
电压电流变换电路311F、32F，根据共用的偏置控制信号CS1分别改变第一、第二传导系数gm1、gm2。这样一来，便能够动态地改变低通滤波电路30F的滤波特性。
如上所述，根据该实施例，若以第一电压电流变换电路311F及第二电压电流变换电路32F作有源负荷用，便无需安装电阻元件，从而能够减小电路面积。而且，通过使第一电压电流变换电路311F、32F所显示的传导系数更小，能够使电容元件312、33更小。若使第二电压电流变换电路32F所显示的第二传导系数gm2比第一电压电流变换电路311F所显示的第一传导系数gm1小，便能边保持滤波特性一定，边将电容元件33小型化。
该实施例的低通滤波电路30F没有使用电流镜电路作电流产生器。因此，与使用电流镜电路相比，很难产生偏移电流，从而能够得到精度更高的滤波特性。
(第七个实施例)
图16显示本发明的第七个实施例的低通滤波电路。该实施例的低通滤波电路30G，包括：第一低通滤波电路部分30a和第二低通滤波电路部分30b。以电流Ip+即第一输入信号和电流Ip-即第二输入信号的差动信号为输入；以电压Vout+即第一输出信号和电压Vout-即第二输出信号的差动信号为输出。
低通滤波电路30G中，第一及第二低通滤波电路部分30a、30b的结构都和第一个实施例的低通滤波电路30A的结构一样。第一低通滤波电路部分30a以电流Ip+为输入，以电压Vout-为输出，而第二低通滤波电路部分30b以电流Ip-为输入，以电压Vout-为输出。需提一下，第一及第二低通滤波电路部分30a、30b各自的结构和工作情况都已经在本发明的第一个实施例中说明过了，这里就不再说明了。
如上所述，根据该实施例，若以低通滤波电路的输出入信号为差动信号，便能提高抗同相电源噪声的抗噪性；若用第一个实施例中的低通滤波电路30A作第一及第二低通滤波电路部分30a、30b，便能使第一及第二低通滤波电路部分30a、30b各自的电容元件33小型化，从而大幅度地减小整个低通滤波电路30G的电路面积。
需提一下，第一及第二低通滤波电路部分30a、30b并不限于第一个实施例的低通滤波电路30A。只要是具有相同的滤波特性的器件都可作第一及第二低通滤波电路部分30a、30b用。因此，可用第一到第六实施例的低通滤波电路30A～30F作第一及第二低通滤波电路部分30a、30b中之任一个用。而且，若用本发明的低通滤波电路作至少第一及第二低通滤波电路部分30a、30b中之一，就能收到低通滤波电路30G的电路面积减小的效果。
(第八个实施例)
图17示出了本发明的第八个实施例的低通滤波电路。该实施例的低通滤波电路30H也是以电流Ip+即第一输入信号和电流Ip-即第二输入信号的差动信号为输入；输出电压Vout+即第一输出信号和电压Vout-第二输出信号的差动信号。低通滤波电路30H为将第六个实施例的低通滤波电路30F差动化的电路。
第一差动电压电流变换电路311H相当于本发明的第一滤波器所拥有的电路元件。第一差动电压电流变换电路311H，输入电压Vp+和电压Vp-的电压差作第一电压；输出电流Iin-及电流Iin-作第一电流。电流Iin+及电流Iin-的大小由第一差动电压电流变换电路311H显示的第一传导系数来决定。第一差动电压电流变换电路311H和电容元件312H一起构成第一滤波器31H。
第二差动电压电流变换电路32H相当于本发明的电流产生器。第二差动电压电流变换电路32H，输入电压Vp+和电压Vp-的电压差作第一电压；输出电流Iout+及电流Iout-作为第二电流。电流Iout+及电流Iout-的大小由第二差动电压电流变换电路32H显示的第二传导系数决定。第二传导系数与第一差动电压电流变换电路311H所显示的第一传导系数成一定比值。
电容元件33a、33b相当于本发明的第二滤波器。电容元件33a、33b分别以由第二差动电压电流变换电路32H生成的电流Iout+及电流Iout-为输入，输出第二电压。此时，第二电压为电压Vout-和电压Vm-之差与电压Vout+和电压Vm+之差的差。
差动运算放大器34H相当于本发明的加法器。差动运算放大器34H，在负反馈部分拥有电容元件33a、33b，以电压Vp+和电压Vp-的电压差作对同相输入端的输入，输出电压Vout+和电压Vout-的电压差作低通滤波电路30H的输出信号。
如上所述，根据本实施例，若以低通滤波电路的输出入信号为差动信号，便能提高抗同相电源噪声的抗噪性。若使第二差动电压电流变换电路32H所显示的第二传导系数小于第一差动电压电流变换电路311H所显示的第一传导系数，便能将电容元件33a、33b小型化。由此便能大幅度地减小低通滤波电路30H的电路面积。
(第九个实施例)
在图2的低通滤波电路30A中，使用了电流镜电路32A作传送电荷的器件。但一般情况下，电流镜电路中会产生由输入一侧及输出一侧的晶体管的特性偏差等带来的漏电流，换句话说，偏移电流(offset current)。因此，有些情况下需要设置图2所示的偏移补偿器36已如上所述。
也可使用电流镜电路以外的电路例如开关电容电路作电荷传送器。而且，开关电容电路和电流镜电路不同，不会产生偏移电流。下面，考虑一下用开关电容电路代替电流镜电路作电荷传送器构成低通滤波电路的情况。
图18示出了本发明的第九个实施例的低通滤波电路。该实施例的低通滤波电路30I，为包括：电容元件312、开关电容电路311I及32I、电容元件33以及运算放大器34A的二级有源滤波器。下面，仅说明和第一个实施例不同的地方。和第一个实施例相同的构成要素就不做说明了，符号也参考图2中的相同符号。需提一下，低通滤波电路30I可构成为半导体集成电路。
开关电容电路311I及32I为寄生电容非敏感型或者说是P.I.(Parasitic Insensitive)型的电路，和电容元件312一起构成第一滤波器31I。开关电容电路311I及32I在时钟CK为规定的逻辑电平例如“H”时，与电流Ip的输入一侧电气连接(第一连接状态)。这样一来，第一电流Iin便根据第一电压Vp流入开关电容电路311I及32I中。换句话说，开关电容电路311I及32I相当于第一滤波器31I中的电路元件。另一方面，当时钟/CK即时钟CK的反相为规定的逻辑电平，例如“H”时，开关电容电路311I电连接在基准电压上，同时开关电容电路32I电连接在电容元件33(第二连接状态)上。这样一来，电容元件33从开关电容电路32 I接收第二电流Iout。换句话说，开关电容电路32I相当于电流产生器。
这里，将开关电容电路311I及32I的合计电容值与开关电容电路32I的电容值之比设定为1∶α(0＜α＜1)。于是，第二电流Iout便成为第一电流Iin的α倍，可使电容元件33的电容值小一些。象对图4所做的说明一样，可以将“α”设定在1/10到1/100左右那么小。
若开关电容电路311I及32I的开关速度远远地快于低通滤波电路30I的时间常数，低通滤波电路30I的传达特性便和图4中的低通滤波电路30A的相同。可使用例如内装了低通滤波电路30I作环路滤波器的PLL的输入时钟作为开关电容电路311I及32I的开关用时钟CK。而且，因为开关速度越快，开关电容电路中电容元件的电容值越小，所以最好是使用PLL的输出时钟等频率更高的时钟。
如上所述，根据本实施例，因为不产生偏移电流，所以不需要偏移补偿器。因此，能够使电路规模比图4的低通滤波电路30A还小。而且，开关电容电路一般不包括成为热噪音等之原因的电阻成份。因此，与使用电流镜电路的情况相比，抗噪音特性提高。
需提一下，在该实施例中，使用P.I.型作了开关电容电路311I及32I，不仅如此，也可使用寄生电容敏感型或者说是P.S.(ParasiticSensitive)型。
不用多说，图16的低通滤波电路30H中的第一低通滤波电路部分30a及第二低通滤波电路部分30b中之任何一个部分，都可使用该实施例的低通滤波电路30I。
(第十个实施例)
图19示出了本发明的第十个实施例的低通滤波电路。该实施例的低通滤波电路30J是将图18的低通滤波电路30I变形后而得到的，为一包括电容元件312、P.S.型开关电容电路311J及32J、电容元件33及加法器34J的二级有源滤波器。需提一下，低通滤波电路30J可构成为半导体集成电路。
开关电容电路311J及32J和电容元件312一起构成第一滤波器31J。因为开关电容电路311J及32J的工作情况和图18所示的开关电容电路311I及32I的工作情况一样，所以说明省略不提。
加法器34J包括电压跟随电路341。具体而言，在该实施例中，可使用运算放大器构成电压跟随电路341。
电压跟随电路341以由于第二电流Iout流过电容元件33所产生的第二电压V2作输入。而且，其输出成为接在电容元件312及开关电容电路311J各自一端的基准电压。因此，从加法器34J输出将在电容元件33两端产生的第二电压V2和在第一滤波器31J产生的第一电压加起来所得的电压Vout。
至于低通滤波电路30J，也和图18的低通滤波电路30I一样，若将开关电容电路311J及32J的合计电容值与开关电容电路32J的电容值之比设定为1∶α(0＜α＜1)，便能使电容元件33的电容值小一些。而且，可用内装了低通滤波电路30J作环路滤波器的PLL的输入时钟、输出时钟作为控制开关电容电路311J及32J的开、关的时钟CK。
如上所述，根据本实施例，能收到和第九个实施例一样的效果，即能得到缩小电路规模、提高抗噪音特性的效果。
然而，在图18的低通滤波电路30I及图19的低通滤波电路30J中，能够并联2个开关电容电路，使其为新的开关电容电路。图20示出了并联的开关电容电路。图20(a)中，为将P.S.型并联起来的电路；图20(b)中，为将P.I.型并联起来的电路。任何一种型式都是这样的，当并联的一方电连接在端子T1的时候，另一方则电连接在端子T2上。和单独开关电容电路相比，这样并联起来的开关电容电路，抽样速率快了1倍，不会产生由于开关引起的电容变动。
需提一下，在图18所示的低通滤波电路30I中，可使用并联起来的P.I.型开关电容电路及并联起来的P.S.型开关电容电路中之任一个电路。
不用多说，图16的低通滤波电路30H中的第一低通滤波电路部分30a及第二低通滤波电路部分30b中之任何一个，可使用该实施例的低通滤波电路30J。
(第十一个实施例)
图21示出了本发明的第十一个实施例的PLL的结构。该实施例的PLL包括：相位比较器10、电荷泵电路20、环路滤波器30A、电压控制振荡器40、电压电流变换电路41、偏置变换电路42及N分频器50。该实施例的PLL可作为倍数(multiple)PLL、同步抽出PLL、失真(skew)调整PLL等用。在某些使用目的下，可省去分频器50不用。而且，该实施例的PLL可构成为半导体集成电路。
可用第一个实施例的低通滤波电路30A作该实施例的PLL中的环路滤波器30A。但将低通滤波电路30A中的偏移补偿器36及偏置调整器37省去不用了。在图21中，对环路滤波器30A中的各个电路元件用和图2一样的符号来表示，也不说明环路滤波器30A的结构和工作情况了。环路滤波器30A，以电荷泵电路20所输出的充电电流Ip为输入，输出电压Vout作输出信号。能够将环路滤波器30A的电容元件33小型化这一点已经在前面叙述过了。
电荷泵电路20，根据由相位比较器10比较的、输入时钟CKin及反馈时钟CKdiv的相位差产生充电电流Ip。电荷泵电路20的电流源21、22分别由偏置控制信号CS1、CS2控制而改变充电电流Ip的大小。
电压控制振荡器40相当于本发明的输出时钟产生器。电压控制振荡器40为让输出时钟CKout振荡的振荡器，根据从环路滤波器30A输出的电压Vout改变振荡频率。实际上电压控制振荡器40不是直接由电压Vout控制，而是以由电压电流变换电路41变换为电流的偏置控制信号CS1作输入，让输出时钟CKout变化。
电压电流变换电路41相当于本发明的偏置控制器。电压电流变换电路41将从环路滤波器30A输出的电压Vout变换为偏置控制信号CS1。偏置控制信号CS1除了控制上述电压控制振荡器40以外，还控制电荷泵电路20中的电流源21及环路滤波器30A中的电流源35a、35b。而且，偏置控制信号CS1由偏置变换电路42变换为偏置控制信号CS2以后，控制电荷泵电路20中的电流源22。是因为电流源22的偏置控制的极性和其它的不同才设置偏置变换电路42的。偏置控制信号CS1是控制环路滤波器30A中的运算放大器34A的带宽特性。
在控制上述偏置控制信号CS1、CS2对电流源21、22、35a、35b时，要做到：从这些电流源输出的电流的大小的变化程度一样。换句话说，从电流源21、22输出的充电电流Ip的大小成为A倍的时候，从电流源35a、35b输出的第一及第二偏置电流Ib1、Ib2的大小也成为A倍。
接着，详细说明按上述构成的PLL的工作情况，特别是详细说明阻尼系数的调整方法。应当指明，若将上述环路滤波器30A用到PLL中，PLL的环级数(loop order)就成为3级，但因为很难解析传输函数为三级环(third-order loop)的PLL，所以这里说明近似两级环(second-orderloop)的情况。
装有二级有源型环路滤波器的PLL的响应特性由下式(9)的自然频率ωn及式(10)的阻尼系数ξ来决定。这里，Ko为电压控制振荡器40的增益。
ωn = Ko · Ip 2 πC · · · ( 9 )
ζ = CR 2 · Ko · Ip 2 πC = CR 2 · ωn · · · ( 10 )
决定式(9)中的自然频率ωn的变量中很容易从电路结构上改变的为充电电流Ip。当根据PLL的振荡频率改变环带宽亦即自然频率ωn的时候，一般是改变充电电流Ip。
若改变充电电流Ip，式(10)中的阻尼系数ξ也同时变化。但是，为稳定PLL的响应特性也最好是阻尼系数ξ一定不变。还有，在式(10)中，必须保证：电容值“C”或者电阻值“R”的变化率相对充电电流Ip的变化率A为
这里，晶体管311A的漏极和栅极相连，也就是说，处于显示平方律(square-law)特性的状态。而且，因为晶体管321A的栅极和晶体管311A的栅极的电位相同，所以晶体管321A也处于显示平方律特性的状态。
在电荷泵电路20中的电流源21、22通过施来的偏置控制信号CS1、CS2让充电电流Ip以变化率A变化的情况下，环路滤波器30A中的电流源35a、35b也通过施来的偏置控制信号CS1让第一及第二偏置电流Ib1、Ib2以变化率A变化。结果是，对于晶体管311A而言，漏极电流成为A倍，第一传导系数gm1成为 倍，栅极电压Vp为 倍。换句话说，第一滤波器的时间常数随着偏置变化而变化。同样，对于晶体管321A而言，漏极电流成为A倍，第二传导系数gm2成为 倍，栅极电压Vm成为 倍。
晶体管311A、321A的传导系数gm1及gm2成为
Figure C0380197100367
倍，与电阻值R的变化率成为
Figure C0380197100368
是相等的。因此，在式(10)中，充电电流Ip的变化率A和电阻值R的变化率 相互抵消，阻尼系数ξ一定不变。
在该实施例的PLL中，电压控制振荡器40的振荡频率根据从电压电流变换电路41中输出的偏置控制信号CS1而变化，与该变化相对应，来自电荷泵电路20中的电流源21、22的充电电流Ip、来自环路滤波器30A中的电流源35a、35b的第一及第二偏置电流Ib1、Ib2以及环路滤波器30A中的运算放大器34A的带宽特性也发生变化。换句话说，能够根据PLL的振荡频率的变化来让电荷泵电路20及环路滤波器30A的偏置变化(适配偏置化：adaptive bias method)。具体而言，在电压控制振荡器40的振荡频率较低的情况下，充电电流Ip及环路滤波器30A的第一及第二偏置电流Ib1、Ib2变小；而在电压控制振荡器40的振荡频率较高的情况下，充电电流Ip及环路滤波器30A的第一及第二偏置电流Ib1、Ib2变大。
上述已适配偏置化了的PLL已为众人所知(参照文献1：JohnG.Maneatis，“Low-Jitter Process-Independent DLL and PLL Based onSelf-Bised Techniques”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.31，No.11，NOVEMBER 1996，pp.1723-1732)。然而，文献1中所列举的电路方式仅是对拥有2级响应的PLL的适配偏置化；而在该实施例中的PLL中，却是谋求在二级环路滤波器30A中加上电压控制振荡器40的三级响应、和又加上运算放大器34A的带宽特性的控制的4级响应的PLL的适配化。
如上所述，根据该实施例，能够实现环路滤波器30A中的电容元件33的小型化，从而能够大幅度地减少整个PLL的电路面积；通过控制环路滤波器30A中的第一及第二偏置电流Ib1、Ib2的大小，便能将PLL的阻尼系数ξ调整为一定不变，这样一来，便不管PLL的振荡频率如何，却能始终保持最佳的响应特性；也没有必要安装用以调整阻尼系数ξ的电阻梯形电路等，便能减小PLL的电路面积。
充电电流Ip、环路滤波器30A的第一及第二偏置电流Ib1、Ib2及运算放大器34A的带宽特性，根据PLL的振荡频率适当地变化。这样一来，便能在较广的振荡频率范围内将PLL的响应特性维持得最佳。可以省去将基准电压提供给电流源21、22、35a、35b的带隙基准电路(band gapreference)，从而可使PLL的电路面积进一步减小。
应当指出，充电电流Ip及环路滤波器30A的第一及第二偏置电流Ib1、Ib2，并非一定要基于从电压电流变换电路41输出的偏置控制信号CS1控制。而且，不控制运算放大器133A的带宽特性也是可以的。这样一来，在不将PLL适配偏置化的情况下，也能减小电路面积。
在该实施例中，使用第一个实施例中的低通滤波电路30A作了环路滤波器30A，但本发明并不限于此。例如，可使用第二到第六实施例中的低通滤波电路30B～30F及第九和第十实施例中的低通滤波电路30I和30J，还可使用除此以外的结构的低通滤波电路。
(第十二个实施例)
图22示出了本发明的第十二个实施例的延迟锁定环路(DLL)的结构。该实施例的对象是将第十一个实施例中的PLL的一部分置换后而得到的DLL。以下仅说明和第十一个实施例不同的地方。和第十一个实施例相同的构成要素就不做说明了，符号也参考图21中的相同符号。
使用第六个实施例的低通滤波电路30F作该实施例的DLL中的环路滤波器30F。图21中，环路滤波器30F的各个电路元件用和图15相同的符号来表示，省略对环路滤波器30F的结构和工作情况的说明。环路滤波器30F，以从电荷泵电路20输出的充电电流Ip为输入，输出电压Vout作输出信号。能够将环路滤波器30F中的电容元件33的小型化这一情况已经说明过了。
相对于由偏置控制信号CS1控制的充电电流Ip的变化率A，环路滤波器30F的电压电流变换电路311F、32F所显示的第一及第二传导系数gm1及gm2成为
Figure C0380197100381
。这样一来，如在第十一个实施例中所做的说明一样，可通过调整而让阻尼系数ξ相对充电电流Ip的变化却一定不变。
电压控制延迟电路40A相当于本发明的输出时钟产生器。电压控制延迟电路40A，根据从环路滤波器30F输出的电压Vout产生将作为输入的输入时钟CKin延迟后而得到的输出时钟CKout。实际上，电压控制延迟电路40A不是直接由电压Vout控制，而是产生具有一对应于由电压电流变换电路41变换为电流的偏置控制信号CS1所施来的偏置的延迟量的输出时钟CKout。
如上所述，根据该实施例，能够使环路滤波器30F的电容元件33小型化，从而大幅度地减小整个DLL的电路面积。还有，不用借助控制环路滤波器30F的电压电流变换电路311F、32F所显示的传导系数来安装电阻梯形电路等，便能将DLL的阻尼系数ξ调整为一定。
需提一下，在该实施例中，是使用第六个实施例中的低通滤波电路30F作环路滤波器30F的，但本发明并不限于此。例如，可使用第一到第五个实施例中的低通滤波电路30A～30E及第九和第十实施例中的低通滤波电路30I和30J，还可使用除此以外的结构的低通滤波电路。
(第十三个实施例)
如第十一个实施例一样，在将PLL适配偏置化的情况下，来自电压电流变换电路41的输出电流成为0时，由偏置控制信号CS1控制充电电流Ip、环路滤波器30A的第一及第二偏置电流Ib1、Ib2也成为0，PLL在静止状态下稳定。因此，在徐徐地提高振荡频率而锁定的方法下，有起动时系统在0状态下稳定，PLL不动作等问题。这时对已适配偏置化的PLL采取使它的振荡频率从最大状态徐徐地降下来而锁定的方法。所以在PLL中设置起动器(startup means)。
图23示出了本发明的第十三个实施例的PLL的结构。该实施例的PLL，是在第十一个实施例的PLL中设置了起动器60而构成的。下面，详细说明起动器60。
起动器60在第一状态和第二状态之间切换电压Vout。在第一状态下，将电压Vout即环路滤波器30的输出信号设定为来自环路滤波器30的加法器的输出；在第二状态下，将电压Vout即环路滤波器30的输出信号设定为规定的起动电压。起动PLL时设定为第二状态，能够从振荡频率最大的状态驱动PLL。
从电压控制振荡器40的振荡频率最大的状态起动PLL时，若频率过分地上升，N分频器50就会误动作，反馈时钟Ckdiv的频率就会成为0。若发生这样的情况，相位比较器10为提高振荡频率而控制系统，陷入所谓的死锁定(dead lock)状态。所以在电流电压变换电路41的后级设置限制电路43，对加给电压控制振荡器40的偏置施加限制，以使振荡频率不会过分地上升。
图24为起动器的具体例。起动器60A包括：切换有、无电源供给运算放大器34A的开关61、切换是否将环路滤波器30的输出设定为电压Vref2的开关62、切换运算放大器34A的输入端子间的短路和断开的开关63。需提一下，电容元件33及运算放大器34A为环路滤波器30中的第二滤波器及加法器。
当起动信号S_UP为第一逻辑电平(例如“H”)时，开关61打开，同时开关62、63闭合。由于开关61打开，所以提供给运算放大器34A的电源被切断，没有了来自运算放大器34A的输出。若合上开关62，则环路滤波器30的输出电压Vout被设定在规定的起动电压Vref2上(第二状态)。通过合上开关63，运算放大器34A的同相输入端一侧的电压便施加给电容元件33。该电压就是本发明的第一电压。换句话说，起动信号S_UP成为第一逻辑电平以后，运算放大器34A就成为非动作状态，就在环路滤波器30的输出被设定在电压Vref2的第二状态下起动PLL。因此，能够避免起动时系统在0状态下稳定。
起动PLL以后，让起动信号S_UP为第二逻辑电平(例如“L”)。于是，开关61闭合，同时开关62、63打开。由于开关62、63打开，运算放大器34A的输入端子间断开，而且，从环路滤波器30的输出一侧分离开电压Vref。与此同时，关上开关61以后，运算放大器34A就成为动作状态，环路滤波器30的输出被设定为来自运算放大器34A的输出(第一状态)。于是，PLL就可在稳定状态下工作。
运算放大器为将反相输入端和同相输入端之间的电位差放大的放大器。因此，若在将运算放大器34A从第二状态下的非工作状态切换到第一状态下的工作状态之际，在输入端子之间产生电位差，则瞬间会产生过大的输出，引起系统的紊乱。然而，在该实施例中，在第二状态下，运算放大器34A的输入端子间被开关63短路，成了无电压差的状态，所以在切换到第一状态之际，从运算放大器34A不会有过大的输出。这样一来，开关63所具有的作用就是：不仅在第一状态下将第一电压提供给电容元件33，而且在切换到第二状态之际，还会使运算放大器34A没有过大的输出。
然而，一般情况下，PLL中设有用以测量电压控制振荡器40的电压-振荡频率特性的测试模式。这里，就考虑一下如何改良起动器60而使其能够对应测试模式。
图25为能够对应测试模式的起动器的具体例。起动器60B是在起动器60A的基础上追加开关64、65而得到的。开关65根据测试信号TEST切换开关62及开关64作起动信号S_UP的控制对象。开关64在是否将环路滤波器30的输出设定为电压Vref3之间进行切换。需提一下，电压Vref3是从外部供来。
若将测试信号TEST设定为第一逻辑电平(例如“H”)，开关65便选择开关64作起动信号S_UP的控制对象。于是，PLL成为测试模式，能够将环路滤波器30的输出设定为电压Vref3即外部电源而起动PLL。而且，通过将电压Vref3设定为各种各样的电压而起动PLL，便能测量电压-振荡频率特性。
另一方面，若将测试信号TEST设定为第二逻辑电平(例如“L”)，测试模式便解除。于是，便能将环路滤波器30的输出设定为电压Vref2即内部电源而起动PLL。
如上所述，根据该实施例，给已经适配偏置化了的PLL设置起动器60以后，便能避免起动时在系统为0的状态下稳定化，PLL不能工作这一情况发生。而且，通过使起动器60能够对应测试模式，还容易测量电压控制振荡器40的电压-振荡频率特性。
需提一下，在该实施例中，尽管停止了运算放大器34A的输出，却由开关61切断了电源供给，但本发明并不限于此。例如，在第一状态下，让运算放大器34A的输出一侧成为高阻抗，也能实质上停止运算放大器34A的输出。这样做，上述效果也不会有任何变化。
(第十四个实施例)
图26示出了本发明的第十四个实施例的反馈系统的结构。图26(a)示出了PL1，图26(b)示出了DLL。该实施例中的反馈系统中，使用以差动信号为输出入的器件作环路滤波器30。而且，使用以差动信号作输入的电路作电压控制振荡器40及电压控制延迟电路40A。
例如可使用第七个实施例中的低通滤波电路30G或者第八个实施例中的低通滤波电路30H作该实施例的反馈系统中的环路滤波器30用。这样一来，能够大幅度地减小整个反馈系统的电路面积。
(第十五个实施例)
在环路滤波器中使用电流镜电路时会产生偏移电流这一现象已经做过了说明。若环路滤波器中产生偏移电流，为反馈系统的PLL便开始工作，以抵消该偏移电流，从电荷泵电路提供充电电流。这样一来，就会在PLL的输出时钟中产生稳定相位误差。这里便考虑构成一能够消除该稳定相位误差的PLL这件事。
图27示出了本发明的第十五个实施例的PLL的结构。该实施例的PLL中，包括：以第一个实施例等中的具有电流镜电路的低通滤波电路作环路滤波器30A，还包括稳定相位误差消除电路70。以下仅说明和第十一个实施例不同的地方，和第十一个实施例相同的构成要素就不做说明了，符号也参考图21中的相同符号。
稳定相位误差消除电路70，包括：根据由相位比较器10比较的、输入时钟CKin及反馈时钟CKdiv的相位差产生电流I3亦即根据相位比较器10输出的信号UP及DN产生电流I3的电荷泵电路71、作为接收电流I3的电荷积累器的电容元件72、以及根据在电容元件72中所产生的电压产生电流I4的电压控制电流源73。
稳定相位误差消除电路70的工作情况如下所述。首先，电荷泵电路71将作为稳定相位误差出现的信号UP和DN变换为电流I3。电流I3由电容元件72积分，根据该积分电压产生电流I4。由电压控制电流源73产生的电流I4被反馈到环路滤波器30A中的电流镜电路的输出一侧。结果，环路滤波器中所产生的偏移电流得以补偿。
以上，根据该实施例，在给环路滤波器设置电流镜电路的PLL中，能够自动地消除稳定相位误差。
需提一下，在上述说明中，将由电压控制电流源73产生的电流I4反馈到环路滤波器30A中的电流镜电路的输出一侧，不仅如此，还可将它反馈到输入一侧。只不过是，在这种情况下，有必要使电荷泵电路71产生的电流I3的流向相反。
还能够构成包括稳定相位误差消除电路70的DLL。
(本发明所涉及的反馈系统的应用例)
由于本发明的PLL及DLL不需要大规模的电容元件，便能使电路规模小规模化，所以尤其期待着能将它应用在以下的产品中。
图28示出了将本发明的PLL和DLL应用到IC卡用LSI上的例子。由于用于IC卡的LSI在安装面积上受到限制，因此能用更小的电路面积构成本发明的PLL和DLL非常适合作IC卡用。
图29为将本发明的PLL和DLL应用在COC(chip on chip)部件上的例子。在COC结构中，上层的半导体集成电路的电路面积受到限制。因此，本发明的PLL和DLL很有效。
图30为将本发明的PLL和DLL安装在LSI垫片部的例子。与COC结构一样，能够安装在LSI垫片部的电路面积有限。因此，本发明的PLL和DLL很有效。
图31为将本发明的PLL和DLL作为微处理机中的时钟产生器安装起来的例子。现在很多PLL和DLL安装在微处理机中。也非常希望在微处理机中使用本发明的PLL和DLL，以便大幅度地减小整个微处理机的电路面积。因此，将本发明的PLL和DLL用到微处理器上所能获得的效果极大。
以上说明了本发明的各种实施例。需提一下，在上述说明中，电流镜电路32A中的晶体管311A、321A可为N沟道型或者P沟道型。虽然这里是以场效应晶体管(MOS晶体管)构成的，但以双极型晶体管构成也是可以的；将MOS晶体管和双极型晶体管组合起来使用也是可以的。输入一侧也可为二极管。做这样的变更，本发明所产生的效果也不会受到任何影响。
第一滤波器中的电容元件312、312’、312H、第二滤波器中的电容元件33、33a、33b可为：使用例如2层多晶硅的、MIM电容(金属绝缘体金属电容)以及使用了MOS晶体管的MOS电容等中之一。在将它们组合起来使用的时候，本发明所产生的效果也不会受到任何影响。
综上所述，根据本发明，低通滤波电路的滤波特性和现有技术下的一样，但它的电路面积却大幅度地减小了。特别是，能够将作为第二滤波器使用的电容元件缩小到现有电容元件的1/10～1/100左右，减少电路面积的可能性极大。通过使用电流产生器生成比第一电流还小的第二电流，便能够减少功耗。
不用安装电阻梯形电路等，就能调整拥有上述低通滤波电路作环路滤波器的锁相环、延迟锁定环电路等的反馈系统的阻尼系数。这样一来，能够进一步减小反馈系统的电路面积。而且，能够根据环路滤波器的输出适当地调整反馈系统的响应特性。这样一来，能够在较宽的频带内将响应特性保持得最佳。

Claims (44)

1.一种低通滤波电路，其特征在于：
包括：
以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器；
为所述第一滤波器所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件；
生成与所述第一电流成一定比值的第二电流的电流产生器；
以所述第二电流为输入，以第二电压为输出的第二滤波器；以及
将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器。
2.根据权利要求1所述的低通滤波电路，其中：
所述一定比值为小于1的正数。
3.根据权利要求1所述的低通滤波电路，其中：
所述电流产生器，是：在输入一侧拥有显示第一传导系数的第一半导体元件，在输出一侧拥有显示与所述第一传导系数成所述一定比值的第二传导系数的第二半导体元件，以所述第一电流为输入，以所述第二电流为输出的电流镜电路；
所述电路元件为所述第一半导体元件。
4.根据权利要求3所述的低通滤波电路，其中：
所述电路元件，为取代所述第一半导体元件，显示相当于所述第一传导系数的电阻值的电阻元件；
所述电流镜电路，取代所述第一电流，以相当于所述第一电流的第三电流为输入。
5.根据权利要求1所述的低通滤波电路，其中：
所述电路元件，为：显示第一传导系数、将所述第一电压变换为所述第一电流的第一电压电流变换电路；
所述电流产生器，为：显示与所述第一传导系数成所述一定比值的第二传导系数、将所述第一电压变换为所述第二电流的第二电压电流变换电路。
6.根据权利要求1所述的低通滤波电路，其中：
所述加法器，为：在负反馈部分拥有所述第二滤波器、以所述第一电压为对同相输入端的输入、输出第三电压作所述输出信号的运算放大器。
7.根据权利要求1所述的低通滤波电路，其中：
所述加法器，为：以所述第一及第二电压为输入、输出第三电流作为所述输出信号的运算跨导放大器。
8.根据权利要求3所述的低通滤波电路，其中：
所述第一半导体元件，为：根据供来的第一偏置电流显示所述第一传导系数的第一晶体管；
所述第二半导体元件，为：根据供来的第二偏置电流显示所述第二传导系数的第二晶体管；
所述第一及第二偏置电流，其大小根据共用的偏置控制信号而改变。
9.根据权利要求3所述的低通滤波电路，其中：
所述电流镜电路，为：在输出一侧拥有从所述第二到第n(n为3以上的自然数)的半导体元件，同时拥有分别切换流动在所述第二到第n的半导体元件的电流的输出的有无的开关；
所述开关，将流入所述第二到第n的半导体元件的电流中的任一个或者任何几个的合计值作为所述第二电流输出。
10.根据权利要求4所述的低通滤波电路，其中：
所述第一半导体元件，为：根据供来的第一偏置电流显示所述第一传导系数的第一晶体管；
所述第二半导体元件，为：根据供来的第二偏置电流显示所述第二传导系数的第二晶体管；
所述第一及第二偏置电流，其大小根据共用的偏置控制信号而改变；
所述电路元件，为：取代所述电阻元件、显示相当于所述第一传导系数的电阻值、能够根据所述第一传导系数的变化而改变所述电阻值的电阻梯形电路。
11.根据权利要求5所述的低通滤波电路，其中：
所述第一、第二电流变换电路，根据共用的偏置控制信号分别更改所述第一、第二传导系数。
12.根据权利要求3所述的低通滤波电路，其中：
所述第一及第二半导体元件中的至少一个半导体元件，为：根据供来的偏置电流显示所述第一及第二传导系数中的至少一个传导系数的晶体管；
该低通滤波电路，包括：根据所述第一电流切断时的所述输出信号调整所述偏置电流的偏移补偿器。
13.根据权利要求12所述的低通滤波电路，其中：
所述偏移补偿器，拥有：保持所述第一电流切断时的所述输出信号的电压的电压保持器；
所述偏移补偿器，基于所述电压保持器所保持的电压进行所述调整。
14.根据权利要求12所述的低通滤波电路，其中：
所述偏移补偿器，包括：
比较所述第一电流切断时的所述输出信号的电压和成为基准的电压的大小的比较器，
基于来自所述比较器的输出让计数值增加或者减少的增/减计数器，以及
将所述计数值变换为模拟值的D/A转换器；
基于来自所述D/A转换器的输出进行所述调整。
15.根据权利要求3所述的低通滤波电路，其中：
所述第二半导体元件，为：根据供来的偏置电流显示所述第二传导系数的晶体管；
该低通滤波电路，包括：
复制电路，其结构与由所述第二半导体元件、所述第二滤波器以及所述加法器构成的部分一样，以及
偏移补偿器，其基于来自所述复制电路的输出，在所述复制电路中对供给为所述第二半导体元件的晶体管的偏置电流进行调整，同时对供给所述第二半导体元件的所述偏置电流进行调整。
16.根据权利要求15所述的低通滤波电路，其中：
所述偏移补偿器为具有一定的时间常数的反相放大电路。
17.根据权利要求3所述的低通滤波电路，其中：
所述第一半导体元件，为：根据供来的第一偏置电流显示所述第一传导系数的第一晶体管；
所述第二半导体元件，为：根据供来的第二偏置电流显示所述第二传导系数的第二晶体管；
该低通滤波电路，包括：根据温度变化，对所述第一及第二偏置电流进行调整的偏置调整器。
18.根据权利要求17所述的低通滤波电路，其中：
所述偏置调整器，包括：对应于所述第一晶体管的第三晶体管和对应于所述第二晶体管的第四晶体管；
所述偏置调整器，对具有一规定的电流差的、分别提供该第三及第四晶体管的所述偏置电流进行调整，做到：在所述第三及第四晶体管中所产生的电压差成为规定的电压差，还迎合着该调整对所述第一及第二偏置电流进行调整。
19.根据权利要求17所述的低通滤波电路，其中：
所述偏置调整器，为：与温度变化成正比地改变所述第一及第二偏置电流的温度补偿电路。
20.根据权利要求1所述的低通滤波电路，其中：
所述电路元件，包括：第一开关电容电路和一端接在所述第一开关电容电路的一端、另一端接在所述第二滤波器上的第二开关电容电路，当所述第一及第二开关电容电路处于第一连接状态时，所述电路元件让所述第一电流流动；
所述电流产生器，为所述第二开关电容电路，且其电容值相对它和所述第一开关电容电路的电容值的合计成所述一定比值，当所述第一及第二开关电容电路处于第二连接状态时，所述电流产生器产生所述第二电流。
21.根据权利要求20所述的低通滤波电路，其中：
所述加法器，为以所述第二电压为输入的电压跟随电路；
所述第一滤波器，以所述电压跟随电路的输出电压为基准，输出所述第一电压。
22.根据权利要求20所述的低通滤波电路，其中：
所述第一及第二开关电容电路中的至少一个电路上连接着与该开关电容电路并联的第三开关电容电路，当该并联着的两个开关电容电路中的一个开关电容电路电连接在第一端子那一侧时，另一个开关电容电路便连接在第二端子那一侧。
23.一种低通滤波电路，其以第一及第二输入信号的差动信号为输入、以第一及第二的输出信号的差动信号为输出，其特征在于：
包括：以所述第一输入信号为输入、以所述第一输出信号为输出的第一低通滤波电路部分，以及
以所述第二输入信号为输入、以所述第二输出信号为输出的第二低通滤波电路部分；
所述第一及第二低通滤波电路部分中的至少一个低通滤波电路部分，包括：
以所述第一或者第二输入信号为输入、以第一电压为输出的第一滤波器，
为所述第一滤波器拥有的电路元件，根据所述第一电压让第一电流流动的电路元件，
产生对所述第一电流成一定比值的第二电流的电流产生器，
以所述第二电流为输入，第二电压为输出的第二滤波器，以及
将所述第一电压和所述第二电压相加，输出所述第一或者第二输出信号的加法器。
24.根据权利要求23所述的低通滤波电路，其中：
所述电流产生器，为：在输入一侧拥有显示第一传导系数的第一半导体元件，在输出一侧拥有显示与所述第一传导系数成所述一定比值的第二传导系数的第二半导体元件，以所述第一电流为输入，以所述第二电流为输出的电流镜电路；
所述电路元件为所述第一半导体元件。
25.根据权利要求23所述的低通滤波电路，其中：
所述电路元件，为：显示第一传导系数、将所述第一电压变换为所述第一电流的第一电压电流变换电路；
所述电流产生器，为：显示与所述第一传导系数成所述一定比值的第二传导系数、将所述第一电压变换为所述第二电流的第二电压电流变换电路。
26.一种反馈系统，其让基于输入时钟产生的输出时钟反馈、使该输出时钟具有所希望的特性，其特征在于：
包括：
基于所述输入时钟和已反馈的时钟的相位差产生充电电流的电荷泵电路，
以所述充电电流为输入的环路滤波器，以及
基于来自所述环路滤波器的输出信号产生所述输出时钟的输出时钟产生器；
所述环路滤波器，又包括：
以所述充电电流为输入，以第一电压为输出的第一滤波器，
为所述第一滤波器所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件，
生成与所述第一电流成一定比值的第二电流的电流产生器，
以所述第二电流为输入，以第二电压为输出的第二滤波器，以及
将所述第一电压和所述第二电压相加，输出所述输出信号的加法器。
27.根据权利要求26所述的反馈系统，其中：
所述输出时钟产生器，为：让所述输出时钟振荡，基于来自所述环路滤波器的所述输出信号该振荡频率变化的电压控制振荡器。
28.根据权利要求26所述的反馈系统，其中：
所述输出时钟产生器，为：基于所述输入时钟及来自所述环路滤波器的所述输出信号，让所述输出时钟相对所述输入时钟的延迟量变化的电压控制延迟电路。
29.根据权利要求26所述的反馈系统，其中：
包括：具有基于所述输入时钟和已反馈的时钟的相位差产生第三电流的电荷泵电路、接收所述第三电流的电荷积累器以及根据所述电荷积累器中所产生的电压生成第四电流的电压控制电流源的稳定相位误差消除电路；
所述电流产生器，为：在输入一侧拥有根据供来的第一偏置电流显示第一传导系数的第一场效应晶体管，在输出一侧拥有根据所供来的第二偏置电流显示与所述第一传导系数成所述一定比值的第二传导系数的第二场效应晶体管，在输入一侧接收所述第一电流同时在输入一侧及输出一侧中的任一侧接收所述第四电流，以所述第二电流为输出的电流镜电路；
所述电路元件为所述第一场效应晶体管。
30.根据权利要求26所述的反馈系统，其中：
该电路元件能够改变所显示的传导系数；
所述反馈系统，包括：根据共用的偏置控制信号让所述电路元件的传导系数和所述充电电流变化的偏置控制器。
31.根据权利要求30所述的反馈系统，其中：
所述电流产生器，为：在输入一侧拥有根据供来的第一偏置电流显示第一传导系数的第一场效应晶体管，在输出一侧拥有根据所供来的第二偏置电流显示与所述第一传导系数成所述一定比值的第二传导系数的第二场效应晶体管，以所述第一电流为输入，以所述第二电流为输出的电流镜电路；
所述电路元件为所述第一场效应晶体管；
所述偏压控制器，为由所述偏压控制信号让所述第一及第二偏置电流、所述充电电流变化的控制器。
32.根据权利要求30所述的反馈系统，其中：
所述电路元件，为：显示第一传导系数、将所述第一电压变换为所述第一电流的第一电压电流变换电路；
所述电流产生器，为：显示与所述第一传导系数成所述一定比值的第二传导系数、将所述第一电压变换为所述第二电流的第二电压电流变换电路；
可改变所述第一、第二电流变换电路的所述第一、第二传导系数；
所述偏压控制器，为由所述偏压控制信号让所述第一及第二传导系数、所述充电电流变化的控制器。
33.根据权利要求30所述的反馈系统，其中：
所述偏置控制信号，是基于来自所述环路滤波器的所述输出信号产生的。
34.根据权利要求30所述的反馈系统，其中：
所述加法器为运算放大器；
所述偏置控制器，为由所述偏置控制信号让所述运算放大器的带宽特性变化的控制器。
35.根据权利要求33所述的反馈电路，其中：
包括：在将所述环路滤波器的所述输出信号设定为来自所述加法器的输出的第一状态、和将所述环路滤波器的所述输出信号设定为一定的电压的第二状态之间进行切换的起动器；
所述起动器，在起动该反馈系统时设定为所述第二状态。
36.根据权利要求35所述的反馈系统，其中：
所述加法器，为：在负反馈部分拥有所述第二滤波器、以所述第一电压为对同相输入端子的输入、输出第三电压作所述输出信号的运算放大器；
所述起动器，拥有：在所述运算放大器的输入端子间的短路和断开之间进行切换的开关；
所述开关，在所述第一状态时将所述输入端子间断开，而在所述第二状态时将所述输入端子间短路。
37.根据权利要求35所述的反馈系统，其中：
所述起动器，拥有切换内部电源和外部电源作所述一定电压的电源的开关。
38.一种反馈系统，其让基于输入时钟产生的输出时钟反馈、使该输出时钟具有所希望的特性，其特征在于：
包括：
基于所述输入时钟和已反馈的时钟的相位差产生第一及第二充电电流的电荷泵电路，
以所述第一及第二充电电流的差动信号为输入，以第一及第二输出信号为输出的环路滤波器，
以所述第一及第二输出信号的差动信号为输入，产生所述输出时钟的输出时钟产生器；
所述环路滤波器，包括：以所述第一充电电流为输入，以所述第一输出信号为输出的第一滤波电路、及以所述第二充电电流为输入，以所述第二输出信号为输出的第二滤波电路；
所述第一及第二低通滤波电路中的至少一个低通滤波电路，包括：
以所述第一及第二充电电流中的至少一个充电电流为输入，输出第一电压的第一滤波器，
为所述第一滤波器所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件，
生成与所述第一电流成一定比值的第二电流的电流产生器，
以所述第二电流为输入，以第二电压为输出的第二滤波器，以及
将所述第一电压和所述第二电压相加，输出所述第一及第二输出信号中的至少一个输出信号的加法器。
39.一种半导体集成电路，其特征在于：
为一拥有权利要求1所述的低通滤波电路的半导体集成电路。
40.一种半导体集成电路，其特征在于：
为一拥有权利要求26所述的反馈系统的半导体集成电路。
41.根据权利要求40所述的半导体集成电路，其中：
该半导体集成电路用于IC卡。
42.根据权利要求40所述的半导体集成电路，其中：
该半导体集成电路为一芯片上芯片(chip on chip)结构，
所述反馈系统安装在所述芯片上芯片结构的上层部分。
43.根据权利要求40所述的半导体集成电路，其中：
所述反馈系统安装在该半导体集成电路的焊垫区域。
44.根据权利要求40所述的半导体集成电路，其中：
该半导体集成电路为微处理器。
CNB03801971XA 2002-05-22 2003-05-22 低通滤波电路、反馈系统及半导体集成电路 Expired - Fee Related CN1327617C (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2002148129 2002-05-22
JP148129/2002 2002-05-22
JP2002262793 2002-09-09
JP262793/2002 2002-09-09
JP2002286987 2002-09-30
JP286987/2002 2002-09-30
PCT/JP2003/006248 WO2003098727A1 (en) 2002-05-21 2003-05-20 Fuel cell

Publications (2)

Publication Number Publication Date
CN1613185A CN1613185A (zh) 2005-05-04
CN1327617C true CN1327617C (zh) 2007-07-18

Family

ID=29553993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03801971XA Expired - Fee Related CN1327617C (zh) 2002-05-22 2003-05-22 低通滤波电路、反馈系统及半导体集成电路

Country Status (6)

Country Link
US (1) US7030688B2 (zh)
EP (1) EP1454415B1 (zh)
JP (1) JP4025776B2 (zh)
CN (1) CN1327617C (zh)
DE (1) DE60304193T2 (zh)
WO (1) WO2003098807A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070456A (zh) * 2015-09-15 2017-08-18 联发科技股份有限公司 电流数模转换器及将数字信号转换成模拟信号的方法

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
JP4220828B2 (ja) 2003-04-25 2009-02-04 パナソニック株式会社 低域ろ波回路、フィードバックシステムおよび半導体集積回路
JP4220839B2 (ja) 2003-06-11 2009-02-04 パナソニック株式会社 位相同期回路
JP4220843B2 (ja) 2003-06-27 2009-02-04 パナソニック株式会社 低域ろ波回路およびフィードバックシステム
JP4249042B2 (ja) * 2004-01-22 2009-04-02 三菱電機株式会社 差動チャージポンプ用オフセットキャンセル装置
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7265633B1 (en) * 2004-06-14 2007-09-04 Cypress Semiconductor Corporation Open loop bandwidth test architecture and method for phase locked loop (PLL)
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
JP4480547B2 (ja) * 2004-11-05 2010-06-16 パナソニック株式会社 チャージポンプ回路
US7427900B2 (en) * 2004-12-30 2008-09-23 Silicon Laboratories Inc. Integrated PLL loop filter and charge pump
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US7616071B2 (en) * 2005-06-14 2009-11-10 Nec Electronics Corporation PLL circuit and semiconductor device provided with PLL circuit
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8036539B2 (en) * 2005-06-28 2011-10-11 Finisar Corporation Gigabit ethernet longwave optical transceiver module having amplified bias current
JP4327144B2 (ja) 2005-09-30 2009-09-09 富士通マイクロエレクトロニクス株式会社 Ｐｌｌ回路におけるアクティブフィルタ。
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
DE102006024470B4 (de) * 2006-05-24 2015-07-09 Xignal Technologies Ag Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises
US7994861B2 (en) 2006-10-31 2011-08-09 Skyworks Solutions, Inc. System and method for pre-charging a current mirror
US7589592B2 (en) * 2006-10-31 2009-09-15 Skyworks Solutions, Inc. System and method for pre-charging a current mirror
US7642814B2 (en) * 2006-12-06 2010-01-05 Texas Instruments Incorporated Leakage compensation circuit using limiting current inverter
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
JP2008283033A (ja) * 2007-05-11 2008-11-20 Ricoh Co Ltd 駆動回路及びその駆動回路を有する電子機器
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7586347B1 (en) * 2007-09-27 2009-09-08 Integrated Device Technology, Inc. Clock generator with self-bias bandwidth control
US8201112B2 (en) * 2007-10-24 2012-06-12 International Business Machines Corporation Structure for managing voltage swings across field effect transistors
US7692460B2 (en) * 2007-10-24 2010-04-06 International Business Machines Corporation Structure for precision integrated phase lock loop circuit loop filter
US7701269B2 (en) * 2007-10-24 2010-04-20 International Business Machines Corporation Method and system for managing voltage swings across field effect transistors
EP2068445B1 (en) * 2007-12-04 2015-05-06 ams AG Filtering arrangement, filtering method and current sensing arrangement
KR100899569B1 (ko) * 2007-12-28 2009-05-27 주식회사 하이닉스반도체 저역통과필터 및 락 디텍터 회로
US20090243672A1 (en) * 2008-03-31 2009-10-01 Guneet Singh Multi-pole delay element delay locked loop (dll)
EP2273682A4 (en) * 2008-04-28 2011-10-26 Panasonic Corp INTEGRATEUR, RESONATEUR AND ANALOGUE / DIGITAL OVERHEAD CONVERTER
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
TWI466448B (zh) * 2012-02-01 2014-12-21 Novatek Microelectronics Corp 鎖相迴路系統
CN103248359A (zh) * 2012-02-06 2013-08-14 联咏科技股份有限公司 锁相回路系统
CN103248336B (zh) * 2012-02-09 2016-04-06 联发科技股份有限公司 滤波器
TWI474625B (zh) * 2012-05-11 2015-02-21 Realtek Semiconductor Corp 鎖相迴路電路
CN103427834B (zh) * 2012-05-22 2016-04-13 瑞昱半导体股份有限公司 锁相回路电路
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US8760203B1 (en) * 2013-05-01 2014-06-24 Cypress Semiconductor Corporation OTA based fast lock PLL
US9035693B2 (en) * 2013-08-14 2015-05-19 Nanya Technology Corporation Temperature detecting apparatus, switch capacitor apparatus and voltage integrating circuit thereof
CN105814797B (zh) * 2014-08-01 2019-03-22 联发科技股份有限公司 开关电容回路滤波器
JP6506581B2 (ja) * 2015-03-24 2019-04-24 パナソニック株式会社 発振信号生成回路
US11309901B2 (en) 2015-06-11 2022-04-19 Telefonaktiebolaget Lm Ericsson (Publ) Phase locked loop arrangement, transmitter and receiver and method for adjusting the phase between oscillator signals
US9831766B2 (en) * 2015-11-19 2017-11-28 Mediatek Inc. Charge pump and associated phase-locked loop and clock and data recovery
JP2018098766A (ja) * 2016-12-09 2018-06-21 株式会社村田製作所 バイアス回路
CN107968033B (zh) * 2017-11-13 2024-07-12 江苏天瑞仪器股份有限公司 一种用于质谱仪电子倍增管微电流放大滤波保护电路
JP2019165394A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 電圧制御発振器及び電圧制御発振器を備えた位相同期回路
CN114582298A (zh) * 2022-03-17 2022-06-03 上海新相微电子股份有限公司 串行转并行的伽马寄存器配置电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119520A (en) * 1980-02-26 1981-09-19 Nippon Telegr & Teleph Corp <Ntt> Primary low-pass filter
EP0595632A2 (en) * 1992-10-28 1994-05-04 Fujitsu Limited Phase synchronization circuits
US5495512A (en) * 1994-09-12 1996-02-27 Analog Devices, Inc. Hybrid phase locked loop
US6075394A (en) * 1996-09-06 2000-06-13 Sony Corporation PLL circuit and recording or reproducing apparatus utilizing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795753B2 (ja) * 1991-02-28 1998-09-10 シャープ株式会社 集積回路用フィルタ回路
JP2778421B2 (ja) 1993-09-07 1998-07-23 日本電気株式会社 チャージポンプ型位相同期ループ
US5530399A (en) * 1994-12-27 1996-06-25 Motorola, Inc. Transconductance scaling circuit and method responsive to a received digital code word for use with an operational transconductance circuit
DE59601329D1 (de) * 1995-07-19 1999-04-01 Siemens Ag Schaltungsanordnung zur Glättung einer Spannung
US5668468A (en) * 1996-01-11 1997-09-16 Harris Corporation Common mode stabilizing circuit and method
KR100268648B1 (ko) * 1997-07-14 2000-10-16 이계철 저주파필터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56119520A (en) * 1980-02-26 1981-09-19 Nippon Telegr & Teleph Corp <Ntt> Primary low-pass filter
EP0595632A2 (en) * 1992-10-28 1994-05-04 Fujitsu Limited Phase synchronization circuits
US5495512A (en) * 1994-09-12 1996-02-27 Analog Devices, Inc. Hybrid phase locked loop
US6075394A (en) * 1996-09-06 2000-06-13 Sony Corporation PLL circuit and recording or reproducing apparatus utilizing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107070456A (zh) * 2015-09-15 2017-08-18 联发科技股份有限公司 电流数模转换器及将数字信号转换成模拟信号的方法

Also Published As

Publication number Publication date
CN1613185A (zh) 2005-05-04
US7030688B2 (en) 2006-04-18
EP1454415B1 (en) 2006-03-22
JP4025776B2 (ja) 2007-12-26
US20050077955A1 (en) 2005-04-14
DE60304193D1 (de) 2006-05-11
JP2005520455A (ja) 2005-07-07
DE60304193T2 (de) 2006-08-17
WO2003098807A1 (en) 2003-11-27
EP1454415A1 (en) 2004-09-08

Similar Documents

Publication Publication Date Title
CN1327617C (zh) 低通滤波电路、反馈系统及半导体集成电路
US8773184B1 (en) Fully integrated differential LC PLL with switched capacitor loop filter
KR960015678B1 (ko) 전압 제어형 발진 회로 및 위상 동기 회로
US5686867A (en) Regulated supply for voltage controlled oscillator
US6963232B2 (en) Compensator for leakage through loop filter capacitors in phase-locked loops
US6873214B2 (en) Use of configurable capacitors to tune a self biased phase locked loop
US6693496B1 (en) Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
US7271633B2 (en) Charge pump structure for reducing capacitance in loop filter of a phase locked loop
CN110572150B (zh) 时钟产生电路及时钟产生方法
Brownlee et al. A 0.5-GHz to 2.5-GHz PLL with fully differential supply regulated tuning
EP2151052B1 (en) Ring oscillator for plls
Maxim et al. A low-jitter 125-1250-MHz process-independent and ripple-poleless 0.18-/spl mu/m CMOS PLL based on a sample-reset loop filter
US4839542A (en) Active transconductance filter device
WO2006022054A1 (ja) Ｐｌｌ周波数シンセサイザ
WO2007072551A1 (ja) 電圧制御リングオシレータ
Cai et al. A dividerless PLL with low power and low reference spur by aperture-phase detector and phase-to-analog converter
Bhat et al. A Reduced-Area Capacitor-Only Loop Filter With Polarity-Switched G m for Large Multiplication Factor Millimeter-Wave Sub-Sampling PLLs
US7477113B1 (en) Voltage-controlled capacitance linearization circuit
EP1386396A1 (en) Lc controllable oscillator, a quadrature oscillator and a communication arrangement
Wu et al. A 0.8–3.2 GHz PLL with wide frequency division ratio range
Zhang et al. 10GHz Low Current Mismatch Pseudo-Differential Charge Pump Phase-Locked Loop Circuit Design
Hung et al. Introduction of Frequency Synthesizer
Maneatis Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques
Dhurga Devi Design of a Third Order Self Biased Adaptive Bandwidth Phase Lock Loop
Maxim Design Challenges In Multi-GHz PLL Frequency Synthesizers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20130522