TWI466448B - 鎖相迴路系統 - Google Patents

鎖相迴路系統 Download PDF

Info

Publication number
TWI466448B
TWI466448B TW101103307A TW101103307A TWI466448B TW I466448 B TWI466448 B TW I466448B TW 101103307 A TW101103307 A TW 101103307A TW 101103307 A TW101103307 A TW 101103307A TW I466448 B TWI466448 B TW I466448B
Authority
TW
Taiwan
Prior art keywords
current
signal
phase
bias
locked loop
Prior art date
Application number
TW101103307A
Other languages
English (en)
Other versions
TW201334421A (zh
Inventor
Jer Hao Hsu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101103307A priority Critical patent/TWI466448B/zh
Priority to US13/658,091 priority patent/US8749284B2/en
Publication of TW201334421A publication Critical patent/TW201334421A/zh
Application granted granted Critical
Publication of TWI466448B publication Critical patent/TWI466448B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

鎖相迴路系統
本發明是有關於一種鎖相迴路系統。
鎖相迴路系統被廣泛使用在類比及數位電路。這些系統典型地包括一相位頻率偵測器、一電荷泵及一壓控振盪器(voltage-controlled oscillator，VCO)。VCO產生鎖相迴路系統之一輸出訊號，此輸出訊號的頻率趨向並最終鎖定於一目標頻率，此目標頻率基於輸入相位頻率偵測器之一參考訊號而得到。當鎖相迴路系統接近匹配時，輸出訊號的頻率或是相位可能會產生抖動。最小化或是降低不受控制的抖動是鎖相迴路系統中的一個重要設計議題。
本揭露是有關於一種鎖相迴路系統，可以改善單位增益頻率一致性。
根據本揭露之第一方面，提出一種鎖相迴路系統，包括一電荷泵、一壓控振盪器以及一偏壓轉換器。電荷泵基於一相位頻率偵測訊號而輸出一控制電壓，並依據一偏壓訊號而產生一輸出電流。壓控振盪器依據控制電壓產生一輸出訊號。偏壓轉換器耦接於壓控振盪器與電荷泵之間，用以依據控制電壓產生偏壓訊號。
根據本揭露之第二方面，提出一種鎖相迴路系統，包括一電荷泵、一壓控振盪器以及一偏壓轉換器。電荷泵基於一相位頻率偵測訊號而輸出一控制電壓，並依據一偏壓訊號而產生一輸出電流。壓控振盪器依據控制電壓產生一輸出訊號。偏壓轉換器耦接於壓控振盪器與電荷泵之間，其包括一第一電晶體及一電流轉電壓區塊。第一電晶體被控制電壓偏壓以產生與控制電壓成比例之一電流。電流轉電壓區塊接收電流，並依據電流輸出偏壓訊號。
為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉一實施例，並配合所附圖式，作詳細說明如下：
本揭露所提出之鎖相迴路(phase-locked loop，PLL)系統，可以改善在不同乘數N值下單位增益頻率一致性(consistency)，故可以擴展頻率乘除運算的範圍。
本揭露提出一種鎖相迴路系統，包括一電荷泵、一壓控振盪器以及一偏壓轉換器。電荷泵基於一相位頻率偵測訊號而輸出一控制電壓，並依據一偏壓訊號而產生一輸出電流。壓控振盪器依據控制電壓產生一輸出訊號。偏壓轉換器耦接於壓控振盪器與電荷泵之間，用以依據控制電壓產生偏壓訊號。
請參照第1圖，其繪示依照一實施範例之鎖相迴路系統之方塊圖。鎖相迴路系統100包括一相位頻率偵測器(phase frequency detector，PFD)110、一電荷泵(charge pump)120、一壓控振盪器(voltage-controlled oscillator，VCO)130、一偏壓轉換器(bias converter)140、一濾波器150以及一除頻器(divider)160。其中，濾波器150耦接於電荷泵120與壓控振盪器130之間；除頻器160耦接於壓控振盪器130與相位頻率偵測器110之間。
鎖相迴路系統100會產生一輸出訊號CKVCO，此輸出訊號CKVCO的頻率趨向並最終鎖定於一目標頻率，此目標頻率基於輸入相位頻率偵測器110之一參考訊號CKREF而得到，例如為參考訊號CKREF之頻率的N倍而得，如等式(1)所式。
F (CKVCO )=N ×F (CKREF )　eq.(1)
相位頻率偵測器110接收參考訊號CKREF與一回饋訊號CKFB，並比較參考訊號CKREF與回饋訊號CKFB的頻率以產生一相位頻率偵測訊號UP/DN至電荷泵120。其中回饋訊號CKFB例如由除頻器160將輸出訊號CKVCO除以N倍頻而產生。相位頻率偵測器110實質上可偵測到輸出訊號之頻率CKVCO與目標頻率間的差異。
電荷泵120基於相位頻率偵測訊號UP/DN而輸出一控制電壓VCNTL，並依據一偏壓訊號BN而產生一輸出電流IP ，其中輸出電流IP 係安排為與控制電壓VCNTL成比例，如等式(2)所式。
壓控振盪器130依據控制電壓VCNTL產生輸出訊號CKVCO，輸出訊號CKVCO的頻率與控制電壓VCNTL成比例，如等式(3)所式，其中K為常數。
F (CKVCO )=K ×VCNTL 　eq.(3)
偏壓轉換器140耦接於壓控振盪器130與電荷泵120之間，用以依據控制電壓VCNTL產生偏壓訊號BN。綜合上述等式(1)~(3)，可以得到等式(4)。由等式(4)中可以得知，在本實施範例中，輸出電流IP 與除頻器160的乘數N值成比例。
茲舉濾波器150具有一串聯電容CS 、一串聯電阻R以及一並聯電容CP 為例做說明，並假定本實施例中的鎖相迴路系統100為三階鎖相迴路。承上，可以得到單位增益頻率ω U ，如等式(5)所示。
觀察等式(5)可以得知，由於本實施例將輸出電流IP 設定為與除頻器160的乘數N值成比例，可使得使單位增益頻率ω U 實質上為固定不變。換言之，即使N值改變，單位增益頻率ω U 仍可維持為定值，進一步擴展頻率乘除運算或輸出頻率的範圍，並使鎖相迴路系統100維持良好的穩定性。
較佳地，偏壓轉換器140可配置為依據控制電壓VCNTL產生一第一電流，其中第一電流並安排為與控制電壓VCNTL成比例，偏壓轉換器140並依據第一電流輸出偏壓訊號BN。請參照第2A圖，其繪示依照一實施範例之偏壓轉換器之電路圖。偏壓轉換器140包括一第一電晶體M1以及一電流轉電壓區塊142。第一電晶體M1被控制電壓VCNTL偏壓在一三極體區以產生與控制電壓VCNTL成比例之一第二電流I2 。電流轉電壓區塊142接收第二電流I2 ，並依據第二電流I2 輸出偏壓訊號BN。換言之，於此實施例中，第二電流I2 係作為第一電流I1 之一電流成分。
第2A圖亦顯示電流轉電壓區塊142之一細部架構之實施例。如第2A圖所示，電流轉電壓區塊142可包括一第二電晶體M2以及一放大器143。第二電晶體M2具有一第一端耦接至第一電晶體M1並接收第二電流I2 以作為第一電流I1 之電流成分。放大器143具有一第一輸入端耦接至第二電晶體M2之第一端，一第二輸入端接收一輸入電壓VD，一輸出端耦接至第二電晶體M2之控制端，並依據第一電流I1 輸出偏壓訊號BN。第2A圖所示之偏壓轉換器140適用於參考訊號CKREF之頻率固定，且對應於不同的N值以使得輸出訊號CKVCO的頻率趨向於不同的目標頻率。
請參照第2B圖，其繪示依照另一實施範例之偏壓轉換器之電路圖。如第2B圖所示，偏壓轉換器140可更包括一電流源區塊144，受控於一選擇訊號CSSEL，以複製第二電流I2 而產生一第三電流I3 作為第一電流I1 之另一電流成分，並提供第三電流I3 至電流轉電壓區塊142，以使電流轉電壓區塊142依據第一電流I1 (此時為第二電流I2 與第三電流I3 之和)來輸出偏壓訊號BN。
更具體言之，電流源區塊144可包括如第2B圖所示之由第一電晶體M1分別與多個電晶體MN ~MN+m 相並聯耦接所組成之多個電流鏡。此些電流鏡受控於選擇訊號CSSEL而導通或關閉，並用以複製第二電流I2 為一第三電流I3 ，且提供第三電流I3 至電流轉電壓區塊142以作為第一電流I1 在第二電流I2 外之另一電流成分。
選擇訊號CSSEL實質上指示第三電流I3 與第二電流I2 間之一複製倍率，此複製倍率例如與參考訊號CKREF之頻率成反比。舉例來說，當目標頻率確定，則對應不同的參考訊號CKREF，N值改變，輸出電流IP 亦要隨著N值改變。而輸出電流IP 的大小相關於這些電流鏡之導通數目。換言之，這些電流鏡之導通數目係與參考訊號CKREF之頻率成反比。當參考訊號CKREF之頻率較大，N值須較小，輸出電流IP 亦較小，選擇訊號CSSEL控制導通之電流鏡數目減少；當參考訊號CKREF之頻率較小，N值須較大，輸出電流IP 亦較大，選擇訊號CSSEL控制導通之電流鏡數目增加。第2B圖所示之偏壓轉換器140’適用於目標頻率固定，且對應於不同的參考訊號CKREF之頻率，調整N值/輸出電流IP 以使得輸出訊號CKVCO的頻率趨向於目標頻率。換言之，藉由使得電荷泵120的輸出電流IP 與輸入訊號CKREF的頻率成反比，可進一步使得鎖相迴路系統100在輸入頻率的大範圍中，維持良好的穩定性。
如前曾述，偏壓訊號BN實質上被輸出至電荷泵120內之電流鏡電路以複製第一電流I1 為輸出電流IP 。請參照第3圖，其繪示依照一實施範例之電荷泵之電路圖。電荷泵120包括一第一差動偏壓電流源122以及一第二差動偏壓電流源124。第一差動偏壓電流源122耦接至相位頻率偵測訊號之一第一訊號成分DN與偏壓訊號BN，並產生一閘控訊號。第二差動偏壓電流源124耦接至相位頻率偵測訊號之一第二訊號成分UP、閘控訊號與偏壓訊號BN， 並產生控制電壓VCNTL與輸出電流IP 。
第一差動偏壓電流源122可包括一第一偏壓電晶體B1、一第一差動輸入對(D11 ,D12 )以及一第一主動負載123。第一偏壓電晶體B1具有一閘極耦接至偏壓訊號BN。第一差動輸入對(D11 ,D12 )耦接至第一偏壓電晶體B1，並接收第一訊號成分DN與其反相訊號DNB。第一主動負载123耦接至第一差動輸入對(D11 ,D12 )，並產生閘控訊號。第二差動偏壓電流源124可包括一第二偏壓電晶體B2、一第二差動輸入對(D21 ,D22 )以及一第二主動負載125。第二偏壓電晶體B2具有一閘極耦接至偏壓訊號BN。第二差動輸入對(D21 ,D22 )耦接至第二偏壓電晶體B2，並接收第二訊號成分UP與其反相訊號UPB。第二主動負载125耦接至閘控訊號，並產生控制電壓VCNTL與輸出電流IP 。
綜合上述，由於第一電流I1 與控制電壓VCNTL成比例，且輸出電流IP 由第一電流I1 複製得到，故輸出電流IP 與控制電壓VCNTL成比例。此外，輸出訊號CKVCO的頻率與控制電壓VCNTL成比例，因此輸出電流IP 與輸出訊號CKVCO的頻率成比例，如前述所提之等式(4)所示。請參照第4圖，其繪示依照一實施範例之增益頻率與相位邊際之示意圖。在鎖相迴路系統中，單位增益頻率ω U 會被要求對應到最大相位邊際(phase margin)，如曲線C10所示。然而，傳統的鎖相迴路系統在N值改變的情況下，曲線會移動而得到如曲線C20，而使得單位增益頻率ω U 無法對應到最大相位邊際。但在本實施例中，偏壓轉換器140控制輸出電流IP 與乘數N值成比例。如此一來，當N值 改變時，電荷泵120的輸出電流IP 會跟著改變而補償掉N改變的量，使得單位增益頻率ω U 可以維持不變，而如曲線C10所示維持於對應到最大相位邊際。結果，鎖相迴路系統100中頻率乘除處理的範圍，或是輸出訊號CKVCO之頻率範圍，可以擴大。
本揭露上述實施例所揭露之鎖相迴路系統，藉由使得電荷泵的輸出電流與N值成正比，故單位增益頻率可以維持並對應至最大相位邊際，改善在不同乘數N值下的單位增益頻率一致性，進而得可以擴展頻率乘除運算或輸出頻率的範圍。此外，藉由使得電荷泵的輸出電流與輸入訊號的頻率成反比，可進一步使得鎖相迴路系統在輸入頻率的大範圍中，維持良好的穩定性。
綜上所述，雖然本發明已以多個實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧鎖相迴路系統
110‧‧‧相位頻率偵測器
120‧‧‧電荷泵
122‧‧‧第一差動偏壓電流源
123‧‧‧第一主動負載
124‧‧‧第二差動偏壓電流源
125‧‧‧第二主動負載
130‧‧‧壓控振盪器
140、140’‧‧‧偏壓轉換器
142‧‧‧電流轉電壓區塊
144‧‧‧電流源區塊
150‧‧‧濾波器
160‧‧‧除頻器
第1圖繪示依照一實施範例之鎖相迴路系統之方塊圖。
第2A圖繪示依照一實施範例之偏壓轉換器之電路圖。
第2B圖繪示依照另一實施範例之偏壓轉換器之電路圖。
第3圖繪示依照一實施範例之電荷泵之電路圖。
第4圖繪示依照一實施範例之增益頻率與相位邊際之示意圖。
100．．．鎖相迴路系統
110．．．相位頻率偵測器
120．．．電荷泵
130．．．壓控振盪器
140．．．偏壓轉換器
150．．．濾波器
160．．．除頻器

Claims (21)

  1. 一種鎖相迴路系統，包括：一電荷泵，基於一相位頻率偵測訊號而輸出一控制電壓，並依據一偏壓訊號而產生一輸出電流；一壓控振盪器，依據該控制電壓產生一輸出訊號；以及一偏壓轉換器，耦接於該壓控振盪器與該電荷泵之間，用以依據該控制電壓產生該偏壓訊號；其中該偏壓轉換器係依據該控制電壓以產生一第一電流，該第一電流係與該控制電壓成一比例，該偏壓轉換器並依據該第一電流輸出該偏壓訊號。
  2. 如申請專利範圍第1項所述之鎖相迴路系統，其中該輸出電流係與該控制電壓成一比例。
  3. 如申請專利範圍第1項所述之鎖相迴路系統，其中該偏壓轉換器包括：一第一電晶體，被該控制電壓偏壓以產生一第二電流作為該第一電流之一電流成分；以及一電流轉電壓區塊，接收該第二電流，並依據該第二電流輸出該偏壓訊號。
  4. 如申請專利範圍第3項所述之鎖相迴路系統，其中該第一電晶體被該控制電壓偏壓在一三極體區，以產生與該控制電壓成比例之該第二電流。
  5. 如申請專利範圍第3項所述之鎖相迴路系統，其中該電流轉電壓區塊包括：一第二電晶體，具有一第一端耦接至該第一電晶體； 以及一放大器，具有一第一輸入端耦接至該第二電晶體之第一端，一第二輸入端接收一輸入電壓，一輸出端耦接至該第二電晶體之控制端並輸出該偏壓訊號。
  6. 如申請專利範圍第3項所述之鎖相迴路系統，其中該偏壓轉換器更包括：一電流源區塊，受控於一選擇訊號，以複製該第二電流而產生一第三電流作為該第一電流之另一電流成分，並提供該第三電流至該電流轉電壓區塊，以使該電流轉電壓區塊依據該第二電流與該第三電流來輸出該偏壓訊號。
  7. 如申請專利範圍第6項所述之鎖相迴路系統，其中該電流源區塊係包括複數個電流鏡，該些電流鏡之導通數目係受控於該選擇訊號。
  8. 如申請專利範圍第6項所述之鎖相迴路系統，更包括一相位頻率偵測器，接收一參考訊號與一回饋訊號，並產生該相位頻率偵測訊號至該電荷泵，其中該回饋訊號係依據該輸出訊號而產生，且該選擇訊號係取決於該參考訊號之頻率。
  9. 如申請專利範圍第8項所述之鎖相迴路系統，其中該選擇訊號係指示該第三電流與該第二電流間之一複製倍率，該複製倍率係與該參考訊號之頻率成反比。
  10. 如申請專利範圍第1項所述之鎖相迴路系統，更包括：一相位頻率偵測器，接收一參考訊號與一回饋訊號，並產生該相位頻率偵測訊號至該電荷泵，其中該回饋訊號 係依據該輸出訊號而產生。
  11. 如申請專利範圍第10項所述之鎖相迴路系統，更包括：一除頻器，耦接於該壓控振盪器與該相位頻率偵測器之間。
  12. 如申請專利範圍第1項所述之鎖相迴路系統，更包括：一濾波器，耦接於該電荷泵與該壓控振盪器之間。
  13. 如申請專利範圍第1項所述之鎖相迴路系統，其中該偏壓轉換器係包括：一第一電晶體，具有一控制端耦接至該控制電壓；一第二電晶體，具有一第一端耦接至該第一電晶體之一第一端；以及一放大器，具有一第一輸入端耦接至該第二電晶體之第一端，一第二輸入端耦接一輸入電壓，一輸出端耦接至該第二電晶體之一控制端並輸出該偏壓訊號。
  14. 如申請專利範圍第13項所述之鎖相迴路系統，其中該偏壓轉換器更包括：複數個電流鏡，與該第一電晶體相並聯耦接，並受控於一選擇訊號而導通或關閉。
  15. 如申請專利範圍第14項所述之鎖相迴路系統，更包括一相位頻率偵測器，接收一參考訊號與一回饋訊號，並產生該相位頻率偵測訊號至該電荷泵，其中該回饋訊號係依據該輸出訊號而產生，該選擇訊號係取決於該參考訊號之頻率，且該偏壓轉換器之該些電流鏡之導通數目 係與該參考訊號之頻率成反比。
  16. 如申請專利範圍第1項所述之鎖相迴路系統，其中該電荷泵包括：一第一差動偏壓電流源，耦接至該相位頻率偵測訊號之一第一訊號成分與該偏壓訊號，並產生一閘控訊號；以及一第二差動偏壓電流源，耦接至該相位頻率偵測訊號之一第二訊號成分、該閘控訊號與該偏壓訊號，並產生該控制電壓與該輸出電流。
  17. 如申請專利範圍第16項所述之鎖相迴路系統，其中該第一差動偏壓電流源包括：一第一偏壓電晶體，具有一閘極耦接至該偏壓訊號；一第一差動輸入對，耦接至該第一偏壓電晶體，並接收該第一訊號成分與其反相訊號；以及一第一主動負载，耦接至該第一差動輸入對，並產生該閘控訊號。
  18. 如申請專利範圍第16項所述之鎖相迴路系統，其中該第二差動偏壓電流源包括：一第二偏壓電晶體，具有一閘極耦接至該偏壓訊號；一第二差動輸入對，耦接至該第二偏壓電晶體，並接收該第二訊號成分與其反相訊號；以及一第二主動負载，耦接至該閘控訊號，並產生該控制電壓與該輸出電流。
  19. 一種鎖相迴路系統，包括：一電荷泵，基於一相位頻率偵測訊號而輸出一控制電 壓，並依據一偏壓訊號而產生一輸出電流；一壓控振盪器，依據該控制電壓產生一輸出訊號；以及一偏壓轉換器，耦接於該壓控振盪器與該電荷泵之間，包括：一第一電晶體，被該控制電壓偏壓以產生與該控制電壓成比例之一電流；及一電流轉電壓區塊，接收該電流，並依據該電流輸出該偏壓訊號。
  20. 如申請專利範圍第19項所述之鎖相迴路系統，其中該偏壓轉換器更包括：一電流源區塊，受控於一選擇訊號，以複製該電流來產生另一電流，並提供該另一電流至該電流轉電壓區塊，以使該電流轉電壓區塊依據該電流與該另一電流來輸出該偏壓訊號。
  21. 如申請專利範圍第20項所述之鎖相迴路系統，更包括：一相位頻率偵測器，接收一參考訊號與一回饋訊號，並產生一相位頻率偵測訊號至該電荷泵；其中，該電流源區塊係包括複數個電流鏡，該些電流鏡之導通數目係與該參考訊號之頻率成反比。
TW101103307A 2012-02-01 2012-02-01 鎖相迴路系統 TWI466448B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101103307A TWI466448B (zh) 2012-02-01 2012-02-01 鎖相迴路系統
US13/658,091 US8749284B2 (en) 2012-02-01 2012-10-23 Phase-locked loop system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101103307A TWI466448B (zh) 2012-02-01 2012-02-01 鎖相迴路系統

Publications (2)

Publication Number Publication Date
TW201334421A TW201334421A (zh) 2013-08-16
TWI466448B true TWI466448B (zh) 2014-12-21

Family

ID=48869694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101103307A TWI466448B (zh) 2012-02-01 2012-02-01 鎖相迴路系統

Country Status (2)

Country Link
US (1) US8749284B2 (zh)
TW (1) TWI466448B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8917126B1 (en) * 2013-12-23 2014-12-23 International Business Machines Corporation Charge pump operating voltage range control using dynamic biasing
KR102204174B1 (ko) * 2014-01-13 2021-01-18 한국전자통신연구원 전하 펌프 회로 및 이를 포함하는 위상 고정 루프
CN106559072B (zh) * 2015-09-25 2020-03-31 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
US10361707B2 (en) * 2017-11-29 2019-07-23 International Business Machines Corporation Efficient differential charge pump with sense and common mode control
CN112383304B (zh) * 2020-10-13 2021-06-08 华南理工大学 一种基于单极型薄膜晶体管的电荷泵锁相环、芯片及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101292A1 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Self-biasing phase-locked loop system
US7030688B2 (en) * 2002-05-22 2006-04-18 Matsushita Electric Industrial Co., Ltd. Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020101292A1 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Self-biasing phase-locked loop system
US7030688B2 (en) * 2002-05-22 2006-04-18 Matsushita Electric Industrial Co., Ltd. Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit

Also Published As

Publication number Publication date
US20130194012A1 (en) 2013-08-01
US8749284B2 (en) 2014-06-10
TW201334421A (zh) 2013-08-16

Similar Documents

Publication Publication Date Title
TWI466448B (zh) 鎖相迴路系統
CN105720975B (zh) 具有跨工艺、电压和温度被补偿的带宽的锁相环(pll)
US8085098B2 (en) PLL circuit
US7646253B2 (en) Frequency-locked clock generator
US7545223B2 (en) PLL circuit
US7728676B2 (en) Voltage-controlled oscillator with control range limiter
US20080088379A1 (en) Current device and method for phase-locked loop
US20090066446A1 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
TWI668965B (zh) 時脈產生電路及時脈產生方法
TWI660586B (zh) 時脈調整電路及時脈調整方法
US20090256605A1 (en) Phase controlling apparatus, phase-control printed board, and controlling method
JP2008271599A (ja) Ｐｌｌ回路の電圧制御発振器における漏洩電流を補償する回路構成
US9041474B2 (en) Phase locked loop with bandwidth control
US8432200B1 (en) Self-tracking adaptive bandwidth phase-locked loop
JPWO2008084525A1 (ja) バラツキ補正方法、ｐｌｌ回路及び半導体集積回路
US20090273405A1 (en) Architecture for maintaining constant voltage-controlled oscillator gain
CN109656304B (zh) 电流产生电路及其霍尔电路
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
JP2006211376A (ja) Ｐｌｌ回路及びそのプログラム
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
TWI392236B (zh) 時脈產生電路、晶片與時脈產生方法
KR20100001696A (ko) 개선된 루프 필터를 포함하는 위상 동기 루프
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
CN110635789B (zh) 时钟调整电路及时钟调整方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees