CN109656304B - 电流产生电路及其霍尔电路 - Google Patents
电流产生电路及其霍尔电路 Download PDFInfo
- Publication number
- CN109656304B CN109656304B CN201811523462.6A CN201811523462A CN109656304B CN 109656304 B CN109656304 B CN 109656304B CN 201811523462 A CN201811523462 A CN 201811523462A CN 109656304 B CN109656304 B CN 109656304B
- Authority
- CN
- China
- Prior art keywords
- output
- circuit
- current
- clock signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000002596 correlated effect Effects 0.000 claims 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 22
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 22
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 12
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 8
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
公开了一种电流产生电路。电流产生电路包括参考时钟产生电路、锁相环电路和输出电路。参考时钟产生电路提供参考时钟信号，其中，参考时钟信号的频率与参考电压相关联。锁相环电路输出校准时钟信号，锁相环电路接收参考时钟信号和锁相环电路输出的校准时钟信号，根据校准时钟信号和参考时钟信号之间的相位差对校准时钟信号进行调节以使校准时钟信号与参考时钟信号的相位差减小。输出电路耦接至锁相环电路，锁相环电路控制输出电路以使得输出电路根据校准时钟信号和参考时钟信号之间的相位差产生输出电流。利用本发明提出的电流产生电路，能够产生和参考电压成比例的输出电流，可应用在有如是需求的电路中。
Description
技术领域
本发明涉及电子电路，更具体地，本发明涉及电流产生电路及霍尔电路。
背景技术
在一些应用场合中，例如某些霍尔电路中，需要生成和一参考电压成比例的电流。例如，对于典型的PTAT(Proportional to absolute temperature)电流产生电路来说，其生成的PTAT电流和绝对温度相关，而和参考电压无关。然而，对于某些应用中的PTAT电流，例如，用作某些霍尔电路偏置电流的PTAT电流，我们希望其与参考电压相关联，会随着参考电压的变化而变化，例如，和参考电压成比例，如成正比。
因此，需要提出一种输出电流和参考电压相关联的电流产生电路。
发明内容
依据本发明实施例的一个方面，提出了一种电流产生电路，包括：参考时钟产生电路，提供参考时钟信号，其中，参考时钟信号的频率与参考电压相关联；锁相环电路，输出校准时钟信号，锁相环电路接收参考时钟信号和锁相环电路输出的校准时钟信号，根据校准时钟信号和参考时钟信号之间的相位差对校准时钟信号进行调节以使校准时钟信号与参考时钟信号的相位差减小；以及输出电路，耦接至锁相环电路，锁相环电路控制输出电路以使得输出电路根据校准时钟信号和参考时钟信号之间的相位差产生输出电流。
依据本发明实施例的另一个方面，提出了一种霍尔电路，包括：电流产生电路，产生输出电流；霍尔传感器，耦接至电流产生电路以接收输出电流，霍尔传感器根据输出电流产生霍尔电压；以及放大系统，耦接至霍尔传感器以接收霍尔电压，并根据霍尔电压产生输出电压。其中，电流产生电路包括：参考时钟产生电路，提供参考时钟信号，其中，参考时钟信号的频率与参考电压相关联；锁相环电路，输出校准时钟信号，锁相环电路接收参考时钟信号和锁相环电路输出的校准时钟信号，根据校准时钟信号和参考时钟信号之间的相位差对校准时钟信号进行调节以使校准时钟信号与参考时钟信号的相位差减小；以及输出电路，耦接至锁相环电路，锁相环电路控制输出电路以使得输出电路根据校准时钟信号和参考时钟信号之间的相位差产生输出电流。
利用本发明实施例提出的电流产生电路，能够产生和参考电压成比例的电流，可应用在有如是需求的电路，如霍尔电路中。
附图说明
图1示出依据本发明一实施例的电流产生电路100。
图2示出依据本发明一实施例的用作图1所示参考时钟产生电路101的参考时钟产生电路200。
图3示出依据本发明一实施例的用作图1所示锁相环电路102的锁相环电路300。
图4示出依据本发明一实施例的用于图3所示压控振荡电路VCO的压控振荡电路400。
图5示出依据本发明一实施例的输出电路500。
图6示出将图2～5中各个电路结合生成的电流产生电路600。
图7示出图6所示电流产生电路600的仿真结果图。
图8示出依据本发明一实施例的的霍尔电路800。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1示出依据本发明一实施例的电流产生电路100。如图1所示，电流产生电路100示例性地包括参考时钟产生电路101、锁相环电路102和输出电路103。参考时钟产生电路101提供参考时钟信号CLK1，其中，参考时钟信号CLK1具有频率fCLK1，且其中，频率fCLK1和一参考电压VREF相关联，即，频率fCLK1随着参考电压VREF的变化而变化。更具体地，频率fCLK1和参考电压VREF成正比。
图2示出依据本发明一实施例的用作图1所示参考时钟产生电路101的参考时钟产生电路200。如图2所示，参考时钟产生电路200示例性地包括参考电流源CS1、第一电容C1、第一开关S1、第一比较器CMP1以及第一反相器INV1。参考电流源CS1具有输出端，参考电流源CS1在输出端提供参考电流IREF，参考电流IREF和一参考电压VREF成正比，即IREF＝k×VREF，其中，k为比例因子，且参考电流IREF具有从参考电流源CS1流出的方向。第一电容C1和第一开关S1均耦接于参考电流源CS1的输出端和参考地GND之间，第一电容C1上具有第一电容电压VC1。第一比较器CMP1具有第一输入端、第二输入端和输出端，其第一输入端接收第一电压V1，其第二输入端耦接至参考电流源CS1的输出端以接收第一电容C1上的第一电容电压VC1。在一个实施例中，第一电压V1为带隙基准电压，采用带隙基准电压作为第一电压V1可以使参考时钟产生电路200的精度控制在2％以内。在一个实施例中，第一比较器CMP1的第一输入端为同相端，且第一比较器CMP1的第二输入端为反相端。第一比较器CMP1将第一电压V1与第一电容电压VC1进行比较，并在其输出端产生第一比较信号SCMP1。第一反相器INV1具有输入端和输出端，其中，第一反相器INV1的输入端耦接至第一比较器CMP1的输出端以接收第一比较信号SCMP1，第一反相器INV1的输出端提供参考时钟信号CLK1，且第一反相器INV1的输出端耦接至第一开关S1以控制第一开关S1的导通与关断。
参考时钟产生电路200在工作时，参考电流IREF对第一电容C1充电，第一电容C1上的第一电容电压VC1从零逐渐增大，直到增大至第一电压V1。在此过程中，由于第一电容电压VC1小于第一电压V1，第一比较器CMP1输出高电平的第一比较信号SCMP1，而经第一反相器INVl对该高电平的第一比较信号SCMP1反相后，参考时钟产生电路200生成低电平的参考时钟信号CLK1。该低电平的参考时钟信号CLK1被提供至第一开关S1，控制第一开关S1关断，使得第一电容C1在此过程中能够一直充电。而在第一电容电压VC1达到第一电压V1后，第一比较器CMP1输出低电平的第一比较信号SCMP1，而经第一反相器INV1对该低电平的第一比较信号SCMP1反相后，参考时钟产生电路200生成高电平的参考时钟信号CLK1。该高电平的参考时钟信号CLK1被提供至第一开关S1，控制第一开关S1导通，使得第一电容C1放电，第一电容电压VC1重新归置为零。如此地，参考时钟产生电路200进入下一个新的周期，由参考电流IREF再对第一电容C1充电，第一电容C1上的第一电容电压VC1再次从零开始逐渐增大，参考时钟产生电路200周而复始地工作。
由上述工作过程可以容易得出，参考时钟信号CLK1的频率fCLK1为：
锁相环电路102用于产生校准时钟信号CLK2。锁相环电路102耦接至参考时钟产生电路101以接收参考时钟信号CLK1，另外，锁相环电路102还接收其输出的校准时钟信号CLK2。锁相环电路102根据校准时钟信号CLK2与参考时钟信号CLK1之间的相位差DPH对校准时钟信号CLK2进行调节，以使得校准时钟信号CLK2与参考时钟信号CLK1之间的相位差DPH逐渐减小，最后，校准时钟信号CLK2的相位与参考时钟信号CLK1的相位相对齐，锁相环电路102将校准时钟信号CLK2的相位锁定。
图3示出依据本发明一实施例的用作图1所示锁相环电路102的锁相环电路300。如图3所示，锁相环电路300示例性地包括鉴相电路PD、低通滤波电路LPF以及压控振荡电路VCO。鉴相电路PD具有第一输入端、第二输入端和输出端，其中，鉴相电路PD的第一输入端接收参考时钟信号CLK1，鉴相电路PD的第二输入端接收校准时钟信号CLK2，鉴相电路PD根据校准时钟信号CLK2和参考时钟信号CLK1之间的相位差DPH产生误差电压信号SPD，误差电压信号SPD与相位差DPH之间具有函数关系，该函数关系可以是余弦型、锯齿型或三角型等。在一个实施例中，误差电压信号SPD的平均值与相位差DPH成线性关系。在进一步的实施例中，误差电压信号SPD的平均值与相位差DPH成正比例关系。在另一实施例中，鉴相电路PD可以通过异或门实现。
低通滤波电路LPF具有输入端和输出端，其中，低通滤波电路LPF的输入端耦接至鉴相电路PD以接收误差电压信号SPD，低通滤波电路LPF对误差电压信号SPD进行高频滤波以在其输出端获得滤波信号VLPF。在一个实施例中，低通滤波电路LPF为典型的LC低通滤波电路。
压控振荡电路VCO具有输入端和输出端，压控振荡电路的输入端耦接至低通滤波电路LPF以接收滤波信号VLPF，压控振荡电路VCO在输出端产生校准时钟信号CLK2，压控振荡电路VCO根据滤波信号VLPF对校准时钟信号CLK2进行调节，以改变校准时钟信号CLK2的频率，使校准时钟信号CLK2与参考时钟信号CLKl之间的相位差减小。
图4示出依据本发明一实施例的用于图3所示压控振荡电路VCO的压控振荡电路400。如图4所示，压控振荡电路400示例性地包括受控电流源CS2以及校准时钟产生电路402。其中，受控电流源CS2接收滤波信号VLPF，并根据滤波信号VLPF产生一受控电流ILPF。在一实施例中，受控电流ILPF和滤波信号VLPF成正比。
校准时钟产生电路402耦接至受控电流源CS2，并根据受控电流ILPF产生校准时钟信号CLK2，校准时钟信号CLK2的频率fCLK2与受控电流ILPF成正比。校准时钟产生电路402包括第二电容C2、第二开关S2、第二比较器CMP2以及第二反相器INV2。第二电容C2和第二开关S2均耦接于受控电流源CS2和参考地GND之间，第二电容C2上具有第二电容电压VC2。第二比较器CMP2具有第一输入端、第二输入端和输出端，其第一输入端接收第二电压V2，其第二输入端耦接至受控电流源CS2的输出端以接收第二电容C2上的第二电容电压VC2。在一个实施例中，第二电压V2是在带隙基准电流源中常见的三极管结电压VTln8，其中VT为热电压。在一个实施例中，第二比较器CMP2的第一输入端为同相端，且第二比较器CMP2的第二输入端为反相端。第二比较器CMP2将第二电压V2与第二电容电压VC2进行比较，并在其输出端产生第二比较信号SCMP2。第二反相器INV2具有输入端和输出端，其中，第二反相器INV2的输入端耦接至第二比较器CMP2的输出端，第二反相器INV2的输出端提供参考时钟信号CLK2，且第二反相器INV2的输出端耦接至第二开关S2以控制第二开关S2的导通与关断。
校准时钟产生电路402在工作时，受控电流ILPF对第二电容C2充电，第二电容C2上的第二电容电压VC2从零逐渐增大，直到增大至第二电压V2。在此过程中，由于第二电容电压VC2小于第二电压V2，第二比较器CMP2输出高电平的第二比较信号SCMP2，而经第二反相器INV2对该高电平的第二比较信号SCMP2反相后，校准时钟产生电路402生成低电平的校准时钟信号CLK2。该低电平的校准时钟信号CLK2被提供至第二开关S2，控制第二开关S2关断，使得第二电容C2在此过程中能够一直充电。而在第二电容电压VC2达到第二电压V2后，第二比较器CMP2输出低电平的第二比较信号SCMP2，而经第二反相器INV2对该低电平的第二比较信号SCMP2反相后，校准时钟产生电路402生成高电平的校准时钟信号CLK2。该高电平的校准时钟信号CLK2被提供至第二开关S2，控制第二开关S2导通，使得第二电容C2放电，第二电容电压VC2重新归置为零。如此地，校准时钟产生电路402进入下一个新的周期，由受控电流ILPF再对第二电容C2充电，第二电容C2上的第二电容电压VC2再次从零开始逐渐增大，校准时钟产生电路402周而复始地工作。
由上述工作过程可以容易得出，校准时钟信号CLK2的频率fCLK2为：
本领域技术人员应当理解，图4所示校准时钟产生电路402的结构仅为示例性，其它合适的、能够使校准时钟信号CLK2的频率fCLK2与受控电流ILPF成正比的结构也适用于本发明。
图5示出依据本发明一实施例的用于图4的输出电路500。如图5所示，输出电路500包括电流镜CM。电流镜CM具有输入端、第一输出端和第二输出端，其中，电流镜CM的输入端耦接至受控电流源CS2，电流镜CM根据受控电流ILPF在第一输出端产生和受控电流ILPF成正比的输出电流IOUT，且在第二输出端产生和受控电流ILPF成正比的校准电流ICLK2。结合图4，校准时钟产生电路402耦接至电流镜CM以接收校准电流ICLK2并根据校准电流ICLK0产生校准时钟信号CLK2，其中，校准时钟信号CLK2的频率与校准电流ICLK2成正比。进一步地，电流镜CM包括第一开关管M1、第二开关管M2和第三开关管M3。第一开关管M1、第二开关管M2和第三开关管M3均具有第一端、第二端和控制端。第一开关管M1、第二开关管M2和第三开关管M3的第一端均耦接至供电电压VCC，第一开关管M1、第二开关管M2和第三开关管M3的控制端均耦接在一起。第一开关管M1的第二端作为电流镜CM的输入端耦接至受控电流源CS2以接收受控电流ILPF，第二开关管M2和第三开关管M3的第二端分别作为电流镜CM的第一输出端和第二输出端以输出电流作为输出电路的输出电流IOUT和校准电流ICLK2。根据电流镜的工作原理可知，电流ICLK2和IOUT均和受控电流ILPF成比例，其比例系数与第二开关管M2和第三开关管M3相对于第一开关管M1的尺寸相关。在一个实施例中，第二开关管M2和第三开关管M3具有相同的尺寸。本领域技术人员应当理解，图5所示输出电路500的结构仅为示例性，其它合适的、能够使输出电流IOUT和校准电流ICLK2成比例的结构也适用于本发明。例如，在一个实施例中，输出电路可以包括一个第一受控电流源，其具有输入端和输出端，其中，第一受控电流源的输入端耦接至低通滤波电路以接收滤波信号，第一受控电流源在滤波信号的控制下产生和滤波信号成正比的电流作为输出电流。
如此，输出电流IOUT和校准电流ICLK2两者之间亦成比例。将图5所示的输出电路500与图4所示压控振荡电路400以及图3所示的锁相环电路300相结合应用在图1所示电流产生电路100中，由于输出电流IOUT和校准电流ICLK2两者之间成比例，而校准时钟信号CLK2的频率fCLK2与受控电流ILPF成正比，保证了输出电流IOUT和校准时钟信号CLK2的频率fCLK2亦成正比。另外，由于校准时钟信号CLK2的频率fCLK2受到参考时钟信号CLK1继而受到参考电压VREF的调节，会跟随参考电压VREF的变化而变化。因此，输出电流IOUT会跟随参考电压VREF的变化而变化，与参考电压VREF相关联。
图6示出将图2～5中各个电路结合生成的电流产生电路600。由对图2中参考时钟产生电路200的工作原理描述已经得出：
由对图4所示的校准时钟产生电路402的工作原理描述已经得出：
由图3所示锁相环电路300的工作原理描述可知，其控制：
fCLK1＝fCLK2
结合上述fCLK1和fCLK2的具体公式可得出：
在一个具体实施例中，采用V1＝Vbg，V2＝VTln8，其中，Vbg表示带隙基准电压，VT表示热电压，且采用C1＝C2的电容，可得出：
在图5所示的实施例中，采用尺寸均相同的开关管M1、M2和M3，可以得出：
IOUT＝ICLK2＝ILPF
最后，可以得到输出电流IOUT：
可见，采用上述电路得出的输出电流IOUT和参考电压VREF成正比，可应用于需要输出电流和参考电压成比例的场合中。尤其地，该输出电流可用作需要和参考电压成比例的PTAT电流。
图7示出图6所示电流产生电路600的仿真结果图，图中的纵坐标表示输出电流，图7示出参考电压VREF分别为3V，3.3V和3.6V时的输出电流。由图7所示仿真结果图可见，随着参考电压VREF的变化，输出电流也相应发生变化，即输出电流和参考电压VREF相关联。
图8示出依据本发明一实施例的的霍尔电路800。如图8所示，霍尔电路800包括电流产生电路801，产生输出电流IOUT，其中，输出电流IOUT和一参考电压成比例。电流产生电路801可以应用图1～7中所示电路的任意组合来实现。霍尔电路800还包括霍尔传感器H，霍尔传感器H耦接至电流产生电路801以接收输出电流IOUT，霍尔传感器H根据输出电流IOUT产生霍尔电压VIN。更具体地，霍尔传感器H具有第一接触点H1、第二接触点H2、第三接触点H3和第四接触点H4，其中，第一接触点H1耦接至电流产生电路801以接收输出电流IOUT，第二接触点H2耦接至参考地，第三接触点H3和第四接触点H4分别作为霍尔电压的同相输出端和反相输出端来输出双端霍尔电压VIN。霍尔电路800还包括放大系统A，放大系统A耦接至霍尔传感器H以接收霍尔电压VIN，并根据霍尔电压VIN产生输出电压VOUT。更具体地，放大系统A具有第一输入端、第二输出端和输出端，放大系统A的第一输入端和第二输入端分别耦接至霍尔传感器H的第三接触点H3和第四接触点H4以接收双端霍尔电压VIN，放大系统A将双端霍尔电压VIN进行放大以在输出端产生输出电压VOUT。
由于在所示霍尔电路800中采用了能产生输出电流IOUT和参考电压成比例的电流产生电路801，由霍尔传感器H和放大系统A的工作原理可知，霍尔电路800能使得霍尔电压VIN继而使得输出电压VOUT均与参考电压成比例，这能满足某些有如是需要的霍尔电路应用场合。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (11)
1.一种电流产生电路，包括：
参考时钟产生电路，提供参考时钟信号，其中，参考时钟信号的频率与参考电压相关联；
锁相环电路，输出校准时钟信号，锁相环电路接收参考时钟信号和锁相环电路输出的校准时钟信号，根据校准时钟信号和参考时钟信号之间的相位差对校准时钟信号进行调节以使校准时钟信号与参考时钟信号的相位差减小；以及
输出电路，耦接至锁相环电路，锁相环电路控制输出电路以使得输出电路根据校准时钟信号和参考时钟信号之间的相位差产生输出电流，使输出电流和参考电压相关联。
2.如权利要求1所述的电流产生电路，其中，参考时钟信号的频率与参考电压成正比。
3.如权利要求2所述的电流产生电路，其中，参考时钟产生电路包括：
参考电流源，具有输出端，参考电流源在输出端提供和参考电压成正比的参考电流；
第一电容和第一开关，均耦接于参考电流源的输出端和参考地之间，第一电容上具有第一电容电压；
第一比较器，具有第一输入端、第二输入端和输出端，其中，第一比较器的第一输入端接收第一电压，第一比较器的第二输入端耦接至参考电流源的输出端，第一比较器将第一电压与第一电容电压进行比较，并在第一比较器的输出端输出第一比较信号；以及
第一反相器，具有输入端和输出端，其中，第一反相器的输入端耦接至第一比较器的输出端，第一反相器的输出端输出参考时钟信号且第一反相器的输出端耦接至第一开关以控制第一开关的导通与关断。
4.如权利要求1所述的电流产生电路，其中，锁相环电路包括：
鉴相电路，具有第一输入端、第二输入端和输出端，鉴相电路的第一输入端耦接至参考时钟产生电路以接收参考时钟信号，鉴相电路的第二输入端接收校准时钟信号，鉴相电路根据校准时钟信号和参考时钟信号之间的相位差产生误差电压信号；
低通滤波电路，具有输入端和输出端，其中，低通滤波电路的输入端耦接至鉴相电路以接收误差电压信号，低通滤波电路对误差电压信号进行高频滤波以在输出端获得滤波信号；以及
压控振荡电路，具有输入端和输出端，压控振荡电路的输入端耦接至低通滤波电路以接收滤波信号，压控振荡电路在输出端产生校准时钟信号，压控振荡电路根据滤波信号改变校准时钟信号的频率，以使得产生的校准时钟信号与参考时钟信号之间的相位差减小。
5.如权利要求4所述的电流产生电路，其中，误差电压信号的平均值与校准时钟信号和参考时钟信号之间的相位差成线性关系。
6.如权利要求4所述的电流产生电路，其中，压控振荡电路包括：
受控电流源，耦接至低通滤波电路以接收滤波信号，受控电流源在滤波信号的控制下产生和滤波信号成正比的受控电流；以及
校准时钟产生电路，耦接至受控电流源，并根据受控电流产生校准时钟信号，其中，校准时钟信号的频率与受控电流成正比。
7.如权利要求6所述的电流产生电路，其中，校准时钟产生电路包括：
第二电容和第二开关，均耦接于受控电流源和参考地之间，第二电容上具有第二电容电压；
第二比较器，具有第一输入端、第二输入端和输出端，其中，第二比较器的第一输入端接收第二电压，第二比较器的第二输入端耦接至第二电容以接收第二电容电压，第二比较器将第二电压与第二电容电压进行比较，在第二比较器的输出端输出第二比较信号；以及
第二反相器，具有输入端和输出端，其中，第二反相器的输入端耦接至第二比较器的输出端，第二反相器的输出端输出校准时钟信号且耦接至第二开关以控制第二开关的导通与关断。
8.如权利要求6所述的电流产生电路，其中，输出电路包括电流镜，具有输入端、第一输出端和第二输出端，其中，电流镜的输入端耦接至受控电流源以接收受控电流，电流镜根据受控电流在第一输出端产生和受控电流成正比的输出电流且在第二输出端产生和受控电流成正比的校准电流，其中，校准时钟产生电路耦接至电流镜的第二输出端以接收校准电流并根据校准电流产生校准时钟信号。
9.如权利要求4所述的电流产生电路，其中，输出电路包括第一受控电流源，具有输入端和输出端，其中，第一受控电流源的输入端耦接至低通滤波电路以接收滤波信号，第一受控电流源在滤波信号的控制下产生和滤波信号成正比的电流作为输出电流。
10.一种霍尔电路，包括：
如权利要求1至9中任意一项所述的电流产生电路，产生输出电流；
霍尔传感器，耦接至电流产生电路以接收输出电流，霍尔传感器根据输出电流产生霍尔电压；以及
放大系统，耦接至霍尔传感器以接收霍尔电压，并根据霍尔电压产生输出电压。
11.如权利要求10所述的霍尔电路，其中，
霍尔传感器具有第一接触点、第二接触点、第三接触点和第四接触点，其中，第一接触点耦接至电流产生电路以接收输出电流，第二接触点耦接至参考地，第三接触点和第四接触点作为同相端和反相端输出双端霍尔电压；以及
放大系统具有第一输入端、第二输出端和输出端，放大系统的第一输入端和第二输入端分别耦接至霍尔传感器的第三接触点和第四接触点以接收双端霍尔电压，放大系统将双端霍尔电压进行放大以在输出端产生输出电压。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811523462.6A CN109656304B (zh) | 2018-12-13 | 2018-12-13 | 电流产生电路及其霍尔电路 |
| US16/711,391 US10976765B2 (en) | 2018-12-13 | 2019-12-11 | Current generating circuit generating a current relevant to a reference voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811523462.6A CN109656304B (zh) | 2018-12-13 | 2018-12-13 | 电流产生电路及其霍尔电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109656304A CN109656304A (zh) | 2019-04-19 |
| CN109656304B true CN109656304B (zh) | 2021-02-12 |
Family
ID=66113038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811523462.6A Active CN109656304B (zh) | 2018-12-13 | 2018-12-13 | 电流产生电路及其霍尔电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10976765B2 (zh) |
| CN (1) | CN109656304B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109656304B (zh) * | 2018-12-13 | 2021-02-12 | 成都芯源系统有限公司 | 电流产生电路及其霍尔电路 |
| CN114564068B (zh) * | 2022-03-02 | 2023-07-14 | 重庆吉芯科技有限公司 | 应用于高速adc输入缓冲器的自适应电流产生电路及方法 |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7216064B1 (en) * | 1993-09-21 | 2007-05-08 | Intel Corporation | Method and apparatus for programmable thermal sensor for an integrated circuit |
| JPH1084278A (ja) * | 1996-09-10 | 1998-03-31 | Nec Corp | Ｐｌｌ回路 |
| JP2003133949A (ja) * | 2001-10-23 | 2003-05-09 | Fujitsu Ltd | Ｐｌｌ回路 |
| US6670833B2 (en) * | 2002-01-23 | 2003-12-30 | Intel Corporation | Multiple VCO phase lock loop architecture |
| US6993300B2 (en) * | 2002-04-25 | 2006-01-31 | Agere Systems Inc. | Accurate gain direct modulation (KMOD) using a dual-loop PLL |
| US7161970B2 (en) * | 2004-09-10 | 2007-01-09 | Ftd Solutions Pte, Ltd. | Spread spectrum clock generator |
| US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
| KR100699853B1 (ko) * | 2005-07-25 | 2007-03-27 | 삼성전자주식회사 | 공정 변화에 둔감한 셀프 바이어싱 위상동기 루프 회로 및이의 셀프 바이어싱 방법 |
| JP2007124508A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Ｐｌｌ過渡応答制御システム及び通信システム |
| DE102006001868B4 (de) * | 2006-01-13 | 2012-03-01 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zur Ansteuerung einer elektrischen Last und eine Energieversorgungseinrichtung |
| JP5324159B2 (ja) * | 2008-08-20 | 2013-10-23 | 三洋電機株式会社 | モータ制御装置 |
| TWI378646B (en) * | 2009-09-14 | 2012-12-01 | Sunplus Technology Co Ltd | Frequency synthesis system with self-calibrated loop stability and bandwidth |
| TWI419474B (zh) * | 2009-10-30 | 2013-12-11 | Mstar Semiconductor Inc | 鎖相迴路與其相關方法 |
| JP5490549B2 (ja) * | 2010-01-22 | 2014-05-14 | ローム株式会社 | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ |
| CN102404000A (zh) * | 2010-09-14 | 2012-04-04 | 孙茂友 | 一种高性能小面积窄带锁相环 |
| US9401722B2 (en) * | 2011-06-20 | 2016-07-26 | Texas Instruments Incorporated | Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency |
| JP5811937B2 (ja) * | 2012-04-16 | 2015-11-11 | 株式会社ソシオネクスト | Ｐｌｌ回路 |
| US9065457B2 (en) * | 2012-04-26 | 2015-06-23 | Skyworks Solutions, Inc. | Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis |
| US9503103B2 (en) * | 2012-04-30 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with a frequency multiplier and method of configuring the phase locked loop |
| TWI474625B (zh) * | 2012-05-11 | 2015-02-21 | Realtek Semiconductor Corp | 鎖相迴路電路 |
| US9099994B2 (en) * | 2012-12-20 | 2015-08-04 | Silicon Laboratories Inc. | Relaxation oscillator |
| US9479099B2 (en) * | 2013-01-30 | 2016-10-25 | Infineon Technologies Ag | Stator flux magnitude and direction control strategies for permanent magnet synchronous motors |
| US9444382B2 (en) * | 2013-01-30 | 2016-09-13 | Infineon Technologies Ag | Optimized field oriented control strategies for permanent magnet synchronous motors |
| US9966889B2 (en) * | 2013-05-12 | 2018-05-08 | Infineon Technologies Ag | Optimized control for synchronous motors |
| US9488505B2 (en) * | 2013-10-28 | 2016-11-08 | Infineon Technologies Ag | Circuit, method and sensor for obtaining information on a physical quantity |
| US9240795B2 (en) * | 2014-01-31 | 2016-01-19 | Silicon Laboratories, Inc. | Apparatus and methods for phase-locked loop oscillator calibration and lock detection |
| US10415965B2 (en) * | 2014-10-03 | 2019-09-17 | Texas Instruments Incorporated | Method and apparatus for tilt sensing using eccentric motor |
| US9590644B2 (en) * | 2015-02-06 | 2017-03-07 | Silicon Laboratories Inc. | Managing spurs in a radio frequency circuit |
| JP6469474B2 (ja) * | 2015-02-19 | 2019-02-13 | ルネサスエレクトロニクス株式会社 | Ｐｌｌ回路及びその制御方法 |
| US9531394B1 (en) * | 2015-06-22 | 2016-12-27 | Silicon Laboratories Inc. | Calibration of digital-to-time converter |
| CN105375782B (zh) * | 2015-09-15 | 2017-11-21 | 成都芯源系统有限公司 | 开关电源及其控制电路和方法 |
| US10129121B2 (en) * | 2017-03-06 | 2018-11-13 | Oracle International Corporation | Clock circuit jitter calibration |
| US10819356B2 (en) * | 2017-05-24 | 2020-10-27 | Thine Electronics, Inc. | PLL frequency synthesizer |
| CN110061736A (zh) * | 2018-01-17 | 2019-07-26 | 恩智浦美国有限公司 | 具有起动电路的电流控制振荡器 |
| JP7165967B2 (ja) * | 2018-10-04 | 2022-11-07 | ザインエレクトロニクス株式会社 | Ｐｌｌ回路 |
| US11329590B2 (en) * | 2018-12-04 | 2022-05-10 | Astronics Advanced Electronic Systems Corp. | Current-sourced motor drive control for AC motors |
| US20200195262A1 (en) * | 2018-12-12 | 2020-06-18 | Industrial Technology Research Institute | Frequency synthesizer and method thereof |
| CN109656304B (zh) * | 2018-12-13 | 2021-02-12 | 成都芯源系统有限公司 | 电流产生电路及其霍尔电路 |
| US10983554B2 (en) * | 2019-02-15 | 2021-04-20 | Wipro Limited | Method and system for clock synchronization based on time based control |
| US20200321872A1 (en) * | 2019-04-03 | 2020-10-08 | Alpha And Omega Semiconductor (Cayman) Limited | Phase multipliers in power converters |
-
2018
- 2018-12-13 CN CN201811523462.6A patent/CN109656304B/zh active Active
-
2019
- 2019-12-11 US US16/711,391 patent/US10976765B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20200192413A1 (en) | 2020-06-18 |
| US10976765B2 (en) | 2021-04-13 |
| CN109656304A (zh) | 2019-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558592B2 (en) | Charge pump and active filter for a feedback circuit | |
| US7719365B2 (en) | Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty | |
| TWI474621B (zh) | 溫度補償電路以及合成器 | |
| US20080088379A1 (en) | Current device and method for phase-locked loop | |
| US8072282B2 (en) | Method of compensating an oscillation frequency and PLL | |
| TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
| TWI684327B (zh) | 調整時脈訊號中之工作周期的裝置與方法 | |
| US7403063B2 (en) | Apparatus and method for tuning center frequency of a filter | |
| JP2006253974A (ja) | 温度補償型圧電発振器 | |
| CN109656304B (zh) | 电流产生电路及其霍尔电路 | |
| JP2010050973A (ja) | 正確で安定したｌｃ型基準発振器のための方法、システム、および装置 | |
| WO2011093708A1 (en) | Electrothermal frequency reference | |
| US6211743B1 (en) | Phase-locked loop having temperature-compensated bandwidth control | |
| KR20170120514A (ko) | 신호 생성회로 및 신호 생성방법 | |
| US8373511B2 (en) | Oscillator circuit and method for gain and phase noise control | |
| EP2713518A1 (en) | Voltage translation circuit and a voltage-controlled oscillator including the latter | |
| CN106664094B (zh) | 频谱成形电压到电流转换器 | |
| US9621170B2 (en) | Accurate frequency control using a MEMS-based oscillator | |
| JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
| US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
| US20090231003A1 (en) | Voltage controlled oscillator and pll and filter using the same | |
| JP4510039B2 (ja) | 位相同期回路 | |
| JP2005277776A (ja) | 周波数補償型の電圧制御発振器 | |
| Lahiri et al. | A 140µA 34ppm/° C 30MHz Clock Oscillator in 28nm CMOS Bulk Process | |
| WO2022249346A1 (ja) | センサインターフェース回路及びセンサモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |