JP5338148B2 - 半導体集積回路、温度変化検出方法 - Google Patents
半導体集積回路、温度変化検出方法 Download PDFInfo
- Publication number
- JP5338148B2 JP5338148B2 JP2008153892A JP2008153892A JP5338148B2 JP 5338148 B2 JP5338148 B2 JP 5338148B2 JP 2008153892 A JP2008153892 A JP 2008153892A JP 2008153892 A JP2008153892 A JP 2008153892A JP 5338148 B2 JP5338148 B2 JP 5338148B2
- Authority
- JP
- Japan
- Prior art keywords
- vcnt
- vco
- vref
- voltage
- cup
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
010 半導体集積回路
100 基準信号選択回路
200,210 Vcnt検出回路
300 VCO制御回路
400 電圧発生回路
420 電流ミラー回路
460 電流源
500 PLL
510 PFD
520 CP
530 LPF
540 LCVCO
541,542 容量スイッチ
543,544 トランジスタ回路
545,546 電圧制御可変容量
547 インダクター
548,549 トランジスタ回路
550 DIV
560 VCO
A01 セレクタ回路
A02 アナログ電圧比較回路
A03 同期型カウンタ
A04 アナログ電圧比較回路
M1,M2,M3 PMOS
R1,R2 抵抗
Q1,Q2,Q3 PNP
Claims (14)
- 温度に依存する出力電圧Vregを発生する電圧発生回路と、
前記Vregが印加されるVCOを含むPLLと、
前記VCOの発振を制御するVCO発振制御電圧Vcntと基準電圧Vrefとの比較結果を基に検出信号Cupを出力するVcnt検出回路と
を含む半導体集積回路。 - 前記電圧発生回路は、
電源電圧Vddとソースとが接続された第1、第2、第3のPMOSと、
前記第1のPMOSのドレインと、エミッタが接続される第1のPNP型トランジスタと、
前記第2のPMOSのドレインと接続される第1の抵抗と、
前記第1の抵抗と、エミッタが接続される第2のPNP型トランジスタと、
前記第3のPMOSのドレインと接続される第2の抵抗と、
前記第2の抵抗と、エミッタが接続される第3のPNP型トランジスタと、
前記第1、第2、第3のPMOSのゲートと出力端子が接続され、前記第1のPMOSのドレインと(−)入力端子が接続され、前記第2のPMOSのドレインと(+)入力端子が接続されるアナログ電圧比較回路とを含み、
前記第3のPMOSのドレインと前記第2の抵抗との間の電圧が前記Vregである
請求項1に記載の半導体集積回路。 - 前記PLLは、
入力する前記Vcntによって出力パルスの周波数を制御し、前記Vregの変化によって出力パルスの周波数が変化する前記VCOと、
前記VCOが出力したパルスの周波数をN分割して出力する分周器と、
基準クロックと分割後のパルスの信号の位相差を検出するPFDと、
位相差を電圧に変換しVcnt0とするチャージポンプ(CP)と、
前記VCO発振制御電圧Vcnt0の交流成分を除去し前記VcntとするLPFと
を含む請求項1又は2に記載の半導体集積回路。 - 前記Vcnt検出回路は、
前記Vcntが前記Vrefよりも高レベルの場合、Hレベルの前記Cupを出力し、
前記Vcntが前記Vrefと同じ、又はVrefよりも低レベルの場合、Lレベルの前記Cupを出力する
請求項1乃至3のいずれかに記載の半導体集積回路。 - 前記VCOの初期化時に、前記VrefとしてVcnt_initを前記Vcnt検出回路に出力し、前記電圧発生回路の温度変化検出時に、前記VrefとしてVcnt_detを前記Vcnt検出回路に出力する基準信号選択回路
を含む請求項4に記載の半導体集積回路。 - 前記VCOの初期化時に、前記CupがHレベルの場合、出力信号Codeのカウントをカウントアップし、前記VCOの初期化完了後、前記Codeのカウントを保持するVCO制御回路
を含み、
前記VCOは、前記Codeのカウントに応じて容量が変化し、出力パルスの周波数が変化する
請求項5に記載の半導体集積回路。 - 前記Vcnt検出回路は、第1のVcnt検出回路であり、
前記Vrefは、第1のVrefであり、
前記Cupは、第1のCupであり、
前記Vcntが第2のVrefよりも高レベルの場合、第2の検出信号としてHレベルの第2のCupを出力し、前記Vcntが前記第2のVrefと同じ、又はVrefよりも低レベルの場合、Lレベルの第2のCupを出力する第2のVcnt検出回路
を含む請求項4乃至6のいずれかに記載の半導体集積回路。 - 温度に依存した出力電圧Vregを発生し、
PLLのVCOに前記Vregを印加し、
前記VCOの発振を制御するVCO発振制御電圧Vcntと基準電圧Vrefとの比較結果を基に検出信号Cupを出力する
温度変化検出方法。 - 電源電圧Vddと第1、第2、第3のPMOSのソースとを接続し、
前記第1のPMOSのドレインと第1のPNP型トランジスタのエミッタとを接続し、
前記第2のPMOSのドレインと第1の抵抗とを接続し、
前記第1の抵抗と第2のPNP型トランジスタのエミッタとを接続し、
前記第3のPMOSのドレインと第2の抵抗とを接続し、
前記第2の抵抗と第3のPNP型トランジスタのエミッタとを接続し、
アナログ電圧比較回路の出力端子と前記第1、第2、第3のPMOSのゲートと、(−)入力端子と前記第1のPMOSのドレインと、(+)入力端子と前記第2のPMOSのドレインとを接続し、
前記第3のPMOSのドレインと前記第2の抵抗との間の電圧が前記Vregである
ことを含む請求項8に記載の温度変化検出方法。 - 前記PLLにより、
入力する前記Vcntによって、前記VCOの出力パルスの周波数を制御し、前記Vregの変化によって前記VCOの出力パルスの周波数を変化させ、
前記VCOが出力したパルスの周波数をN分割して出力し、
基準クロックと分割後のパルスの信号の位相差を検出し、
位相差を電圧に変換しVcnt0とし、
前記Vcnt0の交流成分を除去しVcntとする
請求項8又は9に記載の温度変化検出方法。 - 前記Vcntのレベル変化の検出は、
前記Vcntが前記Vrefよりも高レベルの場合、Hレベルの前記Cupを出力し、
前記Vcntが前記Vrefと同じ、又はVrefよりも低レベルの場合、Lレベルの前記Cupを出力する
ことを含む請求項8乃至10のいずれかに記載の温度変化検出方法。 - 前記VCOの初期化時に、前記VrefとしてVcnt_initを前記Vcnt検出回路に出力し、前記電圧発生回路の温度変化検出時に、前記VrefとしてVcont_detを前記Vcnt検出回路に出力する
ことを含む請求項11に記載の温度変化検出方法。 - 前記VCOの初期化時に、前記CupがHレベルの場合、出力信号Codeのカウントをカウントアップし、
前記VCOの初期化完了後、前記Codeのカウントを保持し、
前記Codeのカウントに応じて、前記VCOの容量を変化させ、出力パルスの周波数を変化させる
請求項12に記載の温度変化検出方法。 - 前記Vcntのレベル変化の検出は、第1のVcntのレベル変化の検出であり、
前記Vrefは、第1のVrefであり、
前記Cupは、第1のCupであり、
前記Vcntが第2のVrefよりも高レベルの場合、第2の検出信号としてHレベルの第2のCupを出力し、
前記VCO発振制御電圧Vcntが前記第2のVrefと同じ、又はVrefよりも低レベルの場合、Lレベルの前記第2のCupを出力するVcntのレベル変化の検出
を含む請求項11乃至13のいずれかに記載の温度変化検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008153892A JP5338148B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体集積回路、温度変化検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008153892A JP5338148B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体集積回路、温度変化検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302224A JP2009302224A (ja) | 2009-12-24 |
JP5338148B2 true JP5338148B2 (ja) | 2013-11-13 |
Family
ID=41548834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008153892A Expired - Fee Related JP5338148B2 (ja) | 2008-06-12 | 2008-06-12 | 半導体集積回路、温度変化検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5338148B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5552824B2 (ja) * | 2010-02-10 | 2014-07-16 | サクサ株式会社 | 無線送信機、無線受信機および無線送受信システム |
GB2566116B (en) * | 2017-08-29 | 2020-10-07 | Cirrus Logic Int Semiconductor Ltd | Temperature monitoring using locked loop circuits |
CN111307314B (zh) * | 2020-05-12 | 2020-07-31 | 杭州优智联科技有限公司 | 一种用于检测半导体芯片温度的电路及方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3765566B2 (ja) * | 2001-06-01 | 2006-04-12 | 日本電信電話株式会社 | Cdr回路 |
JP2005057458A (ja) * | 2003-08-04 | 2005-03-03 | Sony Corp | Pll回路 |
JP2008005272A (ja) * | 2006-06-23 | 2008-01-10 | Renesas Technology Corp | Pllシステムおよび送受信装置 |
JP2009236605A (ja) * | 2008-03-26 | 2009-10-15 | Seiko Epson Corp | 温度センサ、温度センサの製造方法、電気泳動装置、および電子機器 |
-
2008
- 2008-06-12 JP JP2008153892A patent/JP5338148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009302224A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4864769B2 (ja) | Pll回路 | |
JP6195800B2 (ja) | 電源変動に関して動的に適用するクロックジェネレーター装置 | |
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
US8085098B2 (en) | PLL circuit | |
US7719331B2 (en) | PLL circuit | |
JP4482524B2 (ja) | リーク電流補償回路を備えたpll回路 | |
JP2010130412A (ja) | 半導体集積回路 | |
JP6906460B2 (ja) | Pll回路、それを備えた半導体装置、及び、pll回路の制御方法 | |
US10812054B2 (en) | Digitally-controlled oscillators having current mirrors and negative-feedback circuits therein that support high power supply rejection ratio (PSRR) and low noise characteristics | |
US8487677B1 (en) | Phase locked loop with adaptive biasing | |
CN106357237B (zh) | 具有宽频率范围的高分辨率振荡器 | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
JP2010135956A (ja) | Pll回路およびその制御方法 | |
JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
US7835220B2 (en) | PLL circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit | |
US8598955B2 (en) | Phase locked loop with adaptive loop filter | |
US8525598B2 (en) | Digital to analog converter for phase locked loop | |
JP2006033197A (ja) | Pll回路 | |
McLaren et al. | Generation of accurate on-chip time constants and stable transconductances | |
JP2009182584A (ja) | Pll回路 | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 | |
JP2011188323A (ja) | Pll回路 | |
JP4219669B2 (ja) | 定電圧発生回路及びpll回路 | |
JP2003173213A (ja) | バイアス電圧発生回路、半導体装置、cmos基準電圧発生回路及び電源監視回路 | |
JP2009077308A (ja) | 位相ロックループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110510 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5338148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |