TWI500269B - 具電流補償機制的鎖相迴路及其方法 - Google Patents
具電流補償機制的鎖相迴路及其方法 Download PDFInfo
- Publication number
- TWI500269B TWI500269B TW101135537A TW101135537A TWI500269B TW I500269 B TWI500269 B TW I500269B TW 101135537 A TW101135537 A TW 101135537A TW 101135537 A TW101135537 A TW 101135537A TW I500269 B TWI500269 B TW I500269B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- buffer unit
- locked loop
- feedback signal
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明係有關於一種具電流補償機制之鎖相迴路,特別是有關於一種能在鎖相迴路之參考訊號與回授訊號之相位差鎖定後,再對回授訊號之相位進行微調,以進一步減少參考訊號與回授訊號之相位差之鎖相迴路。
鎖相迴路(Phase Locked Loop,PLL)是一種現今很常見的電路,其被廣泛地應用在電子、通訊等領域,鎖相迴路主要的功能是使輸入的參考訊號與輸出之時脈訊號之相位差能夠維持在一固定的範圍之內,進而能夠達到鎖住輸入的參考訊號與輸出之時脈訊號之相位差的作用。然而,由於製程技術的提高,技術人員所要面對的問題也相對複雜起來。
請參閱第1圖,係為習知技藝之鎖相迴路之第一示意圖。圖中舉例說明了現今常見的一種電荷幫浦式的鎖相迴路,如圖所示,鎖相迴路1包含相位頻率偵測器(PhaseFrequency Detector,PFD)11、電荷幫浦(Charge Pump)12、迴路濾波器(Loop Filter)13、壓控振盪器14(Voltage-controlledOscillator,VCO)及除頻器(Divider)15。
經除頻器15產生回授訊號Fvco。相位頻率偵測器11會根據參考訊號REF與回授訊號Fvco之間的相位關係來判斷輸出訊號Fout是超前還是落後參考電壓REF,並藉此輸出Up訊號,或是輸出Dn訊號,藉此調整回授訊號Fvco之相位,使輸出訊號Fout與參考訊號REF之間的相位差減少。電荷幫浦12可由一個充電電流源及一個放電電流源所組成,電荷幫浦12可根據相位頻率偵測器11輸入之Up訊號或Dn訊號來決定讓增加其內部之充電電流源之充電電流或是放電電流源之放電電流,藉此可產生控制電流Ic。迴路濾波器13則可將此控制電流Ic轉換為控制電壓Vc,並輸入壓控振盪器14。壓控振盪器14則可根據此控制電壓Vc產生輸出訊號Fout,藉此鎖定輸出訊號Fout之相位使其能與參考訊號REF一致。
然而,在先進的製程下,製造過程中產生之不匹配(Process Mismatch)的效應則嚴重地影響著鎖相迴路1的效能。舉例而言,由於製造過程中不可避免的誤差,導致鎖相迴路1中的電流幫浦12之充電電流源及放電電流源並不匹配,這造成了充放電電流的不一致,因此導致了鎖相迴路1鎖定後,回授訊號Fvco與參考訊號REF產生一個固定的相位差,這嚴重影響了鎖相迴路1的效能。
請參閱第2圖,係為習知技藝之鎖相迴路之第二示意圖。如圖所示,當充電電流I1小於放電電流I2時,回授訊號Fvco之相位落後於參考訊號REF;反之,當充電電流I1大於放電電流I2時,回授訊號Fvco之相位超前於參考訊號REF。
因此,如何提出一種鎖相迴路,能夠有效改善由製造過程的不匹配或其它原因而導致鎖相迴路之輸出訊號與參考訊號之相位差過大的情況已成為一個刻不容緩的問題。
有鑑於上述習知技藝之問題,本發明之其中一目的就是在提供一種具電流補償機制之鎖相迴路,以解決習知技藝之鎖相迴路由於製造過程的不匹配或其它原因而導致鎖相迴路之輸出訊號與參考訊號之相位差過大的問題。
根據本發明之其中一目的,提出一種具電流補償機制的鎖相迴路。此鎖相迴路可包含輸入緩衝器、電荷幫浦式鎖相迴路及偵測器。輸入緩衝器可接收參考訊號以產生第一訊號、第二訊號及第三訊號,第二訊號之相位延遲量大於第一訊號而小於第三訊號。電荷幫浦式鎖相迴路可接收第二訊號並根據輸出訊號產生回授訊號,並可鎖定第二訊號及回授訊號之相位差。偵測器可接收第一訊號、第三訊號及回授訊號。其中,偵測器可在判定第二訊號及回授訊號之相位差被鎖定後,即根據第一訊號及第三訊號對回授訊號執行取樣程序,並根據取樣結果輸出調整訊號至電荷幫浦式鎖相迴路以調整回授訊號之相位至第一訊號及第三訊號間。
根據本發明之其中一目的,再提出一種鎖相方法。此方法可包含下列步驟:利用輸入緩衝器接收參考訊號以產生第一訊號、第二訊號及第三訊號,第二訊號之相位延遲量大於第一訊號而小於第三訊號;藉由電荷幫浦式鎖相迴路接收第二訊號,並根據輸出訊號產生回授訊號,並鎖定第二訊號及回授訊號之相位差;經由偵測器接收第一訊號、第三訊號及回授訊號;由偵測器在判定回授訊號及第二訊號之相位差被鎖定後,根據第一訊號及第三訊號對回授訊號執行取樣程序,再根據取樣結果輸出調整訊號至電荷幫浦式鎖相迴路以調整回授訊號之相位落在第一訊號及該第三訊號間。
較佳地,輸入緩衝器更可包含第一緩衝單元、第二緩衝單元及第三緩衝單元,參考訊號經第一緩衝單元而產生第一訊號;參考訊號經第一緩衝單元及第二緩衝單元而產生第二訊號;參考訊號經該第一緩衝單元、第二緩衝單元及第三緩衝單元而產生第三訊號。
較佳地,電荷幫浦式鎖相迴路可包含電荷幫浦,偵測器可調整電荷幫浦之充電電流源或放電電流源之電流的大小來調整回授訊號之相位。
較佳地,第一緩衝單元、第二緩衝單元及第三緩衝單元可各自包含二個以上的緩衝器。
較佳地,偵測器可根據第一訊號及第三訊號對回授訊號進行取樣,並根據取樣獲得的電壓位準值判斷回授訊號之相位是否落在第一訊號及第三訊號之間的區間內。
較佳地,此鎖相迴路可包含鎖定判定器,其可在偵測到回授訊號及第二訊號之相位差鎖定後以啟動訊號啟動偵測器,使偵測器判定回授訊號及第二訊號之相位差已被鎖定,並執行取樣程序。
較佳地,偵測器可於預定時間過後判定回授訊號及第二訊號之相位差已被鎖定,並主動執行取樣程序。
承上所述,依本發明之具電流補償機制之鎖相迴路及其方法,其可具有一或多個下述優點:
(1) 本發明利用偵測器在電荷幫浦式鎖相迴路鎖定後再次微調回授訊號的相位,使輸出訊號之相位更接近所欲達到的值,因此能夠有效地解決因為製造過程上的不匹配而導致電荷幫浦式鎖相迴路之輸出訊號與參考訊號之相位差過大的問題。
(2) 本發明構造簡單,因此不需要花費大量的成本即可達到所欲達到的目的。
(3) 本發明可視情況調整第一訊號及第三訊號與第二訊號間的相位差,改變鎖相迴路的精確度,因此使用上極具彈性。
以下將參照相關圖式,說明依本發明之具電流補償機制之鎖相迴路及其鎖相方法之實施例,為使便於理解,下述實施例中之相同元件係以相同之符號標示來說明。
請參閱第3圖,係為本發明之具電流補償機制之鎖相迴路之第一實施例之方塊圖。如圖所示,鎖相迴路3可包含輸入緩衝器36、偵測器37及第1圖所述及之電荷幫浦式鎖相迴路A。電荷幫浦式鎖相迴路A可包含相位頻率偵測器(PhaseFrequency Detector,PFD)31、電荷幫浦(Charge Pump)32、迴路濾波器(Loop Filter)33、壓控振盪器(Voltage-controlled Oscillator,VCO)34及除頻器(Divider)35。
輸入緩衝器36內可包含多個緩衝器,輸入緩衝器36接收參考訊號REF,並可使參考訊號REF經過不同數量的緩衝器,而產生第一訊號F1、第二訊號F2及第三訊號F3,並將第一訊號F1及第三訊號F3傳送至偵測器37。其中,第二訊號F2之相位延遲量大於第一訊號F1而小於第三訊號F3。
首先,經除頻器35產生回授訊號Fvco。相位頻率偵測器31會根據第二訊號F2與回授訊號Fvco之間的相位關係來輸出Up訊號,或是輸出Dn訊號,以調整電荷幫浦32之充電電流源321之充電電流的大小或放電電流源322之放電電流的大小來輸出控制電流Ic,進而鎖定回授訊號Fvco與參考訊號REF的相位差,其中的過程與習知技藝相似,故不再敘述。如同前述,由於製造過程中產生的不匹配(Process Mismatch)或其它因素,導致充電電流源321與放電電流源322不一致,使得電荷幫浦式鎖相迴路A完成鎖定而達到穩定狀態之後,回授訊號Fvco與第二訊號F2則仍然保持著一個固定的相位差。
偵測器37可在經過一定的預設時間後(此預設時間需足夠使電荷幫浦式鎖相迴路A完成鎖定而達到穩定狀態)判定回授訊號Fvco及第二訊號F2之相位差已被鎖定,並根據第一訊號F1及第三訊號F3對回授訊號Fvco進行取樣程序,之後再根據取樣獲得的電壓位準值判斷回授訊號Fvco之相位是否落在預設的第一訊號F1及第三訊號F3之間的區間內,並判斷現在回授訊號Fvco是超前還是落後給第二訊號F2。當然,上述僅為舉例,本發明之鎖相迴路更可以有其它的機制,使偵測器37能夠判定電荷幫浦式鎖相迴路A完成鎖定而達到穩定狀態,並執行取樣程序。
藉由上述的機制,偵測器37則可輸出調整訊號Aj至電荷幫浦32以控制電荷幫浦32之充電電流源321之充電電流的大小或放電電流源322之放電電流的大小,藉此以調整回授訊號Fvco之相位,使得輸出訊號Fout之相位能落在第一訊號F1及第三訊號F3間。因此,藉由上述的電流補償機制,鎖相迴路3便可以再一次的進行微調,而使其可以更精確的鎖定回授訊號Fvco的相位。
請參閱第4圖,係為本發明之鎖相迴路之第二實施例之電路圖。如圖所示,鎖相迴路4可包含輸入緩衝器46、偵測器47、鎖定判定器48及第1圖述及的電荷幫浦式鎖相迴路B。電荷幫浦式鎖相迴路B可包含相位頻率偵測器41、電荷幫浦42、迴路濾波器43、壓控振盪器44及除頻器45。
輸入緩衝器46可包含第一緩衝單元461、第二緩衝單元462及第三緩衝單元463。參考訊號REF經第一緩衝單元461而產生第一訊號F1;參考訊號REF經第一緩衝單元461及第二緩衝單元462而產生第二訊號F2;參考訊號REF同時經過第一緩衝單元461、第二緩衝單元463及第三緩衝單元463而產生第三訊號F3。因此,第二訊號F2的相位延遲大於第一訊號F1而小於第三訊號F3。當然,各個緩衝單元中更可包含二個以上的緩衝器,以調整第一訊號F1及第三訊號F3之間的間隔,以因應各種不同的情況。
同樣的,電荷幫浦式鎖相迴路B會先鎖定回授訊號Fvco與第二訊號F2之相位差,然而,由於電荷幫浦42之充電電流源421及放電電流源422製造過程或其它因素而產生的不匹配,回授訊號Fvco與第二訊號F2之相位差無法達到夠接近的一個理想值。
鎖定判定器48可偵測回授訊號Fvco及第二訊號F2以判定電荷幫浦式鎖相迴路B完成鎖定而達到穩定狀態。在鎖定判定器48判定電荷幫浦式鎖相迴路B已達到穩定狀態後,會發送一啟動訊號En,使偵測器47開始執行取樣程序,以進行第二階段的微調工作。當然,此僅為舉例,本發明也可以利用其它的機制,使偵測器37能夠判定電荷幫浦式鎖相迴路B已經達到穩定的狀態。
請參閱第5圖,係為本發明之鎖相迴路之第二實施例之時序圖。如圖中所示,偵測器47可根據第一訊號F1及第三訊號F3對回授訊號Fvco開始進行取樣程序,而當取樣獲得之位準值為(0.0)時,表示回授訊號Fvco之相位落後於第二訊號F2,此時偵測器47則傳送調整訊號Aj至該充電電流源421以增加充電電流I1(或減少放電電流I2);當取樣獲得之位準值為(1.1)時,表示回授訊號Fvco之相位超前於第二訊號F2,此時偵測器47則傳送調整訊號Aj至該放電電流源422以增加放電電流I2(或減少充電電流I1);最後,當取樣獲得之位準值為(0.1)時,回授訊號Fvco之相位可以最接近於第二訊號F2。因此,經過偵測器37執行第二階段的微調程序,則可以使回授訊號Fvco之相位能夠落在設計的第一訊號F1及第三訊號F3之區間內,使得鎖相迴路4能夠更為棈確。
另外,調整電荷幫浦42的充電電流源421及放電電流源422之電流大小可以使用數位或類比的方式來調整,這些方式應為本發明所屬之技術領域之通常知識者所知悉,故不此在贅述。
值得一提的是,由於製造過程中產生的不匹配或其它各種因素而導致電荷幫浦式鎖相迴路之充電電流源與放電電流源不一致所造成的誤差,習知技藝之鎖相迴路在達到穩定狀態後,回授訊號與參考訊號的相位仍然有一定的差距。而本發明所提出的鎖相迴路能夠在電荷幫浦式鎖相迴路進行鎖相後,利用電流補償機制再一次的對回授訊號的相位進行微調,使回授訊號與參考訊號的相位更為接近,有效地補償了誤差,故本發明實具進步性之專利要件。
儘管前述在說明本發明之具電流補償機制之鎖相迴路的過程中,亦已同時說明本發明之鎖相方法的概念,但為求清楚起見,以下仍然另繪示流程圖以詳細說明本發明之鎖相方法。
請參閱第6圖,係為本發明之鎖相方法之流程圖,此方法包含下列步驟:
在步驟S61中,利用輸入緩衝器接收參考訊號以產生第一訊號、第二訊號及第三訊號,第二訊號之相位延遲量大於第一訊號而小於第三訊號。
在步驟S62中,藉由電荷幫浦式鎖相迴路接收第二訊號,並根據輸出訊號產生回授訊號,並鎖定第二訊號及回授訊號之相位差。
在步驟S63中,經由偵測器接收第一訊號、第三訊號及回授訊號。
在步驟S64中,由偵測器在判定回授訊號及第二訊號之相位差被鎖定後,根據第一訊號及該第三訊號對該回授訊號執行取樣程序,再根據取樣結果輸出調整訊號至電荷幫浦式鎖相迴路以調整回授訊號之相位落在第一訊號及第三訊號間。
本發明之鎖相方法的詳細說明以及實施方式已於前面敘述本發明之具電流補償機制之鎖相迴路時描述過,在此為了簡略說明便不再重覆敘述。
綜上所述,本發明可利用偵測器在電荷幫浦式鎖相迴路鎖定後再次偵測第二訊號及回授訊號的相位差,藉此再調整一次輸出訊號的相位,使其與第二訊號更為接收。因此,本發明確實能夠有效地解決因為製造過程上的不匹配或其它因素而導致鎖相迴路之輸出訊號與參考訊號之相位差過大的問題。另外,本發明設計上極為簡單巧妙,因此,不用花費太多的成本也能達到目的。而本發明可讓使用者視情況調整第一訊號及第三訊號與第二訊號間的相位差,進而調整回授訊號與參考訊號之相位差,因此使用上可謂極具彈性。
可見本發明在突破先前之技術下,確實已達到所欲增進之功效,且也非熟悉該項技藝者所易於思及,其所具之進步性、實用性,顯已符合專利之申請要件,爰依法提出專利申請,懇請 貴局核准本件發明專利申請案,以勵創作,至感德便。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
1...習知技藝之鎖相迴路
3、4...本發明之鎖相迴路
11、31、41...相位頻率偵測器
12、32、42...電荷幫浦
321、421...充電電流源
322、422...放電電流源
13、33、43...迴路濾波器
14、34、44...壓控振盪器
15、35、45...除頻器
36、46...輸入緩衝器
461...第一緩衝單元
462...第二緩衝單元
463...第三緩衝單元
37、47...偵測器
48...鎖定判定器
A、B...電荷幫浦式鎖相迴路
REF...參考訊號
Fvco...回授訊號
Fout...輸出訊號
F1...第一訊號
F2...第二訊號
F3...第三訊號
I1...充電電流
I2...放電電流
En...啟動訊號
Ic...控制電流
Vc...控制電壓
Aj...調整訊號
S61~S64...步驟流程
第1圖 係為習知技藝之鎖相迴路之第一示意圖。第2圖 係為習知技藝之鎖相迴路之第二示意圖。第3圖 係為本發明之具電流補償機制之鎖相迴路之第一實施例之方塊圖。第4圖 係為本發明之具電流補償機制之鎖相迴路之第二實施例之電路圖。第5圖 係為本發明之具電流補償機制之鎖相迴路之第二實施例之時序圖。第6圖 係為本發明之鎖相方法之流程圖。
3...鎖相迴路
31...相位頻率偵測器
32...電荷幫浦
321...充電電流源
322...放電電流源
33...迴路濾波器
34...壓控振盪器
35...除頻器
36...輸入緩衝器
37...偵測器
A...電荷幫浦式鎖相迴路
REF...參考訊號
Fvco...回授訊號
Fout...輸出訊號
F1...第一訊號
F2...第二訊號
F3...第三訊號
Ic...控制電流
Vc...控制電壓
Aj...調整訊號
Claims (14)
- 一種具電流補償機制的鎖相迴路,係包含:一輸入緩衝器,係接收一參考訊號以產生一第一訊號、一第二訊號及一第三訊號,該第二訊號之相位延遲大於該第一訊號而小於該第三訊號;一電荷幫浦式鎖相迴路,係接收該第二訊號並根據一輸出訊號產生一回授訊號,並鎖定該第二訊號及該回授訊號之相位差;以及一偵測器,係接收該第一訊號、該第三訊號及該回授訊號;其中,該偵測器在判定該第二訊號及該回授訊號之相位差被鎖定後,即根據該第一訊號及該第三訊號對該回授訊號執行一取樣程序,並根據取樣結果輸出一調整訊號至該電荷幫浦式鎖相迴路以調整該回授訊號之相位至該第一訊號及該第三訊號間。
- 如〔請求項1〕所述之具電流補償機制的鎖相迴路,其中該輸入緩衝器更包含一第一緩衝單元、一第二緩衝單元及一第三緩衝單元,該參考訊號經該第一緩衝單元而產生該第一訊號;該參考訊號經該第一緩衝單元及該第二緩衝單元而產生該第二訊號;該參考訊號經該第一緩衝單元、該第二緩衝單元及該第三緩衝單元而產生該第三訊號。
- 如〔請求項1〕所述之具電流補償機制的鎖相迴路,其中該電荷幫浦式鎖相迴路包含一電荷幫浦,該偵測器係調整該電荷幫浦之充電電流源或放電電流源之電流的大小來調整該回授訊號之相位。
- 如〔請求項2〕所述之具電流補償機制的鎖相迴路,其中該第一緩衝單元、該第二緩衝單元及該第三緩衝單元係各自包含二個以上的緩衝器。
- 如〔請求項1〕所述之具電流補償機制的鎖相迴路,其中該偵測器係根據該第一訊號及該第三訊號對該回授訊號進行取樣,並根據取樣獲得的電壓位準值判斷該回授訊號之相位是否落在該第一訊號及該第三訊號之間的區間內。
- 如〔請求項1〕所述之具電流補償機制的鎖相迴路,更包含一鎖定判定器,係在偵測到該回授訊號及該第二訊號之相位差鎖定後以一啟動訊號啟動該偵測器,使該偵測器判定該回授訊號及該第二訊號之相位差已被鎖定,並執行該取樣程序。
- 如〔請求項1〕所述之具電流補償機制的鎖相迴路,其中該偵測器係於一預定時間過後判定該回授訊號及該第二訊號之相位差已被鎖定,並主動執行該取樣程序。
- 一種鎖相方法,係包含下列步驟:利用一輸入緩衝器接收一參考訊號以產生一第一訊號、一第二訊號及一第三訊號,該第二訊號之相位延遲大於該第一訊號而小於該第三訊號;藉由一電荷幫浦式鎖相迴路接收該第二訊號,並根據一輸出訊號產生一回授訊號,並鎖定該第二訊號及該回授訊號之相位差; 經由一偵測器接收該第一訊號、該第三訊號及該回授訊號;以及由該偵測器在判定該回授訊號及該第二訊號之相位差被鎖定後,根據該第一訊號及該第三訊號對該回授訊號執行一取樣程序,再根據取樣結果輸出一調整訊號至該電荷幫浦式鎖相迴路以調整該回授訊號之相位落在該第一訊號及該第三訊號間。
- 如〔請求項8〕所述之鎖相方法,其中該輸入緩衝器更包含一第一緩衝單元、一第二緩衝單元及一第三緩衝單元,該參考訊號經該第一緩衝單元而產生該第一訊號;該參考訊號經該第一緩衝單元及該第二緩衝單元而產生該第二訊號;該參考訊號經該第一緩衝單元、該第二緩衝單元及該第三緩衝單元而產生該第三訊號。
- 如〔請求項8〕所述之鎖相方法,更包含下列步驟:由該偵測器調整該電荷幫浦式鎖相迴路內之一電荷幫浦之充電電流源或放電電流源之電流的大小來調整該回授訊號之相位。
- 如〔請求項9〕所述之鎖相方法,其中該第一緩衝單元、該第二緩衝單元及該第三緩衝單元係各自包含二個以上的緩衝器。
- 如〔請求項8〕所述之鎖相方法,更包含下列步驟:藉由該偵測器根據該第一訊號及該第三訊號對該回授訊號進行取樣,並根據取樣獲得的電壓位準值判斷該回授訊號之相位是否落在該第一訊號及該第三訊號之間的區間內。
- 如〔請求項8〕所述之鎖相方法,更包含下列步驟:利用一鎖定判定器偵測該回授訊號及該第二訊號,並在該回授訊號及該第二訊號之相位差鎖定後以一啟動訊號啟動該偵測器,使該偵測器判定該回授訊號及該第二訊號之相位差已被鎖定,並執行該取樣程序。
- 如〔請求項8〕所述之鎖相方法,更包含下列步驟:由該偵測器係在一預定時間過後判定該回授訊號及該第二訊號之相位差已被鎖定,並主動執行該取樣程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101135537A TWI500269B (zh) | 2012-09-27 | 2012-09-27 | 具電流補償機制的鎖相迴路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101135537A TWI500269B (zh) | 2012-09-27 | 2012-09-27 | 具電流補償機制的鎖相迴路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201414208A TW201414208A (zh) | 2014-04-01 |
TWI500269B true TWI500269B (zh) | 2015-09-11 |
Family
ID=54608127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101135537A TWI500269B (zh) | 2012-09-27 | 2012-09-27 | 具電流補償機制的鎖相迴路及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI500269B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10848138B2 (en) | 2018-09-21 | 2020-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for precision phase skew generation |
US10928447B2 (en) | 2018-10-31 | 2021-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Built-in self test circuit for measuring phase noise of a phase locked loop |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001095492A1 (fr) * | 2000-06-05 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif synchrone |
US20080111633A1 (en) * | 2006-11-09 | 2008-05-15 | International Business Machines Corporation | Systems and Arrangements for Controlling Phase Locked Loop |
WO2009027717A1 (en) * | 2007-08-28 | 2009-03-05 | Toumaz Technology Limited | Phase detector and phase locked loop |
US20120086483A1 (en) * | 2009-06-29 | 2012-04-12 | Fujitsu Limited | Oscillator circuit and electric-current correction method |
-
2012
- 2012-09-27 TW TW101135537A patent/TWI500269B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001095492A1 (fr) * | 2000-06-05 | 2001-12-13 | Mitsubishi Denki Kabushiki Kaisha | Dispositif synchrone |
US20080111633A1 (en) * | 2006-11-09 | 2008-05-15 | International Business Machines Corporation | Systems and Arrangements for Controlling Phase Locked Loop |
WO2009027717A1 (en) * | 2007-08-28 | 2009-03-05 | Toumaz Technology Limited | Phase detector and phase locked loop |
US20120086483A1 (en) * | 2009-06-29 | 2012-04-12 | Fujitsu Limited | Oscillator circuit and electric-current correction method |
Also Published As
Publication number | Publication date |
---|---|
TW201414208A (zh) | 2014-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7786811B2 (en) | Phase locked loop with adaptive filter for DCO synchronization | |
JP2005318599A (ja) | 位相同期ループ集積回路 | |
CN107911114B (zh) | 一种恒定环路带宽的宽带锁相环 | |
TW200735537A (en) | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same | |
US8686768B2 (en) | Phase locked loop | |
JPWO2009125508A1 (ja) | 位相制御装置、位相制御プリント板および制御方法 | |
TWI484758B (zh) | 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 | |
US7310021B2 (en) | Phase-locked loop with tunable-transfer function | |
JP4593669B2 (ja) | バラツキ補正方法、pll回路及び半導体集積回路 | |
TWI500269B (zh) | 具電流補償機制的鎖相迴路及其方法 | |
US10218367B2 (en) | Frequency synthesizing device and automatic calibration method thereof | |
TW201316150A (zh) | 多相位時脈產生系統及其時脈校準方法 | |
US7236025B2 (en) | PLL circuit and program for same | |
TW201304422A (zh) | 鎖相迴路裝置以及其調整電壓提供電路 | |
KR20150044617A (ko) | 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법 | |
US9240794B2 (en) | Apparatus and methods for phase-locked loop startup operation | |
KR20170104443A (ko) | 저주파 pll용 저전력 및 집적형 온-칩 아키텍처 | |
TW201238255A (en) | Transceiver, voltage control oscillator thereof and control method thereof | |
KR100665006B1 (ko) | 위상 동기 루프 장치 | |
US9083360B2 (en) | Lock detecter and clock generator having the same | |
CN103856213B (zh) | 具有电流补偿机制的锁相回路及其方法 | |
US10897260B2 (en) | Systems and methods for performing phase error correction | |
KR20160076644A (ko) | 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법 | |
Patel et al. | Voltage controlled delay line with PFD for delay locked loop in CMOS 90nm technology | |
Chen et al. | A fast-lock analog multiphase delay-locked loop using a dual-slope technique |