TWI484758B - 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 - Google Patents

壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 Download PDF

Info

Publication number
TWI484758B
TWI484758B TW098133526A TW98133526A TWI484758B TW I484758 B TWI484758 B TW I484758B TW 098133526 A TW098133526 A TW 098133526A TW 98133526 A TW98133526 A TW 98133526A TW I484758 B TWI484758 B TW I484758B
Authority
TW
Taiwan
Prior art keywords
operating frequency
voltage
controlled oscillator
voltage controlled
frequency curve
Prior art date
Application number
TW098133526A
Other languages
English (en)
Other versions
TW201114186A (en
Inventor
Yao Chi Wang
Ming Yu Hsieh
Shih Chieh Yen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW098133526A priority Critical patent/TWI484758B/zh
Priority to US12/886,112 priority patent/US8629728B2/en
Publication of TW201114186A publication Critical patent/TW201114186A/zh
Application granted granted Critical
Publication of TWI484758B publication Critical patent/TWI484758B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
    • H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/14—Preventing false-lock or pseudo-lock of the PLL

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
本發明係有關於鎖相迴路，尤指一種壓控振盪器之控制電路、一壓控振盪器之控制方法、一快速相位收斂之鎖相迴路以及一快速相位收斂之鎖相方法。
在全球行動通訊系統(Global System for Mobile Communications,GSM)中，封包的傳送與接收係交替著進行，且封包的傳送與接收係使用不同的頻率，亦即，當GSM系統使用一第一頻率傳送完封包之後，需要使用鎖相迴路來產生具有一第二頻率的時脈訊號，之後再使用該第二頻率來接收封包。然而，在GSM規格中，封包的傳送與接收之間僅具有很短的時間(約300us)來使用鎖相迴路來產生具有該第二頻率的時脈訊號以及進行其他相關的操作。
請參考第1圖，第1圖為習知鎖相迴路100的示意圖。如第1圖所示，鎖相迴路100包含有一相位偵測器110、一電荷泵120、一低通濾波器130、一壓控振盪器140以及一除頻器150。在鎖相迴路100的操作上，首先，相位偵測器110偵測一參考訊號Vref 以及一回授訊號Vfb 的相位差，並產生一相位差訊號△ψ，接著，電荷泵120依據相位差訊號△ψ產生一控制電壓Vctrl ，之後，低通濾波器130對控制電壓Vctrl 進行低通濾波作業以產生一濾波後控制電壓V’ctrl ，接著，壓控振盪器140依據濾波後控制電壓V’ctrl 的電壓準位以產生一輸出訊號Vosc ，最後，除頻器150對輸出訊號Vosc 進行除頻操作以產生回授訊號Vfb 。
請參考第2圖，第2圖為鎖相迴路100的一操作範例示意圖，如第2圖所示，當壓控振盪器140的操作頻率曲線(voltage control oscillation curve,VCO curve)已經決定好(亦即，回授訊號Vfb 的頻率與參考訊號Vref 的頻率已很接近)，且第1圖所示之參考電壓Vref 的相位落後於回授訊號Vfb 時，此時，電荷泵120依據相位差訊號△ψ所產生之控制電壓Vctrl 的電壓準位會接近0V，亦即，壓控振盪器140會降低輸出訊號Vosc 的頻率以使得回授訊號Vfb 與參考訊號Vref 的相位差能夠逐漸減少，直到回授訊號Vfb 的相位開始領先參考訊號Vref 的相位時(第2圖所示的轉折時間點tA )，控制電壓Vctrl 的電壓準位才會漸漸上升，最後收斂至一目標電壓值Vtar 。
舉例來說，假設壓控振盪器140之操作頻率曲線的增益KVCO 為10MHz/Volt，除頻器150的除數為300，且當參考電壓Vref 的頻率為12MHz，原輸出訊號Vosc 的頻率為3.6GHz，控制電壓Vctrl 的初始電壓準位為1V。若此時參考電壓Vref 的相位落後於回授訊號Vfb 有360度(degree)時，則控制電壓Vctrl 的電壓準位從1V降至0V輸出，Vosc 的頻率訊號亦由3.6GHz降至3.59GHz，得到參考電壓Vref 的相位追上回授訊號Vfb 的相位(t=0~t=tA )所需的時間為N個參考電壓Vref 週期或(N-1)個回授訊號Vfb 週期，即N*(1/12MHz)=(N-1)*(300/3590MHz)，N=360。若是參考電壓Vref 的相位落後於回授訊號Vfb 有M度(degree)時tx1=(M/360degree)*360*(1/12MHz)=(M/360degree)*30us。因此，假設參考電壓Vref 的相位一開始落後於回授訊號Vfb 有接近360度時，則參考電壓Vref 的相位追上回授訊號Vfb 的相位所需的時間tx1大約為30us。
然而，如上所述，因為在GSM系統中封包的傳送與接收之間僅具有約300us的時間。此段時間需用作收發器的直流偏移校正，鎖頻及鎖相的迴路校正。因此，一般來說，鎖相迴路100需要在150us~170us的時間內將回授訊號Vfb 與參考訊號Vref 的相位調整至一樣(亦即，第2圖所示之tx2要小於170us)，但是，如上述例子中，在參考電壓Vref 與回授訊號Vfb 的相位差為接近360時，光是將參考電壓Vref 的相位追上回授訊號Vfb 的相位所需的時間tx1就需要約30us，此外，加上GSM系統的規格中輸出訊號Vosc 的精度必須在0.1ppm以內，因此，鎖相迴路100亦需要相當的時間來將控制電壓Vctrl (或是濾波後控制電壓V’ctrl )之電壓準位收斂，亦即，時間點tA 到收斂結束之間的時間會很長，因此，有可能會因為鎖相迴路100的鎖相時間過長而違反GSM系統規格要求。且太長的鎖定時間也會使得耗電量增加，並壓縮GSM系統中其他元件所允許的校正時間，例如直流偏移校正。
此外，在“Proceedings of the Argentine School of Micro-Nanoelectronics,Technology and Applications 2008”中的一篇論文“A fast acquisition phase frequency detector for phase-locked loops”有提到可以縮短第2圖所示之時間tx1的方法，然而，這篇論文所提到的方法僅適用於參考電壓Vref 與回授訊號Vfb 的相位差介於180°~360°的情形下，因此，並無法大幅度且全面地縮短鎖相迴路100的鎖相時間。
因此，本發明的目的之一在於提供一種壓控振盪器之控制電路、一壓控振盪器之控制方法、一快速相位收斂之鎖相迴路以及一快速相位收斂之鎖相方法，以解決上述的問題。
依據本發明之一實施例，一種壓控振盪器之控制電路，係用於鎖相迴路中，當頻率鎖定時，加速相位之收斂，該控制電路包含有一操作頻率控制器以及一判斷單元。該操作頻率控制器係耦接於該壓控振盪器，且用來產生一控制碼至該壓控振盪器，以決定該壓控振盪器之一操作頻率曲線。該判斷單元係耦接於該壓控振盪器輸入端及該操作頻率控制器，且用來依據輸入該壓控振盪器之一電壓控制訊號，以產生一判斷訊號至該操作頻率控制器。其中，當頻率鎖定時，該壓控振盪器工作於一第一操作頻率曲線，該操作頻率控制器產生一第一控制碼，使該壓控振盪器工作於之一第二操作頻率曲線，直到該操作頻率控制器收到該判斷單元之一頻率回復判斷訊號，該操作頻率控制器產生一第二控制碼，使該壓控振盪器回復工作於該第一操作頻率曲線。
依據本發明之另一實施例，一種快速相位收斂之鎖相迴路，係用於當頻率鎖定時，加速相位之收斂，該鎖相迴路包含有一偵測電路、一濾波器、一壓控振盪器、一除頻器以及一壓控振盪器控制電路。該偵測電路係用來依據一參考訊號以及一回授訊號的相位差以產生一電壓控制訊號；該濾波器係耦接於該偵測電路，且用來對該電壓控制訊號進行濾波操作以產生一濾波後電壓控制訊號；該壓控振盪器係耦接於該濾波器，且用來依據該濾波後電壓控制訊號以產生一輸出訊號；該除頻器係耦接於該壓控振盪器及偵測電路，且用來依據該輸出訊號以產生該回授訊號；該壓控振盪器控制電路係耦接於該濾波器及該可控制振盪器，且用來依據該濾波後電壓控制訊號以產生一控制碼，用以決定該壓控振盪器之一操作頻率曲線。其中，當頻率鎖定時，該壓控振盪器工作於一第一操作頻率曲線，該壓控振盪器控制電路產生一第一控制碼，使該壓控振盪器工作於之一第二操作頻率曲線，直到該濾波後電壓控制訊號大於一第一臨界值，該壓控振盪器控制電路產生一第二控制碼，使該壓控振盪器回復工作於該第一操作頻率曲線。
依據本發明之另一實施例，一種壓控振盪器之控制方法，用於鎖相迴路中，當頻率鎖定時，該壓控振盪器工作於一第一頻率曲線，且該控制方法包含有：產生一第一控制碼，以使該壓控振盪器工作於一第二頻率曲線；以及當輸入壓控電壓振盪器之一電壓控制訊號大於一第一臨界值，產生一第二控制碼，以使該壓控振盪器回復工作於該第一頻率曲線。
依據本發明之另一實施例，一種快速相位收斂之鎖相方法，用於鎖相迴路中，當頻率鎖定時，該壓控振盪器工作於一第一頻率曲線，該鎖相方法包含有：依據一參考訊號以及一回授訊號的相位差以產生一電壓控制訊號；對該電壓控制訊號進行濾波操作以產生一濾波後電壓控制訊號；依據該濾波後電壓控制訊號以產生一控制碼，用以決定該壓控振盪器之一操作頻率曲線；依據該濾波後電壓控制訊號以產生一輸出訊號；以及依據該輸出訊號以產生該回授訊號；其中，當頻率鎖定時，產生一第一控制碼，以使該壓控振盪器工作於一第二頻率曲線，以及當該輸入壓控電壓振盪器之電壓控制訊號大於一第一臨界值，產生一第二控制碼，以使該壓控振盪器回復工作於該第一頻率曲線。
請參考第3圖，第3圖為依據本發明一實施例之鎖相迴路300的示意圖，如第3圖所示，鎖相迴路300包含有一偵測電路310、一濾波器(於本實施例中，係為一低通濾波器320)、一壓控振盪器控制電路370一可控制振盪器(於本實施例中，係為一壓控振盪器350)以及一除頻器360，其中偵測電路310包含有一相位偵測器312以及一電荷泵314，且壓控振盪器控制電路370包含有一判斷單元330以及一操作頻率控制器340。
此外，壓控振盪器350係具有如第4圖所示之複數個候選操作頻率曲線(voltage control oscillation curve,VCO curve)，且壓控振盪器350可輸出的頻率係介於F_Low以及F_High之間，此外，壓控振盪器350係由控制碼來控制要選擇哪一個候選操作頻率曲線來作為其操作頻率曲線，舉例來說，若是控制碼為“1000001”，則壓控振盪器350的操作頻率曲線係為Ck ，若是控制碼為“1000000”，則壓控振盪器350的操作頻率曲線係為Ck-1 。此外，於本實施例中的一範例說明中，壓控振盪器350具有128條候選操作頻率曲線，且控制碼為7位元，此外，壓控振盪器350的濾波後控制訊號V’ctr1 (產生方式請見後續說明)的電壓準位範圍為0V~2V之間(亦即Vmin =0V，Vmax =2V)。
此外，鎖相迴路300的功能之一係用來提供具有所需頻率的一時脈訊號，且該時脈訊號(亦即第3圖所示之輸出訊號Vout )的相位必需與輸入訊號(亦即第3圖所示之參考訊號Vref )的相位一致，因此，鎖相迴路300的操作過程大致上可以分為兩個階段，其中第一階段為決定壓控振盪器350的操作頻率曲線，亦即將參考訊號Vref 以及輸出訊號Vout (或是其除頻後訊號)的頻率鎖定，換句話說，亦即當壓控振盪器350的濾波後電壓控制訊號V’ctrl 的電壓準位位於中心電壓Vcen (例如：1V)附近時，壓控振盪器350所輸出之輸出訊號Vout 的頻率即為所需的頻率；而第二階段的操作係在第一階段之後，用來將輸出訊號Vout (或是其除頻後訊號)與參考訊號Vref 的相位調整至相同。
請同時參考第3圖至第5圖，第5圖為依據本發明一實施例之鎖相方法的流程圖。需注意的是，第5圖所示之流程圖為上述鎖相迴路300第二階段的操作，亦即，在第5圖所示之流程開始進行之前，壓控振盪器350的操作頻率曲線已經決定(在以下有關第5圖的相關敘述中，壓控振盪器350的操作頻率曲線已經被預先決定為第4圖所示之候選操作頻率曲線Ck ，亦即壓控振盪器350工作於候選操作頻率曲線Ck )。參考第5圖，鎖相方法的流程敘述如下：首先，在步驟500中，相位偵測器312偵測一參考訊號Vref 以及一回授訊號Vfb 的相位差異以產生一相位差訊號△ψ，且電荷泵314依據相位差訊號△ψ來產生一電壓控制訊號Vctrl ；接著，於步驟502中，低通濾波器320對電壓控制訊號Vctrl 進行低通濾波作業以產生一濾波後電壓控制訊號V’ctrl ；之後，於步驟504中，壓控振盪器350依據濾波後電壓控制訊號V’ctrl 來產生一輸出訊號Vout ，且除頻器360將輸出訊號Vout 進行除頻操作以產生一回授訊號Vfb 。
接著，於步驟506中，判斷單元330判斷濾波後電壓控制訊號V’ctrl 的大小，以產生一判斷訊號VA ；之後，於步驟508中，操作頻率控制器340依據判斷訊號以產生一控制碼，並據以自第4圖所示之複數個候選操作頻率曲線中另選擇其一以作為壓控振盪器350之一操作頻率曲線。詳細來說，請同時參考第6圖，當判斷單元330判斷濾波後電壓控制訊號V’ctrl 的電壓準位小於一第一臨界電壓值VL 時，操作頻率控制器340產生一第一控制碼以調整壓控振盪器350之操作頻率曲線至一候選操作頻率曲線Ck-m ，其中m為一正整數，亦即，於相同的濾波後電壓控制訊號V’ctrl 之下，候選操作頻率曲線Ck-m 所對應的頻率值會小於候選操作頻率曲線Ck 所對應的頻率值。
將壓控振盪器350之操作頻率曲線由Ck 調整至Ck-m 的意義為：當濾波後電壓控制訊號V’ctrl 的電壓準位小於第一臨界電壓值VL 時，代表參考訊號Vref 的相位落後於回授電壓Vfb 有一定的程度，因此，若是使用候選操作頻率曲線Ck-m 來作為壓控振盪器350的操作頻率曲線，則可以將輸出電壓Vout (或是回授電壓Vfb )的頻率降至更低，使得參考訊號Vref 的相位可以迅速地追上回授電壓Vfb 的相位，因此第6圖所示的時間tx1便可以大幅度的縮短。舉例來說，假設壓控振盪器350之候選操作頻率曲線Ck 以及Ck-m 的增益KVCO 均為10MHZ/Volt，且當參考電壓Vref 的頻率為12MHz，濾波後電壓控制電壓V’ctrl 的電壓準位為1V時，使用候選操作頻率曲線Ck 時的輸出訊號Vout 的頻率為3.6GHz且使用候選操作頻率曲線Ck-m 時的輸出訊號Vout 的頻率為3.55GHz，則此時若是參考電壓Vref 的相位落後於回授訊號Vfb 有M度(degree)時，則將參考電壓Vref 的相位追上回授訊號Vfb 的相位(t=0~t=tA )所需的時間為：tx1=(M/360degree)*(360/5)*(1/12MHz)=((M/360degree)*6us因此，相較於【先前技術】中習知之鎖相迴路將參考電壓Vref 的相位追上回授訊號Vfb 所需要的時間(tx1=(M/10)us)，本發明確實可以大幅增進鎖相迴路300的效率。
類似地，請同時參考第7圖，當判斷單元330判斷濾波後電壓控制訊號V’ctrl 的電壓準位大於一第二臨界電壓值VH 時，操作頻率控制器340產生控制碼以調整壓控振盪器350之操作頻率曲線至一候選操作頻率曲線Ck+n ，其中n為一正整數，亦即，於相同的濾波後電壓控制訊號V’ctrl 之下，候選操作頻率曲線Ck+n 所對應的頻率值會大於候選操作頻率曲線Ck 所對應的頻率值。
同理，將壓控振盪器350之操作頻率曲線由Ck 調整至Ck+n 的意義為：當濾波後電壓控制訊號V’ctrl 的電壓準位大於第二臨界電壓值VH 時，代表參考訊號Vref 的相位領先於回授電壓Vfb 有一定的程度，因此，若是使用候選操作頻率曲線Ck+n 來作為壓控振盪器350的操作頻率曲線，則輸出電壓Vout (或是回授電壓Vfb )的頻率增加的範圍可以更大，使得回授電壓Vfb 的相位可以迅速的追上參考訊號Vref 的相位，因此第7圖所示的時間tx1便可以大幅度的縮短。
接著，在步驟510中，當參考訊號Vref 以及回授訊號Vfb 的相位領先/落後關係發生轉變之後，且判斷單元330判斷濾波後電壓控制訊號V’ctrl 的電壓準位有變化之後，操作頻率控制器340產生一第二控制碼將壓控振盪器350之操作頻率曲線調回至候選操作頻率曲線Ck 。舉例來說，若是之前於步驟508中係將壓控振盪器350之操作頻率曲線調整為Ck-m 以使得參考訊號Vref 的相位可以迅速追上回授電壓Vfb 的相位，則當參考訊號Vref 相位開始領先回授訊號Vfb 的相位之後，且判斷單元330判斷濾波後電壓控制訊號V’ctrl 的電壓準位大於第一臨界電壓VL (亦即，如第6圖所示的時間點tB 之後)時，判斷單元330產生一頻率回復判斷訊號VA ，使操作頻率控制器340產生第二控制碼將壓控振盪器350之操作頻率曲線由Ck-m 調整回Ck ，亦即，使得壓控振盪器350回復工作於操作頻率曲線由Ck ；類似地，若是之前於步驟508中係將壓控振盪器350之操作頻率曲線調整為Ck+n 以使得回授電壓Vfb 的相位可以迅速的追上參考訊號Vref 的相位，則當參考訊號Vref 相位開始落後回授訊號Vfb 的相位之後，且判斷單元330判斷濾波後電壓控制訊號V’ctrl 的電壓準位小於第二臨界電壓VH (亦即，如第7圖所示的時間點tB 之後)時，判斷單元330產生一頻率回復判斷訊號VA ，使操作頻率控制器340產生控制碼將壓控振盪器350之操作頻率曲線由Ck+n 調整回Ck ，亦即，使得壓控振盪器350回復工作於操作頻率曲線由Ck 。
此外，如先前所述，於第5圖所示之流程開始之前，壓控振盪器350的操作頻率曲線已經被預先決定為第4圖所示之曲線Ck ，然而，鎖相迴路300在決定出壓控振盪器350的操作頻率曲線Ck 的過程中有可能會發生錯誤，亦即，操作頻率曲線Ck 並非最適合的(最適合的操作頻率曲線指的是，當濾波後電壓控制訊號V’ctrl 的電壓準位位於第4圖所示之中間電壓Vcen 附近時，壓控振盪器350能輸出所需的頻率)。一般來說，若是發生這種情形，鎖相迴路300需要花大約30us的時間來確定操作頻率曲線Ck 不是最適合的操作頻率曲線後，再重新決定出最佳的操作頻率曲線，再花大約30us的時間來判斷V’ctrl 電壓是否在穩定區，如此一來，鎖相的時間會更加延長，進而影響到系統中其他電路校正的操作時間。
本發明一實施例之鎖相迴路300亦可以用來解決此一問題，以避免因為先前所決定的候選操作頻率曲線Ck 並非為最適合的操作頻率曲線而大幅增加鎖相時間。
當操作頻率控制器340產生控制碼將壓控振盪器350之操作頻率曲線調回至候選操作頻率曲線Ck (步驟510)之後，理論上來說，若是Ck 為最適合的操作頻率曲線，則濾波後電壓控制訊號V’ctrl 應該會逐漸收斂(參見第6、7圖的時間點tA 之後的濾波後電壓控制訊號V’ctrl 曲線)。因此，若是於第6、7圖中的時間點tA 之後，濾波後電壓控制訊號V’ctrl 沒有收斂至一電壓區間，則可以判定一開始在決定操作頻率曲線時有錯誤，候選操作頻率曲線Ck 並非最適合的曲線，因此，於步驟512中，若是濾波後電壓控制訊號V’ctrl 並未收斂於一電壓區間時，操作頻率控制器340產生控制碼來調整壓控振盪器350之操作頻率曲線。
詳細說明步驟512，請參考第8圖，假設當操作頻率控制器340產生第二控制碼將壓控振盪器350之操作頻率曲線調回至候選操作頻率曲線Ck 之後(時間tB 之後)，濾波後電壓控制訊號V’ctrl 並沒有收斂，且判斷單元330判斷濾波後控制電壓V’ctrl 持續上升至大於第二臨界電壓VH 時，則可以判定候選操作頻率曲線Ck 並非最適合的操作頻率曲線。此外，一般來說，一開始所決定出的操作頻率曲線Ck 會很接近最適合的操作頻率曲線，亦即，壓控振盪器350的最適合操作頻率曲線可能為Ck-1 、Ck 或是Ck+1 ，因此，判斷單元330產生一頻率調整判斷訊號VA 至操作頻率控制器340，操作頻率控制器340依據頻率調整判斷訊號VA 產生一第三控制碼來將壓控振盪器350的操作頻率曲線由Ck 調整至Ck+1 ，並使用候選操作頻率曲線Ck+1 來進行鎖相操作(時間tC 之後)。
同理，請參考第9圖，請參考第9圖，假設當操作頻率控制器340產生第二控制碼將壓控振盪器350之操作頻率曲線調回至候選操作頻率曲線Ck 之後(時間tB 之後)，濾波後電壓控制訊號V’ctrl 並沒有收斂，且判斷單元330判斷濾波後電壓控制訊號V’ctrl 小於第一臨界電壓VL ，則可以判定候選操作頻率曲線Ck 並非最適合的操作曲線，因此，判斷單元330產生一頻率調整判斷訊號VA 至操作頻率控制器340，操作頻率控制器340依據頻率調整判斷訊號VA 產生一第四控制碼來將壓控振盪器350的操作頻率曲線由Ck 調整至Ck-1 ，並使用候選操作頻率曲線Ck-1 來進行鎖相操作(時間tC 之後)。
需注意的是，本發明中有關判斷單元330以及操作頻率控制器340的操作方式亦可以應用於其他形式的鎖相迴路中，例如全數位鎖相迴路等，且第3圖所示之壓控振盪器350亦可以用其他形式的振盪器(例如電流控制振盪器)來產生所需的頻率，本發明所屬相關領域中具有通常知識者應能在閱讀過上述第3圖以及第5圖的相關敘述後輕易地將本發明應用於不同形式的鎖相迴路以及振盪器中，因此，細節在此不再贅述。
簡要歸納本發明，於本發明之鎖相迴路以及鎖相方法中，係判斷濾波後電壓控制訊號之電壓準位的大小來決定壓控振盪器的操作頻率曲線，如此一來，不但可以加速參考電壓與回授電壓相位鎖定的速度，也可以正確且快速地判斷一開始所決定的操作頻率曲線是否有錯誤，並立即將壓控振盪器的操作頻率曲線校正至最適合的操作頻率曲線。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、300．．．鎖相迴路
110、312．．．相位偵測器
120、314．．．電荷泵
130、320．．．低通濾波器
140、350．．．壓控振盪器
150、360．．．除頻器
310．．．偵測電路
330‧‧‧判斷單元
340‧‧‧操作頻率控制器
370‧‧‧壓控振盪器控制電路
第1圖為習知鎖相迴路的示意圖。
第2圖為習知鎖相迴路的一操作範例示意圖。
第3圖為依據本發明一實施例之鎖相迴路的示意圖。
第4圖為壓控振盪器之複數個候選操作頻率曲線的示意圖。
第5圖為依據本發明一實施例之鎖相方法的流程圖。
第6圖為當判斷單元判斷濾波後控制訊號的電壓準位小於一臨界電壓值時，操作頻率控制器產生控制碼以控制壓控振盪器之操作頻率曲線的示意圖。
第7圖為當判斷單元判斷濾波後控制訊號的電壓準位大於一臨界電壓值時，操作頻率控制器產生控制碼以控制壓控振盪器之操作頻率曲線的示意圖。
第8圖為當濾波後控制電壓沒有收斂時，操作頻率控制器產生控制碼來調整壓控振盪器之操作頻率曲線的示意圖。
第9圖為當濾波後控制電壓沒有收斂時，操作頻率控制器產生控制碼來調整壓控振盪器之操作頻率曲線的示意圖。
300．．．鎖相迴路
310．．．偵測電路
312．．．相位偵測器
314．．．電荷泵
320．．．低通濾波器
330．．．判斷單元
340．．．操作頻率控制器
350．．．壓控振盪器
360．．．除頻器
370．．．壓控振盪器控制電路

Claims (18)

  1. 一種壓控振盪器之控制電路，係用於一鎖相迴路中，該控制電路包含有：一操作頻率控制器，耦接於該壓控振盪器；以及一判斷單元，耦接於該壓控振盪器輸入端及該操作頻率控制器，用來依據輸入該壓控振盪器之一電壓控制訊號，以產生一判斷訊號至該操作頻率控制器；其中，當頻率鎖定時，該操作頻率控制器控制該壓控振盪器工作於一第一候選操作頻率曲線，接著當該鎖相迴路進行相位調整時，該操作頻率控制器產生一第一控制碼，使該壓控振盪器工作於之一第二候選操作頻率曲線，直到該操作頻率控制器收到該判斷單元之一頻率回復判斷訊號，該操作頻率控制器產生一第二控制碼，使該壓控振盪器回復工作於該第一候選操作頻率曲線；其中該操作頻率控制器必定會接收到該頻率回復判斷訊號，以使得該壓控振盪器回復工作於該第一候選操作頻率曲線。
  2. 如申請專利範圍第1項所述之控制電路，其中該判斷單元判斷該電壓控制訊號大於一第一臨界值時，產生該頻率回復判斷訊號。
  3. 如申請專利範圍第2項所述之控制電路，其中該壓控振盪器接收相同的電壓控制訊號之下，工作於該第二候選操作頻率曲線所對應的輸出頻率值會小於工作於該第一候選操作頻率曲線所對應 的輸出頻率值。
  4. 如申請專利範圍第3項所述之控制電路，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該判斷單元判斷該電壓控制訊號大於一第二臨界值時，產生一頻率調整判斷訊號至該操作頻率控制器以產生一第三控制碼，用以決定該壓控振盪器工作於一第三候選操作頻率曲線，其中該第二臨界值大於該第一臨界值，且於相同的該電壓控制訊號之下，該第三候選操作頻率曲線所對應的頻率值會大於該第一候選操作頻率曲線所對應的頻率值。
  5. 如申請專利範圍第3項所述之控制電路，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該判斷單元判斷該電壓控制訊號小於該第一臨界值時，產生一頻率調整判斷訊號至該操作頻率控制器以產生一第四控制碼，用以決定該壓控振盪器工作於一第四候選操作頻率曲線，且於相同的該電壓控制訊號之下，該第四候選操作頻率曲線所對應的頻率值會小於該第一候選操作頻率曲線所對應的頻率值。
  6. 一種快速相位收斂之鎖相迴路，係用於當頻率鎖定時，加速相位之收斂，該鎖相迴路包含有：一偵測電路，用來依據一參考訊號以及一回授訊號的相位差以產生一電壓控制訊號； 一濾波器，耦接於該偵測電路，用來對該電壓控制訊號進行濾波操作以產生一濾波後電壓控制訊號；一壓控振盪器，耦接於該濾波器，用來依據該濾波後電壓控制訊號以產生一輸出訊號；一除頻器，耦接於該壓控振盪器及偵測電路，用來依據該輸出訊號以產生該回授訊號；以及一壓控振盪器控制電路，耦接於該濾波器及該壓控振盪器；其中，當頻率鎖定時，該壓控振盪器工作於一第一候選操作頻率曲線，接著當該鎖相迴路進行相位調整時，該壓控振盪器控制電路產生一第一控制碼，使該壓控振盪器工作於之一第二候選操作頻率曲線，直到該濾波後電壓控制訊號大於一第一臨界值，該壓控振盪器控制電路產生一第二控制碼，使該壓控振盪器回復工作於該第一候選操作頻率曲線；其中該操作頻率控制器必定會接收到該頻率回復判斷訊號，以使得該壓控振盪器回復工作於該第一候選操作頻率曲線。
  7. 如申請專利範圍第6項所述之鎖相迴路，其中該壓控振盪器控制電路包括有：一判斷單元，耦接於該濾波器，用來判斷該濾波後電壓控制訊號以產生一判斷訊號；以及一操作頻率控制器，耦接於該判斷單元與該壓控振盪器，用來依據該判斷訊號以產生一控制碼，用以決定該壓控振盪器之一操作頻率曲線； 其中該判斷單元判斷該電壓控制訊號大於該第一臨界值時，產生一頻率回復判斷訊號，使該操作頻率控制器產生該第二控制碼，用以使該壓控振盪器回復工作於該第一候選操作頻率曲線。
  8. 如申請專利範圍第6項所述之鎖相迴路，其中該壓控振盪器接收相同的電壓控制訊號之下，工作於該第二候選操作頻率曲線所對應的輸出頻率值會小於工作於該第一候選操作頻率曲線所對應的輸出頻率值。
  9. 如申請專利範圍第8項所述之鎖相迴路，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該判斷單元判斷該濾波後電壓控制訊號大於一第二臨界值時，產生一頻率調整判斷訊號至該操作頻率控制器以產生一第三控制碼，用以決定該壓控振盪器工作於一第三候選操作頻率曲線，其中該第二臨界值大於該第一臨界值，且於相同的該電壓控制訊號之下，該第三候選操作頻率曲線所對應的頻率值會大於該第一候選操作頻率曲線所對應的頻率值。
  10. 如申請專利範圍第8項所述之控制電路，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該判斷單元判斷該濾波後電壓控制訊號小於該第一臨界值時，產生一頻率調整判斷訊號至該操作頻率控制器以產生一第四控制碼，用以決定該壓控振盪器工作於一第四候選操作頻率曲線，且於相同的該電壓控制 訊號之下，該第四候選操作頻率曲線所對應的頻率值會小於該第一候選操作頻率曲線所對應的頻率值。
  11. 一種壓控振盪器之控制方法，用於一鎖相迴路中，當頻率鎖定時，該壓控振盪器工作於一第一候選操作頻率曲線，該控制方法包含有：於該頻率鎖定後，當該鎖相迴路進行相位調整時，產生一第一控制碼，以使該壓控振盪器工作於一第二候選操作頻率曲線；以及當輸入壓控電壓振盪器之一電壓控制訊號大於一第一臨界值，產生一第二控制碼，以使該壓控振盪器回復工作於該第一候選操作頻率曲線；其中該壓控振盪器必定會回復工作於該第一候選操作頻率曲線。
  12. 如申請專利範圍第11項所述之控制方法，其中在相同的電壓控制訊號之下，該第二候選操作頻率曲線所對應的輸出頻率值會小於該第一候選操作頻率曲線所對應的輸出頻率值。
  13. 如申請專利範圍第12項所述之控制方法，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該電壓控制訊號大於一第二臨界值時，產生一第三控制碼，用以決定該壓控振盪器工作於一第三候選操作頻率曲線，其中該第二臨界值大於該第一臨界值，且於相同的該電壓控制訊號之下，該第三候選操作頻 率曲線所對應的頻率值會大於該第一候選操作頻率曲線所對應的頻率值。
  14. 如申請專利範圍第12項所述之控制方法，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該電壓控制訊號小於該第一臨界值時，產生一第四控制碼，用以決定該壓控振盪器工作於一第四候選操作頻率曲線，且於相同的該電壓控制訊號之下，該第四候選操作頻率曲線所對應的頻率值會小於該第一候選操作頻率曲線所對應的頻率值。
  15. 一種快速相位收斂之鎖相方法，用於鎖相迴路中，當頻率鎖定時，該壓控振盪器工作於一第一候選操作頻率曲線，該鎖相方法包含有：依據一參考訊號以及一回授訊號的相位差以產生一電壓控制訊號；對該電壓控制訊號進行濾波操作以產生一濾波後電壓控制訊號；依據該濾波後電壓控制訊號以產生一控制碼，用以決定該壓控振盪器之一操作頻率曲線；依據該濾波後電壓控制訊號以產生一輸出訊號；以及依據該輸出訊號以產生該回授訊號；其中，當頻率鎖定時，且接著當該鎖相迴路進行相位調整時，產生一第一控制碼，以使該壓控振盪器工作於一第二候選操作頻率曲線，以及當輸入壓控電壓振盪器之該濾波後電壓控制 訊號大於一第一臨界值，產生一第二控制碼，以使該壓控振盪器回復工作於該第一候選操作頻率曲線；其中該壓控振盪器必定會回復工作於該第一候選操作頻率曲線。
  16. 如申請專利範圍第15項所述之鎖相方法，其中在相同的濾波後電壓控制訊號之下，該第二候選操作頻率曲線所對應的輸出頻率值會小於該第一候選操作頻率曲線所對應的輸出頻率值。
  17. 如申請專利範圍第16項所述之鎖相方法，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該濾波後電壓控制訊號大於一第二臨界值時，產生一第三控制碼，用以決定該壓控振盪器工作於一第三候選操作頻率曲線，其中該第二臨界值大於該第一臨界值，且於相同的該電壓控制訊號之下，該第三候選操作頻率曲線所對應的頻率值會大於該第一候選操作頻率曲線所對應的頻率值。
  18. 如申請專利範圍第16項所述之鎖相方法，其中當該壓控振盪器回復工作於該第一候選操作頻率曲線之後，若是該電壓控制訊號小於該第一臨界值時，產生一第四控制碼，用以決定該壓控振盪器工作於一第四候選操作頻率曲線，且於相同的該電壓控制訊號之下，該第四候選操作頻率曲線所對應的頻率值會小於該第一候選操作頻率曲線所對應的頻率值。
TW098133526A 2009-10-02 2009-10-02 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法 TWI484758B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098133526A TWI484758B (zh) 2009-10-02 2009-10-02 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US12/886,112 US8629728B2 (en) 2009-10-02 2010-09-20 VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098133526A TWI484758B (zh) 2009-10-02 2009-10-02 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法

Publications (2)

Publication Number Publication Date
TW201114186A TW201114186A (en) 2011-04-16
TWI484758B true TWI484758B (zh) 2015-05-11

Family

ID=43822730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133526A TWI484758B (zh) 2009-10-02 2009-10-02 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法

Country Status (2)

Country Link
US (1) US8629728B2 (zh)
TW (1) TWI484758B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018259B2 (en) * 2010-01-28 2011-09-13 Freescale Semiconductor, Inc. Phase-locked loop having a feedback clock detector circuit and method therefor
CN102868399B (zh) * 2012-10-11 2015-01-21 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
US8872556B1 (en) 2013-04-30 2014-10-28 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US9030241B2 (en) 2013-04-30 2015-05-12 Micrel, Inc. PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
EP2814176A1 (en) * 2013-06-10 2014-12-17 Asahi Kasei Microdevices Corporation Fast lock phase-locked loop
US9497717B2 (en) * 2014-05-23 2016-11-15 Ruckus Wireless, Inc. Out-of-band acknowledgement of wireless communication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180375B2 (en) * 2002-11-22 2007-02-20 Nec Corporation PLL circuit
US20070121774A1 (en) * 2005-11-25 2007-05-31 Samsung Electronics Co., Ltd. Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
US7301406B2 (en) * 2005-03-07 2007-11-27 Samsung Electronics Co., Ltd. Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage
TW200824293A (en) * 2006-11-20 2008-06-01 Faraday Tech Corp Automatic switching phase-locked loop
US20080129402A1 (en) * 2006-09-19 2008-06-05 Faraday Technology Corp. Automatic switching phase-locked loop

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496075B2 (en) * 2001-03-14 2002-12-17 Ericsson Inc. Automatic tuning of VCO
US6927637B1 (en) * 2003-06-21 2005-08-09 Skyworks Solutions, Inc. Efficient tuning circuit for on-chip voltage controlled oscillator and method
US6952124B2 (en) * 2003-09-15 2005-10-04 Silicon Bridge, Inc. Phase locked loop circuit with self adjusted tuning hiep the pham
US7940129B1 (en) * 2008-05-21 2011-05-10 Marvell International Ltd. Low KVCO phase-locked loop with large frequency drift handling capability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180375B2 (en) * 2002-11-22 2007-02-20 Nec Corporation PLL circuit
US7301406B2 (en) * 2005-03-07 2007-11-27 Samsung Electronics Co., Ltd. Method and system for calibrating input voltage of voltage controlled oscillator and digital interface used for calibrating input voltage
US20070121774A1 (en) * 2005-11-25 2007-05-31 Samsung Electronics Co., Ltd. Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
US20080129402A1 (en) * 2006-09-19 2008-06-05 Faraday Technology Corp. Automatic switching phase-locked loop
US7471158B2 (en) * 2006-09-19 2008-12-30 Faraday Technology Corp. Automatic switching phase-locked loop
TW200824293A (en) * 2006-11-20 2008-06-01 Faraday Tech Corp Automatic switching phase-locked loop

Also Published As

Publication number Publication date
TW201114186A (en) 2011-04-16
US8629728B2 (en) 2014-01-14
US20110080196A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
US7719329B1 (en) Phase-locked loop fast lock circuit and method
TWI484758B (zh) 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
US8085101B2 (en) Spread spectrum clock generation device
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US20050206459A1 (en) Startup/yank circuit for self-biased phase-locked loops
US20070249293A1 (en) System and method for self calibrating voltage-controlled oscillator
KR101622927B1 (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US8686768B2 (en) Phase locked loop
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
TWI501557B (zh) 鎖相迴路
JP2003101410A (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
JP2009171140A (ja) 位相同期発振器
US9673826B2 (en) Receiving device
CN110995256B (zh) 一种减少频率锁定时间的锁相环装置及实现方法
US9350363B2 (en) Voltage controlled oscillator circuit and frequency synthesizer
CN107547084B (zh) 频率控制电路、频率控制方法以及锁相回路电路
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
KR20160076644A (ko) 서브 샘플링 위상 고정 루프를 기반으로 한 확산 스펙트럼 클럭 발생기 및 그의 자동 캘리브레이션 방법
US11895218B2 (en) Ultra-low jitter low-power W/D-band phase-locked loop using power-gating injection-locked frequency multiplierbased phase detector
CN116405058B (zh) 快速跳频锁定电路及其运行方法
CN117879595A (zh) 电流型自适应锁相电路及锁定方法
TWI538411B (zh) 注入鎖相迴路
CN105450222A (zh) 一种vco摆幅自动校准的电路和方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees