CN117879595A - 电流型自适应锁相电路及锁定方法 - Google Patents

电流型自适应锁相电路及锁定方法 Download PDF

Info

Publication number
CN117879595A
CN117879595A CN202311743016.7A CN202311743016A CN117879595A CN 117879595 A CN117879595 A CN 117879595A CN 202311743016 A CN202311743016 A CN 202311743016A CN 117879595 A CN117879595 A CN 117879595A
Authority
CN
China
Prior art keywords
transistor
voltage
current
controlled oscillator
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311743016.7A
Other languages
English (en)
Inventor
刘颖
吕俊盛
邵刚
杨冠兰
马洁
门萌萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN202311743016.7A priority Critical patent/CN117879595A/zh
Publication of CN117879595A publication Critical patent/CN117879595A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于微电子技术领域,涉及一种电流型自适应锁相电路及锁定方法,包括电荷泵的输出电压产生电路、压控振荡器控制电流产生电路、压控振荡器以及分压器;电荷泵的输出电压产生电路通过压控振荡器控制电流产生电路接入压控振荡器;压控振荡器通过分压器反馈接入电荷泵的输出电压产生电路。本发明提供了一种电流精度高、锁定步长小、抖动小以及功耗低的电流型自适应锁相电路及锁定方法。

Description

电流型自适应锁相电路及锁定方法
技术领域
本发明属于微电子技术领域,涉及一种自适应锁相电路及锁定方法,尤其涉及一种基于传统的电荷泵锁相环结构的电流型自适应锁相电路及锁定方法。
背景技术
在高速通信系统中,对锁相环锁定时间和噪声的要求越来越高。在电荷泵锁相环中,锁相环的环路带宽能够直接反映锁相环电路的噪声特性和锁定时间性能。传统的自适应方法可分为两种:一是自适应环路滤波器,改变滤波器不同状态下的时间常数;二是数字模块编程控制环路增益,但是这两种方法的实现复杂且版图面积大,灵活度较低,成本高。在传统的锁相环中,锁定时间和噪声对环路带宽的要求是相互矛盾的,即环路带宽越大,锁定时间越短,对噪声的抑制能力越差。
发明内容
为了解决背景技术中存在的上述技术问题,本发明提供了一种电流精度高、锁定步长小、抖动小以及功耗低的电流型自适应锁相电路及锁定方法。
为了实现上述目的,本发明采用如下技术方案:
一种电流型自适应锁相电路,其特征在于:所述电流型自适应锁相电路包括电荷泵的输出电压产生电路、压控振荡器控制电流产生电路、压控振荡器以及分压器;所述电荷泵的输出电压产生电路通过压控振荡器控制电流产生电路接入压控振荡器;所述压控振荡器通过分压器反馈接入电荷泵的输出电压产生电路。
上述压控振荡器控制电流产生电路包括电流供给电路以及电流调整电路;所述电荷泵的输出电压产生电路通过电流供给电路以及电流调整电路接入压控振荡器。
上述电流供给电路包括电源VDD、稳定电流源I1、晶体管MP1、晶体管MP2以及参考电压VB输入端;所述电源VDD通过稳定电流源I1接入晶体管MP1以及晶体管MP2;所述参考电压VB输入端接入晶体管MP2;所述电荷泵的输出电压产生电路接入晶体管MP1;所述VB=VDD/2;所述晶体管MP1以及晶体管MP2分别通过电流调整电路接入压控振荡器。
上述电源VDD通过稳定电流源I1分别接入晶体管MP1的源极以及晶体管MP2的源极;所述电荷泵的输出电压产生电路接入晶体管MP1的栅极;所述参考电压VB输入端接入晶体管MP2的栅极;所述晶体管MP1的漏极以及晶体管MP2的漏极分别通过电流调整电路接入压控振荡器。
上述电流调整电路包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5以及晶体管MN6;所述晶体管MP1通过晶体管MN2以及晶体管MN1接地;所述晶体管MP1通过晶体管MN1接地;所述参考电压VB输入端分别与晶体管MN2、晶体管MN4以及晶体管MN6相连;所述晶体管MN2通过晶体管MN4以及晶体管MN3接地;所述晶体管MN2通过晶体管MN3接地;所述晶体管MN4接入晶体管MN6;所述晶体管MN3接入晶体管MN5;所述压控振荡器通过晶体管MN6以及晶体管MN5接地。
上述晶体管MP1的漏极分别接入晶体管MN2的漏极以及晶体管MN1的栅极;所述晶体管MN2的源极接入晶体管MN1的漏极;所述晶体管MN1的源极接地;所述参考电压VB输入端分别接入晶体管MN2的栅极、晶体管MN4的栅极以及晶体管MN6的栅极;所述晶体管MP2的漏极分别接入晶体管MN4的漏极以及晶体管MN3的栅极;所述晶体管MN4的源极接入晶体管MN3的漏极;所述晶体管MN3的源极接地;所述晶体管MN4的栅极接入晶体管MN6的栅极;所述晶体管MN3的栅极接入晶体管MN5的栅极;所述晶体管MP6的漏极接入压控振荡器;所述晶体管MP6的源极接入晶体管MN5的漏极;所述晶体管MN5的源极接地。
上述电荷泵的输出电压产生电路包括鉴频鉴相器PFD、参考信号Vin输入端、电荷泵CP以及低通滤波器LPF;所述参考信号Vin输入端通过鉴频鉴相器PFD以及电荷泵CP接入压控振荡器控制电流产生电路;所述低通滤波器LPF接入压控振荡器控制电流产生电路;所述压控振荡器通过分压器反馈接入鉴频鉴相器PFD。
一种基于如前所述的电流型自适应锁相电路的锁定方法,其特征在于:所述锁定方法包括以下步骤:
1)基于电荷泵的输出电压产生电路产生电荷泵的输出电压VA;
2)基于步骤1)得到的电荷泵的输出电压VA获取能够调整电流大小的压控振荡器控制电流IC;
3)将步骤2)获取得到的压控振荡器控制电流IC注入压控振荡器,控制压控振荡器的输出频率;
4)将步骤3)得到的压控振荡器的输出频率反馈至电荷泵的输出电压产生电路中,待电流型自适应锁相电路的电流不再动态调整时,完成锁相环的锁定。
上述步骤1)的具体实现方式是:将参考信号Vin输入鉴频鉴相器PFD中,将鉴频鉴相器PFD所产生的产生脉冲信号UP以及脉冲信号DN注入电荷泵CP中,在低通滤波器LPF的作用下产生电荷泵的输出电压VA。
上述步骤2)的具体实现方式是:
2.1)将电荷泵的输出电压VA与参考电压VB相比较,所述VB=VDD/2;通过共源共栅结构的电流镜产生电流IA和电流IB,电流IA和电流IB之和为定值;
2.2)将电流IB经电流镜复制形成初始压控振荡器控制电流IC初始;所述电流IB与初始压控振荡器控制电流IC初始相等;
2.3)对初始压控振荡器控制电流IC初始进行调控,形成压控振荡器控制电流IC;
所述步骤3)中控制压控振荡器的输出频率的具体实现方式是:
由电荷泵的输出电压VA和参考电压VB动态调整电流IA以及电流IB,当电荷泵的输出电压VA小于参考电压VB时,电流IA增大,电流IB以及初始压控振荡器控制电流IC初始减小,则压控振荡器以低频率输出;当电荷泵的输出电压VA大于参考电压VB时,电流IA减小,电流IB以及初始压控振荡器控制电流IC初始增大,则压控振荡器以高频率输出;
所述步骤4)的具体实现方式是:
压控振荡器的输出频率经分压器反馈到鉴频鉴相器PFD,使鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN发生改变;当压控振荡器以低频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号增大,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速增大,压控振荡器输出频率提高,完成锁相环的锁定;当压控振荡器以高频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号减小,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速减小,压控振荡器输出频率降低,完成锁相环的锁定。
本发明的优点是:
本发明提供了一种电流型自适应锁相电路及锁定方法,本发明是通过电荷泵的输出电压VA与参考电压VB相比较,同时采用共源共栅结构的电流镜产生较为精确的电流IA、IB和IC,动态控制压控振荡器尾电流,控制其输出时钟频率,进而调整锁相环的锁定频率。当VA与VB电压差异较大时,电流调整随之增大,通过电流调制实现压控振荡器频率的快速调节,有效缩短了锁定时间。本发明所提供的电流型自适应锁相电路及锁定方法,一方面电流精度高,锁定步长很小,使输出时钟精度高、抖动小;另一方面当电压差异较大时,电流调整随之增大,锁定时间大大缩短。
附图说明
图1是本发明所提供的电流型自适应锁相电路的电路原理图。
具体实施方式
参见图1,本发明提供了一种电流型自适应锁相电路,包括电荷泵的输出电压产生电路、压控振荡器控制电流产生电路、压控振荡器以及分压器;电荷泵的输出电压产生电路通过压控振荡器控制电流产生电路接入压控振荡器;压控振荡器通过分压器反馈接入电荷泵的输出电压产生电路。
其中,压控振荡器控制电流产生电路包括电流供给电路以及电流调整电路;电荷泵的输出电压产生电路通过电流供给电路以及电流调整电路接入压控振荡器。
电流供给电路包括电源VDD、稳定电流源I1、晶体管MP1、晶体管MP2以及参考电压VB输入端;电源VDD通过稳定电流源I1接入晶体管MP1以及晶体管MP2;参考电压VB输入端接入晶体管MP2;电荷泵的输出电压产生电路接入晶体管MP1;VB=VDD/2;晶体管MP1以及晶体管MP2分别通过电流调整电路接入压控振荡器。示例性的,电源VDD通过稳定电流源I1分别接入晶体管MP1的源极以及晶体管MP2的源极;电荷泵的输出电压产生电路接入晶体管MP1的栅极;参考电压VB输入端接入晶体管MP2的栅极;晶体管MP1的漏极以及晶体管MP2的漏极分别通过电流调整电路接入压控振荡器。
电流调整电路包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5以及晶体管MN6;晶体管MP1通过晶体管MN2以及晶体管MN1接地;晶体管MP1通过晶体管MN1接地;参考电压VB输入端分别与晶体管MN2、晶体管MN4以及晶体管MN6相连;晶体管MN2通过晶体管MN4以及晶体管MN3接地;晶体管MN2通过晶体管MN3接地;晶体管MN4接入晶体管MN6;晶体管MN3接入晶体管MN5;压控振荡器通过晶体管MN6以及晶体管MN5接地。示例性的,晶体管MP1的漏极分别接入晶体管MN2的漏极以及晶体管MN1的栅极;晶体管MN2的源极接入晶体管MN1的漏极;晶体管MN1的源极接地;参考电压VB输入端分别接入晶体管MN2的栅极、晶体管MN4的栅极以及晶体管MN6的栅极;晶体管MP2的漏极分别接入晶体管MN4的漏极以及晶体管MN3的栅极;晶体管MN4的源极接入晶体管MN3的漏极;晶体管MN3的源极接地;晶体管MN4的栅极接入晶体管MN6的栅极;晶体管MN3的栅极接入晶体管MN5的栅极;晶体管MP6的漏极接入压控振荡器;晶体管MP6的源极接入晶体管MN5的漏极;晶体管MN5的源极接地。
电荷泵的输出电压产生电路包括鉴频鉴相器PFD、参考信号Vin输入端、电荷泵CP以及低通滤波器LPF;参考信号Vin输入端通过鉴频鉴相器PFD以及电荷泵CP接入压控振荡器控制电流产生电路;低通滤波器LPF接入压控振荡器控制电流产生电路;压控振荡器通过分压器反馈接入鉴频鉴相器PFD。
本发明在提供如上所记载的电流型自适应锁相电路的同时,还提供了一种锁相环的锁定方法,包括以下步骤:
1)基于电荷泵的输出电压产生电路产生电荷泵的输出电压VA;示例性的,将参考信号Vin输入鉴频鉴相器PFD中,将鉴频鉴相器PFD所产生的产生脉冲信号UP以及脉冲信号DN注入电荷泵CP中,在低通滤波器LPF的作用下产生电荷泵的输出电压VA。
2)基于步骤1)得到的电荷泵的输出电压VA获取能够调整电流大小的压控振荡器控制电流IC;示例性的:
2.1)将电荷泵的输出电压VA与参考电压VB相比较,VB=VDD/2;通过共源共栅结构的电流镜产生电流IA和电流IB,电流IA和电流IB之和为定值,示例性的,且IA和IB电流之和为I1;
2.2)将电流IB经电流镜复制形成初始压控振荡器控制电流IC初始;电流IB与初始压控振荡器控制电流IC初始相等;经电流镜复制作为压控振荡器的控制电流,控制其输出时钟频率,进而调整锁相环的锁定频率。通过电流调制实现压控振荡器频率的调节,有效缩短了锁定时间。
2.3)对初始压控振荡器控制电流IC初始进行调控,形成压控振荡器控制电流IC;
3)将步骤2)获取得到的压控振荡器控制电流IC注入压控振荡器,控制压控振荡器的输出频率,其中,控制压控振荡器的输出频率的具体实现方式是:由电荷泵的输出电压VA和参考电压VB动态调整电流IA以及电流IB,当电荷泵的输出电压VA小于参考电压VB时,电流IA增大,电流IB以及初始压控振荡器控制电流IC初始减小,则压控振荡器以低频率输出;当电荷泵的输出电压VA大于参考电压VB时,电流IA减小,电流IB以及初始压控振荡器控制电流IC初始增大,则压控振荡器以高频率输出;
4)将步骤3)得到的压控振荡器的输出频率反馈至电荷泵的输出电压产生电路中,待电流型自适应锁相电路的电流不再动态调整时,完成锁相环的锁定;鉴频鉴相器PFD将参考信号Vin与反馈信号的频率和相位比较,产生电荷泵的输出电压VA。
其中,压控振荡器的输出频率经分压器反馈到鉴频鉴相器PFD,使鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN发生改变;当压控振荡器以低频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号增大,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速增大,压控振荡器输出频率提高,完成锁相环的锁定;当压控振荡器以高频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号减小,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速减小,压控振荡器输出频率降低,完成锁相环的锁定。

Claims (10)

1.一种电流型自适应锁相电路,其特征在于:所述电流型自适应锁相电路包括电荷泵的输出电压产生电路、压控振荡器控制电流产生电路、压控振荡器以及分压器;所述电荷泵的输出电压产生电路通过压控振荡器控制电流产生电路接入压控振荡器;所述压控振荡器通过分压器反馈接入电荷泵的输出电压产生电路。
2.根据权利要求1所述的电流型自适应锁相电路,其特征在于:所述压控振荡器控制电流产生电路包括电流供给电路以及电流调整电路;所述电荷泵的输出电压产生电路通过电流供给电路以及电流调整电路接入压控振荡器。
3.根据权利要求2所述的电流型自适应锁相电路,其特征在于:所述电流供给电路包括电源VDD、稳定电流源I1、晶体管MP1、晶体管MP2以及参考电压VB输入端;所述电源VDD通过稳定电流源I1接入晶体管MP1以及晶体管MP2;所述参考电压VB输入端接入晶体管MP2;所述电荷泵的输出电压产生电路接入晶体管MP1;所述VB=VDD/2;所述晶体管MP1以及晶体管MP2分别通过电流调整电路接入压控振荡器。
4.根据权利要求3所述的电流型自适应锁相电路,其特征在于:所述电源VDD通过稳定电流源I1分别接入晶体管MP1的源极以及晶体管MP2的源极;所述电荷泵的输出电压产生电路接入晶体管MP1的栅极;所述参考电压VB输入端接入晶体管MP2的栅极;所述晶体管MP1的漏极以及晶体管MP2的漏极分别通过电流调整电路接入压控振荡器。
5.根据权利要求4所述的电流型自适应锁相电路,其特征在于:所述电流调整电路包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5以及晶体管MN6;所述晶体管MP1通过晶体管MN2以及晶体管MN1接地;所述晶体管MP1通过晶体管MN1接地;所述参考电压VB输入端分别与晶体管MN2、晶体管MN4以及晶体管MN6相连;所述晶体管MN2通过晶体管MN4以及晶体管MN3接地;所述晶体管MN2通过晶体管MN3接地;所述晶体管MN4接入晶体管MN6;所述晶体管MN3接入晶体管MN5;所述压控振荡器通过晶体管MN6以及晶体管MN5接地。
6.根据权利要求5所述的电流型自适应锁相电路,其特征在于:所述晶体管MP1的漏极分别接入晶体管MN2的漏极以及晶体管MN1的栅极;所述晶体管MN2的源极接入晶体管MN1的漏极;所述晶体管MN1的源极接地;所述参考电压VB输入端分别接入晶体管MN2的栅极、晶体管MN4的栅极以及晶体管MN6的栅极;所述晶体管MP2的漏极分别接入晶体管MN4的漏极以及晶体管MN3的栅极;所述晶体管MN4的源极接入晶体管MN3的漏极;所述晶体管MN3的源极接地;所述晶体管MN4的栅极接入晶体管MN6的栅极;所述晶体管MN3的栅极接入晶体管MN5的栅极;所述晶体管MP6的漏极接入压控振荡器;所述晶体管MP6的源极接入晶体管MN5的漏极;所述晶体管MN5的源极接地。
7.根据权利要求1-6任一项所述的电流型自适应锁相电路,其特征在于:所述电荷泵的输出电压产生电路包括鉴频鉴相器PFD、参考信号Vin输入端、电荷泵CP以及低通滤波器LPF;所述参考信号Vin输入端通过鉴频鉴相器PFD以及电荷泵CP接入压控振荡器控制电流产生电路;所述低通滤波器LPF接入压控振荡器控制电流产生电路;所述压控振荡器通过分压器反馈接入鉴频鉴相器PFD。
8.一种基于权利要求7所述的电流型自适应锁相电路的锁定方法,其特征在于:所述锁定方法包括以下步骤:
1)基于电荷泵的输出电压产生电路产生电荷泵的输出电压VA;
2)基于步骤1)得到的电荷泵的输出电压VA获取能够调整电流大小的压控振荡器控制电流IC;
3)将步骤2)获取得到的压控振荡器控制电流IC注入压控振荡器,控制压控振荡器的输出频率;
4)将步骤3)得到的压控振荡器的输出频率反馈至电荷泵的输出电压产生电路中,待权利要求1-7任一项所述的电流型自适应锁相电路的电流不再动态调整时,完成锁相环的锁定。
9.根据权利要求8所述的锁定方法,其特征在于:所述步骤1)的具体实现方式是:将参考信号Vin输入鉴频鉴相器PFD中,将鉴频鉴相器PFD所产生的产生脉冲信号UP以及脉冲信号DN注入电荷泵CP中,在低通滤波器LPF的作用下产生电荷泵的输出电压VA。
10.根据权利要求9所述的锁定方法,其特征在于:所述步骤2)的具体实现方式是:
2.1)将电荷泵的输出电压VA与参考电压VB相比较,所述VB=VDD/2;通过共源共栅结构的电流镜产生电流IA和电流IB,电流IA和电流IB之和为定值;
2.2)将电流IB经电流镜复制形成初始压控振荡器控制电流IC初始;所述电流IB与初始压控振荡器控制电流IC初始相等;
2.3)对初始压控振荡器控制电流IC初始进行调控,形成压控振荡器控制电流IC;
所述步骤3)中控制压控振荡器的输出频率的具体实现方式是:
由电荷泵的输出电压VA和参考电压VB动态调整电流IA以及电流IB,当电荷泵的输出电压VA小于参考电压VB时,电流IA增大,电流IB以及初始压控振荡器控制电流IC初始减小,则压控振荡器以低频率输出;当电荷泵的输出电压VA大于参考电压VB时,电流IA减小,电流IB以及初始压控振荡器控制电流IC初始增大,则压控振荡器以高频率输出;
所述步骤4)的具体实现方式是:
压控振荡器的输出频率经分压器反馈到鉴频鉴相器PFD,使鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN发生改变;当压控振荡器以低频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号增大,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速增大,压控振荡器输出频率提高,完成锁相环的锁定;当压控振荡器以高频率输出时,鉴频鉴相器PFD产生的脉冲信号UP和脉冲信号DN信号减小,通过电荷泵CP提高电荷泵的输出电压VA,使电流IB和压控振荡器控制电流IC快速减小,压控振荡器输出频率降低,完成锁相环的锁定。
CN202311743016.7A 2023-12-18 2023-12-18 电流型自适应锁相电路及锁定方法 Pending CN117879595A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311743016.7A CN117879595A (zh) 2023-12-18 2023-12-18 电流型自适应锁相电路及锁定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311743016.7A CN117879595A (zh) 2023-12-18 2023-12-18 电流型自适应锁相电路及锁定方法

Publications (1)

Publication Number Publication Date
CN117879595A true CN117879595A (zh) 2024-04-12

Family

ID=90590936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311743016.7A Pending CN117879595A (zh) 2023-12-18 2023-12-18 电流型自适应锁相电路及锁定方法

Country Status (1)

Country Link
CN (1) CN117879595A (zh)

Similar Documents

Publication Publication Date Title
US6777991B2 (en) Method and apparatus for stable phase-locked looping
US6683502B1 (en) Process compensated phase locked loop
JP6151298B2 (ja) 供給調整されたvcoアーキテクチャ
US6329882B1 (en) Third-order self-biased phase-locked loop for low jitter applications
US7812653B2 (en) Power supply noise rejection in PLL or DLL circuits
CN102195642B (zh) 锁相环电路及其控制方法、半导体集成电路和电子设备
US7558311B2 (en) Spread spectrum clock generator and method for generating a spread spectrum clock signal
CN100458639C (zh) 一种补偿mos器件栅极漏电流的装置及方法
CN1983817A (zh) 电荷泵、锁相环电路、调整电荷泵中控制电流的方法及产生输出信号的方法
TWI484758B (zh) 壓控振盪器之控制電路、壓控振盪器之控制方法、快速相位收斂之鎖相迴路及快速相位收斂之鎖相方法
KR100937305B1 (ko) 분수분주형 pll에서 과도 응답을 감소시키는 시스템 및방법
WO2000060740A1 (en) Differential charge pump with common mode feedback
CN111819777B (zh) 抑制电流失配的电荷泵电路及其控制方法、锁相环电路
KR100778374B1 (ko) 확산비율 조절가능 대역 확산 클록 발생기
US20100321077A1 (en) Phase synchronization apparatus
US7342465B2 (en) Voltage-controlled oscillator with stable gain over a wide frequency range
US11374580B2 (en) Charge pump phase locked loop with low controlled oscillator gain
JP5101058B2 (ja) 電源補償電圧および電流源
CN117879595A (zh) 电流型自适应锁相电路及锁定方法
WO2023124557A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
US7167059B2 (en) Circuit for generating spread spectrum clock
CN116827318A (zh) 一种短锁定时间的dcc电路
WO2008097718A1 (en) Automatic bias adjustment for phase-locked loop charge pump
CN212231424U (zh) 消除电流失配的电荷泵及锁相环电路
WO2021166176A1 (ja) 位相同期回路、送受信回路及び半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination