CN111819777B - 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 - Google Patents
抑制电流失配的电荷泵电路及其控制方法、锁相环电路 Download PDFInfo
- Publication number
- CN111819777B CN111819777B CN201880090848.4A CN201880090848A CN111819777B CN 111819777 B CN111819777 B CN 111819777B CN 201880090848 A CN201880090848 A CN 201880090848A CN 111819777 B CN111819777 B CN 111819777B
- Authority
- CN
- China
- Prior art keywords
- node
- control
- current
- feedback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000002401 inhibitory effect Effects 0.000 title description 3
- 238000007599 discharging Methods 0.000 claims abstract description 42
- 238000001914 filtration Methods 0.000 claims abstract description 24
- 238000005070 sampling Methods 0.000 claims description 54
- 238000001514 detection method Methods 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 7
- 230000000087 stabilizing effect Effects 0.000 claims description 6
- 230000000452 restraining effect Effects 0.000 abstract description 3
- 230000001276 controlling effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种抑制电流失配的电荷泵电路及其控制方法、锁相环电路，涉及通信技术领域，包括：第一控制电路(10)、第二控制电路(20)和第一反馈电路(30)；第一控制电路用于将来自第一电流输入节点(D1)的第一电流输入第二反馈节点(E2)；第一反馈电路用于在第一反馈节点(E1)和滤波节点(Vx)的控制下，控制输入第二反馈节点的电流的值与第一电流的值相等；第二控制电路用于在来自第三控制节点(K3)的第三控制信号的电位为有效电位，且来自第四控制节点(K4)的第四控制信号的电位为有效电位时，将来自第二电流输入节点(D2)的第二电流输入输出节点(Vout)，以及，将与第一电流的值相等的电流输入第二反馈节点。该电荷泵电路能够抑制充电电流和放电电流的电流失配，保证了电荷泵输出电压的稳定性。
Description
技术领域
本申请涉及通信技术领域，特别涉及一种抑制电流失配的电荷泵电路及其控制方法、锁相环电路。
背景技术
锁相环一般包括鉴相鉴频器(Phase/Frequency Detector，PFD)、电荷泵(ChargePump，CP)、环路滤波器(Loop Filter，LPF)、压控振荡器(Voltage ControlledOscillator，VCO)和分频器(Divider)。其中，电荷泵是锁相环的重要组成部分，其能将鉴相鉴频器输出的信号通过环路滤波器转化为电压信号，并通过该电压信号控制压控振荡器的振荡频率。
相关技术中，电荷泵电路一般包括由相同偏置电流镜像电路产生的两个大小相同的电流Iup和电流Idn、耦合在该电流Iup的输入节点和电流Idn的输入节点之间的两条电路支路，以及跨接在该两条电路支路之间由运算放大器组成的反馈回路，该反馈回路用于在电流Iup和电流Idn大小相等时，保证电荷泵输出电压的稳定性。
但是，实际实现时，由于工艺、电压和温度偏差等因素，电流Iup和电流Idn可能不相等，导致两者电流失配，影响电荷泵输出电压的稳定性。
发明内容
本申请提供了一种抑制电流失配的电荷泵电路及其控制方法、锁相环电路，可以提高电荷泵输出电压的稳定性。所述技术方案如下：
第一方面，本申请实施例提供了一种抑制电流失配的电荷泵电路，包括：第一控制电路、第二控制电路和第一反馈电路；所述第一控制电路分别与第一电流输入节点、第一控制节点、第二控制节点、第一反馈节点和第二反馈节点相耦合，所述第一控制电路用于在来自所述第一控制节点的第一控制信号的电位为有效电位，且来自所述第二控制节点的第二控制信号的电位为有效电位时，将来自所述第一电流输入节点的第一电流输入所述第二反馈节点；所述第一反馈电路分别与所述第一反馈节点、所述第二反馈节点和滤波节点相耦合，所述第一反馈电路用于在所述第一反馈节点和所述滤波节点的控制下，控制输入所述第二反馈节点的电流的值与所述第一电流的值相等；所述第二控制电路分别与第二电流输入节点、第三控制节点、第四控制节点、输出节点和所述第二反馈节点相耦合，所述第二控制电路用于在来自所述第三控制节点的第三控制信号的电位为有效电位，且来自所述第四控制节点的第四控制信号的电位为有效电位时，将来自所述第二电流输入节点的第二电流输入所述输出节点，以及，将与所述第一电流的值相等的电流输入所述第二反馈节点。
本申请实施例提供的抑制电流失配的电荷泵电路，包括第一控制电路、第二控制电路和第一反馈电路，该第一反馈电路能够控制输入第二反馈节点的电流的值等于第一电流的值，使得充电电流的值和放电电流的值相等，能够抑制充电电流和放电电流的电流失配，相较于相关技术，保证了电荷泵输出电压的稳定性。
进一步地，所述电荷泵电路还包括：第三控制电路和第二反馈电路；所述第三控制电路分别与所述第一电流输入节点、所述第二电流输入节点、所述第一控制节点、所述第三控制节点和第三反馈节点相耦合，所述第三控制电路用于在所述第一控制信号的电位为有效电位时，将所述第二电流输入所述第三反馈节点，或者，在所述第三控制信号的电位为有效电位时，将所述第一电流输入所述第三反馈节点；所述第二反馈电路分别与所述第三反馈节点和所述滤波节点相耦合，所述第二反馈电路用于在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位。
该第三控制电路和第二反馈电路的设置，使得本申请实施例提供的电荷泵电路，无论是在第一控制信号和第二控制信号的电位均为有效电位时，还是在第三控制信号和第四控制信号的电位均为有效电位时，第二电流输入节点和输出节点之间、第二反馈节点和输出节点之间均不会出现电荷分享，均能够保证输出电压的稳定性。
并且，所述电荷泵电路还包括：所述电荷泵电路还包括：第一电流源和第二电流源；所述第一电流源与所述第一电流输入节点相耦合，所述第一电流源用于将所述第一电流输入所述第一电流输入节点；所述第二电流源与所述第二电流输入节点相耦合，所述第二电流源用于将所述第二电流输入所述第二电流输入节点。
进一步地，该第一电流源和该第二电流源可以采用同类型器件实现，例如：提供第一电流的电路和提供第二电流的电路可以均由P型晶体管组成或均由N型晶体管组成，使得输入第一电流输入节点的第一电流和输入第二电流输入节点的第二电流的匹配特性会更好，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
可选地，所述电荷泵电路应用在锁相环电路中，所述锁相环电路包括：鉴相鉴频器，所述鉴相鉴频器用于根据输入的时钟信号输出第一相位误差信号和第二相位误差信号；所述第一相位误差信号用作所述第一控制信号；所述第二相位误差信号的反相信号用作所述第二控制信号；所述第一相位误差信号的反相信号用作所述第三控制信号；所述第二相位误差信号用作所述第四控制信号。
此时，由于第一相位误差信号和第二相位误差信号是根据锁相环电路中压控振荡器输出的时钟信号与参考时钟信号的比较结果得到的信号，该第一相位误差信号和该第二相位误差信号的脉冲信号的脉冲宽度不同，但脉冲信号的脉冲幅值相同，该第一相位误差信号和该第二相位误差信号对电荷泵电路的控制作用，可以理解为将压控振荡器输出的且经分频后的时钟信号与参考时钟信号的相位差转换为充放电过程的时间差，并通过该时间差实现对充放电过程的控制，也即是，当根据该第一相位误差信号和该第二相位误差信号控制第一控制电路和第二控制电路时，能够调节为电荷泵输出节点充电的充电时长和为电荷泵输出节点放电的放电时长。
可选地，所述电荷泵电路应用在锁相环电路中，所述锁相环电路包括：采样鉴相器；所述第一电流源与所述采样鉴相器的第一输出端相耦合，所述第一输出端输出的第一采样信号用于调节所述第一电流的值；所述第二电流源与所述采样鉴相器的第二输出端相耦合，所述第二输出端输出的第二采样信号用于调节所述第二电流的值。
并且，所述锁相环电路还包括：脉冲发生器，所述脉冲发生器用于生成脉冲信号；所述脉冲信号用作所述第一控制信号和所述第四控制信号；所述脉冲信号的反相信号用作所述第二控制信号和所述第三控制信号。
此时，由于第一采样信号和第二采样信号是根据参考时钟信号对压控振荡器输出的时钟信号进行采样后得到的电压信号，该第一采样信号和第二采样信号的电压幅值不同。通过第一采样信号对第一电流进行调节和通过第二采样信号对第二电流进行调节的调节作用，可理解为将压控振荡器输出的时钟信号与参考时钟信号的相位差转换成对第一电流源和第二电流源进行控制的电压差，且由于电压值与调节后的电流值表现为正相关的关系，该电压差可转换为调节后的第一电流和第二电流的电流差。将该调节后的第一电流和第二电流输入电荷泵电路后，电荷泵电路在第一控制信号、第二控制信号、第三控制信号和第四控制信号的控制下，可实现对充放电过程的控制。
并且，通过第一采样信号和第二采样信号对第一电流和第二电流进行调节，可实现对第一电流和第二电流的单独控制，相对于相关技术，提高了电荷泵电路的适用范围和电荷泵电路使用的灵活性。
其中，所述第一反馈电路包括：第一钳位模块和第一电流源模块；所述第一钳位模块的第一输入端与所述第一反馈节点相耦合，所述第一钳位模块的第二输入端与所述滤波节点相耦合，所述第一钳位模块的输出端与所述第一电流源模块的控制端相耦合，所述第一钳位模块用于在所述第一反馈节点和所述滤波节点的控制下，稳定所述第一钳位模块的输出端的电位；所述第一电流源模块的输入端与所述第二反馈节点相耦合，所述第一电流源模块的输出端接地，所述第一电流源模块用于在所述第一电流源模块的控制端的控制下，控制输入所述第二反馈节点的电流的值与所述第一电流的值相等。
可选地，所述第一钳位模块包括：第一运算放大器；所述第一运算放大器的同相输入端与所述第一反馈节点相耦合，所述第一运算放大器的反相输入端与所述滤波节点相耦合，所述第一运算放大器的输出端与所述第一电流源模块的控制端相耦合。
根据该第一运算放大器“虚短虚断”的原理，第一反馈节点和滤波节点的电压相等，且输入至第二反馈节点的电流的值等于第一电流的值，即实现了对充电电流和放电电流的电流失配的抑制功能。
可选地，所述第一电流源模块包括：第一晶体管；所述第一晶体管的栅极与所述第一钳位模块的输出端相耦合，所述第一晶体管的第一极与所述第二反馈节点相耦合，所述第一晶体管的第二极接地。
可选地，所述第一控制电路包括：第二晶体管和第三晶体管；所述第二晶体管的栅极与所述第一控制节点相耦合，所述第二晶体管的第一极与所述第一电流输入节点相耦合，所述第二晶体管的第二极与所述第一反馈节点相耦合；所述第三晶体管的栅极与所述第二控制节点相耦合，所述第三晶体管的第一极与所述第一反馈节点相耦合，所述第三晶体管的第二极与所述第二反馈节点相耦合。
需要说明的是，第二晶体管可以为P型晶体管，第三晶体管可以为N型晶体管，此时，在第二晶体管和第三晶体管开启时，在该第一晶体管和第三晶体管的共同作用下，第一电流输入节点的电压、第二反馈节点的电压和第一反馈节点的电压可较准确地保持为相等。
可选地，所述第二控制电路包括：第四晶体管和第五晶体管；所述第四晶体管的栅极与所述第三控制节点相耦合，所述第四晶体管的第一极与所述第二电流输入节点相耦合，所述第四晶体管的第二极与所述输出节点相耦合；所述第五晶体管的栅极与所述第四控制节点相耦合，所述第五晶体管的第一极与所述输出节点相耦合，所述第五晶体管的第二极与所述第二反馈节点相耦合。
需要说明的是，第四晶体管可以为P型晶体管，第五晶体管可以为N型晶体管，此时，在第四晶体管和第五晶体管开启时，第二电流输入节点的电压、第二反馈节点的电压和输出节点的电压可较准确地保持为相等，也即是，第二电流输入节点和输出节点之间、第二反馈节点和输出节点之间均不会出现电荷分享，这样降低了与输出节点相耦合的电荷泵的输出端的输出电压出现毛刺的几率，进而保证了输出电压的稳定性。
可选地，所述第三控制电路包括：第六晶体管和第七晶体管；所述第六晶体管的栅极与所述第一控制节点相耦合，所述第六晶体管的第一极与所述第二电流输入节点相耦合，所述第六晶体管的第二极与所述第三反馈节点相耦合；所述第七晶体管的栅极与所述第三控制节点相耦合，所述第七晶体管的第一极与所述第一电流输入节点相耦合，所述第七晶体管的第二极与所述第三反馈节点相耦合。
其中，所述第二反馈电路包括：第二钳位模块和第二电流源模块；所述第二钳位模块的第一输入端与所述第三反馈节点相耦合，所述第二钳位模块的第二输入端与所述滤波节点相耦合，所述第二钳位模块的输出端与所述第二电流源模块的控制端相耦合，所述第二钳位模块用于在所述第三反馈节点和所述滤波节点的控制下，稳定所述第二钳位模块的输出端的电位；所述第二电流源模块的输入端与所述第三反馈节点相耦合，所述第二电流源模块的输出端接地，所述第二电流源模块用于在所述第二电流源模块的控制端的控制下，控制所述第三反馈节点的电位。
可选地，所述第二钳位模块包括：第二运算放大器；所述第二运算放大器的同相输入端与所述第三反馈节点相耦合，所述第二运算放大器的反相输入端与所述滤波节点相耦合，所述第二运算放大器的输出端与所述第二电流源模块的控制端相耦合。
根据该第二运算放大器“虚短虚断”的原理，第三反馈节点和滤波节点的电压相等，为保证第二电流输入节点的电压和输出节点的电压相等提供了依据。
可选地，所述第二电流源模块包括：第八晶体管；所述第八晶体管的栅极与所述第二钳位模块的输出端相耦合，所述第八晶体管的第一极与所述第三反馈节点相耦合，所述第八晶体管的第二极接地。
需要说明的是，当产生第一电流源所提供的电流和第二电流源所提供的电流的电路均由P型晶体管组成或均由N型晶体管组成时，充电电流和放电电流的匹配特性会更好，能够进一步提高电荷泵输出电压的稳定性。
第二方面，本申请实施例提供了一种抑制电流失配的电荷泵电路的控制方法，所述方法用于控制如第一方面任一所述的电荷泵电路，所述电荷泵电路包括：第一控制电路、第二控制电路和第一反馈电路，所述方法包括：向第一控制节点施加处于有效电位的第一控制信号，且向第二控制节点施加处于有效电位的第二控制信号，使得所述第一控制电路在所述第一控制信号和所述第二控制信号的控制下，将来自第一电流输入节点的第一电流输入第二反馈节点；向第三控制节点施加处于有效电位的第三控制信号，且向第四控制节点施加处于有效电位的第四控制信号，使得所述第二控制电路在所述第三控制信号和所述第四控制信号的控制下，将来自第二电流输入节点的第二电流输入输出节点，以及，使得所述第一反馈电路在第一反馈节点和滤波节点的控制下，控制输入所述第二反馈节点的电流的值与所述第一电流的值相等。
本申请实施例提供的抑制电流失配的电荷泵电路的控制方法，该电荷泵电路包括第一控制电路、第二控制电路和第一反馈电路，该第一反馈电路能够控制输入第二反馈节点的电流的值等于第一电流的值，使得充电电流的值和放电电流的值相等，能够抑制充电电流和放电电流的电流失配，相较于相关技术，保证了电荷泵输出电压的稳定性。
可选地，所述电荷泵电路还包括：第三控制电路和第二反馈电路，所述方法还包括：向所述第一控制节点施加处于有效电位的第一控制信号，还使得所述第三控制电路将所述第二电流输入第三反馈节点，使得所述第二反馈电路在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位；向所述第三控制节点施加处于有效电位的第三控制信号，还使得所述第三控制电路将所述第一电流输入所述第三反馈节点，使得所述第二反馈电路在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位。
该第三控制电路和第二反馈电路的设置，使得本申请实施例提供的电荷泵电路，无论在第一控制信号和第二控制信号的电位均为有效电位时，还是在第三控制信号和第四控制信号的电位均为有效电位时，第二电流输入节点和输出节点之间、第二反馈节点和输出节点之间均不会出现电荷分享，均能够保证输出电压的稳定性。
并且，当第一电流源和第二电流源采用同类型器件实现时，第一电流和第二电流的匹配特性会更好，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
第三方面，本申请实施例提供了一种锁相环电路，所述锁相环电路包括：鉴相鉴频器、环路滤波器、压控振荡器、分频器以及如第一方面任一所述的电荷泵电路；所述鉴相鉴频器用于根据输入的时钟信号，输出第一相位误差信号和第二相位误差信号；所述电荷泵电路用于根据所述第一相位误差信号和所述第二相位误差信号将所述环路滤波器输出电流；所述环路滤波器用于根据所述电荷泵输出的电流生成控制电压信号；所述压控振荡器用于根据所述控制电压信号输出目标时钟信号；所述分频器用于对所述目标时钟信号进行分频，并将分频后的目标时钟信号输入所述鉴相鉴频器。
第四方面，本申请实施例提供了一种锁相环电路，所述锁相环电路包括：采样型鉴相器、脉冲发生器、环路滤波器、压控振荡器以及如第一方面任一所述的电荷泵电路；所述采样型鉴相器用于根据输入的时钟信号输出第一采样信号和第二采样信号；所述脉冲发生器用于生成脉冲信号，所述脉冲信号用于控制所述电荷泵输出电流的时间；所述电荷泵电路用于根据所述脉冲信号、所述第一采样信号和所述第二采样信号将所述环路滤波器输出电流；所述环路滤波器用于根据所述电荷泵输出的电流生成控制电压信号；所述压控振荡器用于根据所述控制电压信号输出目标时钟信号，并将所述目标时钟信号输入所述采样型鉴相器。
第五方面，本申请实施例提供了一种存储介质，所述存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现如本申请实施例提供的抑制电流失配的电荷泵电路的控制方法。
第六方面，本申请实施例提供了一种芯片，所述芯片包括可编程逻辑电路和/或程序指令，当所述芯片运行时用于实现如本申请实施例提供的抑制电流失配的电荷泵电路的控制方法。
本申请实施例提供的抑制电流失配的电荷泵电路及其控制方法、锁相环电路，该电荷泵电路包括第一控制电路、第二控制电路和第一反馈电路，该第一反馈电路能够控制输入第二反馈节点的电流的值等于第一电流的值，使得充电电流的值和放电电流的值相等，能够抑制充电电流和放电电流的电流失配，相较于相关技术，保证了电荷泵输出电压的稳定性。
附图说明
图1是本申请示例性实施例提供的一种电荷泵电路的结构示意图；
图2是本申请示例性实施例提供的另一种电荷泵电路的结构示意图；
图3是本申请示例性实施例提供的一种电荷泵电路的电路示意图；
图4是本申请示例性实施例提供的另一种电荷泵电路的电路示意图；
图5是本申请示例性实施例提供的一种电荷泵电路的控制方法的流程图；
图6是本申请示例性实施例提供的一种锁相环电路的结构示意图；
图7是本申请示例性实施例提供的另一种锁相环电路的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
本申请所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本申请的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，将其中源极称为第一级，漏极称为第二级。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请实施例所采用的开关晶体管可以包括P型开关晶体管和N型开关晶体管，其中，P型开关晶体管在栅极为低电位时开启，在栅极为高电位时截止，N型开关晶体管在栅极为高电位时开启，在栅极为低电位时截止。此外，本申请各个实施例中的多个信号都对应有高电位和低电位，信号的有效电位为使开关晶体管打开的电位，例如：对于P型开关晶体管，低电位为有效电位，对于N型开关晶体管，高电位为有效电位。
本申请实施例提出了一种抑制电流失配的电荷泵电路，请参考图1，该电荷泵电路可以包括：第一控制电路10、第二控制电路20和第一反馈电路30。
该第一控制电路10分别与第一电流输入节点D1、第一控制节点K1、第二控制节点K2、第一反馈节点E1和第二反馈节点E2相耦合，该第一控制电路10用于在来自第一控制节点K1的第一控制信号的电位为有效电位，且来自第二控制节点K2的第二控制信号的电位为有效电位时，将来自第一电流输入节点D1的第一电流输入第二反馈节点E2。其中，本申请实施例所说的耦合可以包括直接连接和间接连接等实现方式，本申请实施例对其不做具体限定。
该第一反馈电路30分别与第一反馈节点E1、第二反馈节点E2和滤波节点Vx相耦合，该第一反馈电路30用于在第一反馈节点E1和滤波节点Vx的控制下，控制输入第二反馈节点E2的电流的值与第一电流的值相等(指在误差允许范围内相等)。其中，该第一反馈电路30对输入第二反馈节点E2的电流的值的控制作用可称为第一反馈电路30的钳位作用。
该第二控制电路20分别与第二电流输入节点D2、第三控制节点K3、第四控制节点K4、输出节点Vout和第二反馈节点E2相耦合，该第二控制电路20用于在来自第三控制节点K3的第三控制信号的电位为有效电位，且来自第四控制节点K4的第四控制信号的电位为有效电位时，将来自第二电流输入节点D2的第二电流输入输出节点Vout，以及，将与第一电流的值相等的电流输入第二反馈节点E2。
需要说明的是，输入该第二电流输入节点D2的第二电流可视为为输出节点Vout充电的充电电流，输入该第一电流输入节点D1的第一电流可视为为输出节点Vout放电的放电电流，该第一反馈电路30通过控制输入第二反馈节点E2的电流的值与第一电流的值相等，使得充电电流的值和放电电流的值在整个电荷泵电路处于稳态时保持相等，相对于相关技术，能够抑制充电电流和放电电流的电流失配，即能够克服由于工艺、电压和温度偏差等因素引起的电流失配，有效地保证了电荷泵输出电压的稳定性。
实际应用中，如图1所示，滤波节点Vx与输出节点Vout之间连接有滤波电阻R1，且滤波节点Vx通过第一电容器C1接地，该第一电容器C1用于稳定该滤波节点Vx的电压，输出节点Vout通过第二电容器C2接地，该第二电容器C2用于稳定该输出节点Vout的电压。示例地，当该电荷泵电路应用在锁相环电路中时，该滤波电阻R1可以为锁相环电路中环路滤波器中的电阻，第一电容器C1和第二电容器C2可以为该环路滤波器中的电容器。
请继续参考图2，该电荷泵电路还可以包括：第一电流源I1和第二电流源I2。其中，第一电流源I1与第一电流输入节点D1相耦合，该第一电流源I1用于将来自该第一电流源I1的第一电流输入第一电流输入节点D1；第二电流源I2与第二电流输入节点D2相耦合，该第二电流源I2用于将来自该第二电流源I2的第二电流输入第二电流输入节点D2。并且，该第一电流源I1和该第二电流源I2还分别与电源Vdd连接，该电源Vdd用于为第一电流源I1和第二电流源I2提供电源。
实际应用中，该电荷泵电路可应用在锁相环电路和时钟数据恢复电路中，其中，该锁相环电路可以包括：鉴相鉴频器，该鉴相鉴频器用于根据输入的时钟信号输出第一相位误差信号和第二相位误差信号，该第一相位误差信号可以用作第一控制信号；该第二相位误差信号的反相信号可以用作第二控制信号；该第一相位误差信号的反相信号可以用作第三控制信号；该第二相位误差信号可以用作第四控制信号。也即是，该第一相位误差信号可以用于控制为电荷泵输出节点Vout充电的充电过程，该第二相位误差信号可以用于控制为电荷泵输出节点Vout放电的放电过程。
此时，由于第一相位误差信号和第二相位误差信号是根据锁相环电路中压控振荡器输出的时钟信号与参考时钟信号的比较结果得到的信号，该第一相位误差信号和该第二相位误差信号的脉冲信号的脉冲宽度不同，但脉冲信号的脉冲幅值相同，该第一相位误差信号和该第二相位误差信号对电荷泵电路的控制作用，可以理解为将压控振荡器输出的且经分频后的时钟信号与参考时钟信号的相位差转换为充放电过程的时间差，并通过该时间差实现对充放电过程的控制，也即是，当根据该第一相位误差信号和该第二相位误差信号控制第一控制电路10和第二控制电路20时，能够调节为电荷泵输出节点Vout充电的充电时长和为电荷泵输出节点Vout放电的放电时长。
或者，该锁相环电路可以包括：采样鉴相器和脉冲发生器，第一电流源I1与该采样鉴相器的第一输出端相耦合，第一输出端输出的第一采样信号用于调节第一电流的值；第二电流源I2与采样鉴相器的第二输出端相耦合，第二输出端输出的第二采样信号用于调节第二电流的值；该脉冲发生器用于生成脉冲信号，该脉冲信号可以用作第一控制信号和第四控制信号，该脉冲信号的反相信号可以用作第二控制信号和第三控制信号，也即是，该脉冲信号用于调节为电荷泵输出节点Vout充电的充电时长和为电荷泵输出节点Vout放电的放电时长。
此时，由于第一采样信号和第二采样信号是根据参考时钟信号对压控振荡器输出的时钟信号进行采样后得到的电压信号，该第一采样信号和第二采样信号的电压幅值不同。通过第一采样信号对第一电流进行调节和通过第二采样信号对第二电流进行调节的调节作用，可理解为将压控振荡器输出的时钟信号与参考时钟信号的相位差转换成对第一电流源和第二电流源进行控制的电压差，且由于电压值与调节后的电流值表现为正相关的关系，该电压差可转换为调节后的第一电流和第二电流的电流差。将该调节后的第一电流和第二电流输入电荷泵电路后，电荷泵电路在第一控制信号、第二控制信号、第三控制信号和第四控制信号的控制下，可实现对充放电过程的控制。
并且，通过第一采样信号和第二采样信号对第一电流和第二电流进行调节，可实现对第一电流和第二电流的单独控制，相对于相关技术，提高了电荷泵电路的适用范围和电荷泵电路使用的灵活性。
进一步地，该第一电流源I1和该第二电流源I2可以采用同类型器件实现，例如：提供第一电流的电路和提供第二电流的电路可以均由P型晶体管组成或均由N型晶体管组成，使得输入第一电流输入节点D1的第一电流和输入第二电流输入节点D2的第二电流的匹配特性会更好，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
请参考图2，第一反馈电路30可以包括：第一钳位模块301和第一电流源模块302。
该第一钳位模块301的第一输入端与第一反馈节点E1相耦合，该第一钳位模块301的第二输入端与滤波节点Vx相耦合，该第一钳位模块301的输出端与第一电流源模块302的控制端相耦合，该第一钳位模块301用于在第一反馈节点E1和滤波节点Vx的控制下，稳定第一钳位模块301的输出端的电位。
该第一电流源模块302的输入端与第二反馈节点E2相耦合，该第一电流源模块302的输出端接地，该第一电流源模块302用于在第一电流源模块302的控制端的控制下，控制输入第二反馈节点E2的电流的值与第一电流的值相等。此时，该第一电流源模块302的作用相当于在其控制端的控制下，在第二反馈节点E2处产生一个类似于第一电流源I1的电流源，因此，将其命名为第一电流源模块。
进一步地，请参考图3，该第一钳位模块301可以包括：第一运算放大器OP1。该第一运算放大器OP1的同相输入端与第一反馈节点E1相耦合，该第一运算放大器OP1的反相输入端与滤波节点Vx相耦合，该第一运算放大器OP1的输出端与第一电流源模块302的控制端相耦合。根据该第一运算放大器OP1“虚短虚断”的原理，第一反馈节点E1和滤波节点Vx的电压相等，且输入至第二反馈节点E2的电流的值等于第一电流的值，即实现了对充电电流和放电电流的电流失配的抑制功能。其中，运算放大器的“虚短”的原理是指在理想情况下，运算放大器的同相输入端和反相输入端两个输入端的电位相等；运算放大器的“虚断”的原理是指在理想情况下，流入运算放大器两个输入端的电流为零。
实际应用中，该第一电流源模块302可以有多种可实现方式，本申请实施例以通过晶体管实现为例对其进行说明，请继续参考图3，该第一电流源模块302可以包括：第一晶体管M1。该第一晶体管M1的栅极与第一钳位模块301的输出端相耦合，该第一晶体管M1的第一极与第二反馈节点E2相耦合，第一晶体管M1的第二极接地。可选地，该第一晶体管M1可以为N型晶体管。
请继续参考图2，第一控制电路10可以包括：第一控制模块101和第二控制模块102。
该第一控制模块101分别与第一控制节点K1、第一电流输入节点D1和第一反馈节点E1相耦合，该第一控制模块101用于在第一控制信号的电位为有效电位时，将第一电流输入第一反馈节点E1。
该第二控制模块102分别与第二控制节点K2、第一反馈节点E1和第二反馈节点E2相耦合，该第二控制模块102用于在第二控制信号的电位为有效电位时，将来自第一反馈节点E1的信号(也即是第一电流)输入第二反馈节点E2。
进一步地，请继续参考图3，该第一控制模块101可以包括：第二晶体管M2，该第二晶体管M2的栅极与第一控制节点K1相耦合，该第二晶体管M2的第一极与第一电流输入节点D1相耦合，该第二晶体管M2的第二极与第一反馈节点E1相耦合。
请继续参考图3，该第二控制模块102可以包括：第三晶体管M3，该第三晶体管M3的栅极与第二控制节点K2相耦合，该第三晶体管M3的第一极与第一反馈节点E1相耦合，该第三晶体管M3的第二极与第二反馈节点E2相耦合。
可选地，第二晶体管M2可以为P型晶体管，第三晶体管M3可以为N型晶体管，此时，在第二晶体管M2和第三晶体管M3开启时，在该第一晶体管M1和第三晶体管M3的共同作用下，第一电流输入节点D1的电压、第二反馈节点E2的电压和第一反馈节点E1的电压可较准确地保持为相等。
请继续参考图2，第二控制电路20可以包括：第三控制模块201和第四控制模块202。
该第三控制模块201分别与第三控制节点K3、第二电流输入节点D2和输出节点Vout相耦合，该第三控制模块201用于在第三控制信号的电位为有效电位时，将第二电流输入输出节点Vout。
该第四控制模块202分别与第四控制节点K4、输出节点Vout和第二反馈节点E2相耦合，该第四控制模块202用于在第四控制信号的电位为有效电位时，将来自输出节点Vout的信号(也即是第二电流)输入第二反馈节点E2。
进一步地，请继续参考图3，该第三控制模块201可以包括：第四晶体管M4，该第四晶体管M4的栅极与第三控制节点K3相耦合，该第四晶体管M4的第一极与第二电流输入节点D2相耦合，该第四晶体管M4的第二极与输出节点Vout相耦合。
请继续参考图3，该第四控制模块202可以包括：第五晶体管M5，该第五晶体管M5的栅极与第四控制节点K4相耦合，该第五晶体管M5的第一极与输出节点Vout相耦合，该第五晶体管M5的第二极与第二反馈节点E2相耦合。
可选地，第四晶体管M4可以为P型晶体管，第五晶体管M5可以为N型晶体管，此时，在第四晶体管M4和第五晶体管M5开启时，第二电流输入节点D2的电压、第二反馈节点E2的电压和输出节点Vout的电压可较准确地保持为相等，也即是，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，这样降低了与输出节点Vout连接的电荷泵的输出端的输出电压出现毛刺的几率，进而保证了输出电压的稳定性。
可选地，请参考图2，该电荷泵电路还可以包括：第三控制电路40和第二反馈电路50。
该第三控制电路40分别与第一电流输入节点D1、第二电流输入节点D2、第一控制节点K1、第三控制节点K3和第三反馈节点E3相耦合，该第三控制电路40用于在第一控制信号的电位为有效电位时，将第二电流输入第三反馈节点E3，或者，在第三控制信号的电位为有效电位时，将第一电流输入第三反馈节点E3。
该第二反馈电路50分别与第三反馈节点E3和滤波节点Vx相耦合，该第二反馈电路50用于在第三反馈节点E3和滤波节点Vx的控制下，控制第三反馈节点E3的电位。
在第一控制信号的电位为有效电位时，该第三控制电路40和第二反馈电路50构成了第二电流输入节点D2和滤波节点Vx之间的反馈回路，使得第二电流输入节点D2的电压、第三反馈节点E3的电压和滤波节点Vx的电压能够保持相等，同时，由于在整个电荷泵电路处于稳态时，滤波电阻R1上没有电压降，滤波节点Vx的电压等于输出节点Vout的电压，使得输出节点Vout、第二电流输入节点D2和第二反馈节点E2的电压相等，也即是，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，这样降低了与输出节点Vout连接的电荷泵的输出端的输出电压出现毛刺的几率，进而保证了输出电压的稳定性。
在第三控制信号的电位为有效电位时，该第三控制电路40和第二反馈电路50构成了第一电流输入节点D1和滤波节点Vx之间的反馈回路，使得第一电流输入节点D1的电压、第三反馈节点E3的电压和滤波节点Vx的电压能够保持相等。并且，在第四晶体管M4和第五晶体管M5的作用下，第二电流输入节点D2的电压、第二反馈节点E2的电压和输出节点Vout的电压可较准确地保持为相等，使得第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，这样降低了与输出节点Vout连接的电荷泵的输出端的输出电压出现毛刺的几率，进而保证了输出电压的稳定性。
由上可知，本申请实施例提供的电荷泵电路，无论是在第一控制信号和第二控制信号的电位均为有效电位时，还是在第三控制信号和第四控制信号的电位均为有效电位时，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，均能够保证输出电压的稳定性。
进一步地，请参考图4，第三控制电路40可以包括：第六晶体管M6和第七晶体管M7。
该第六晶体管M6的栅极与第一控制节点K1相耦合，该第六晶体管M6的第一极与第二电流输入节点D2相耦合，该第六晶体管M6的第二极与第三反馈节点E3相耦合。
该第七晶体管M7的栅极与第三控制节点K3相耦合，该第七晶体管M7的第一极与第一电流输入节点D1相耦合，该第七晶体管M7的第二极与第三反馈节点E3相耦合。
进一步地，请继续参考图2，第二反馈电路50可以包括：第二钳位模块501和第二电流源模块502。
该第二钳位模块501的第一输入端与第三反馈节点E3相耦合，该第二钳位模块501的第二输入端与滤波节点Vx相耦合，该第二钳位模块501的输出端与第二电流源模块502的控制端相耦合，该第二钳位模块501用于在第三反馈节点E3和滤波节点Vx的控制下，稳定第二钳位模块501的输出端的电位。
该第二电流源模块502的输入端与第三反馈节点E3相耦合，该第二电流源模块502的输出端接地，该第二电流源模块502用于在第二电流源模块502的控制端的控制下，控制第三反馈节点E3的电位。此时，该第二电流源模块502的作用相当于在其控制端的控制下，在第三反馈节点E3处产生一个电流源，因此，将其命名为第二电流源模块。
进一步地，请参考图4，该第二钳位模块501可以包括：第二运算放大器OP2。该第二运算放大器OP2的同相输入端与第三反馈节点E3相耦合，第二运算放大器OP2的反相输入端与滤波节点Vx相耦合，第二运算放大器OP2的输出端与第二电流源模块502的控制端相耦合。根据该第二运算放大器OP2“虚短虚断”的原理，第三反馈节点E3和滤波节点Vx的电压相等，为保证第二电流输入节点D2的电压和输出节点Vout的电压相等提供了依据。
实际应用中，该第二电流源模块502可以有多种可实现方式，本申请实施例以通过晶体管实现为例对其进行说明，请继续参考图4，第二电流源模块502可以包括：第八晶体管M8，该第八晶体管M8的栅极与第二钳位模块501的输出端相耦合，该第八晶体管M8的第一极与第三反馈节点E3相耦合，该第八晶体管M8的第二极接地。可选地，该第八晶体管M8可以为N型晶体管。
需要说明的是，当产生第一电流源I1所提供的电流和产生第二电流源I2所提供的电流的电路均由同类型的器件组成时，例如：均由P型晶体管组成或均由N型晶体管组成时，充电电流和放电电流的匹配特性会更好，能够进一步提高电荷泵输出电压的稳定性。
综上所述，本申请实施例提供的抑制电流失配的电荷泵电路，包括第一控制电路、第二控制电路和第一反馈电路，该第一反馈电路能够控制输入第二反馈节点的电流的值等于第一电流的值，使得充电电流的值和放电电流的值相等，能够抑制充电电流和放电电流的电流失配，相较于相关技术，保证了电荷泵输出电压的稳定性。并且，当第一电流源和第二电流源采用同类型器件实现时，第一电流和第二电流的匹配特性会更好，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
本申请实施例提供了一种抑制电流失配的电荷泵电路的控制方法，该方法用于控制本申请实施例提供的电荷泵电路，该电荷泵电路包括：第一控制电路10、第二控制电路20、第一反馈电路30、第三控制电路40和第二反馈电路50，请参考图5，方法包括：
步骤801、向第一控制节点施加处于有效电位的第一控制信号，且向第二控制节点施加处于有效电位的第二控制信号，使得第一控制电路在第一控制信号和第二控制信号的控制下，将来自第一电流输入节点的第一电流输入第二反馈节点；以及，使得第三控制电路将第二电流输入第三反馈节点，使得第二反馈电路在第三反馈节点和滤波节点的控制下，控制第三反馈节点的电位。
步骤802、向第三控制节点施加处于有效电位的第三控制信号，且向第四控制节点施加处于有效电位的第四控制信号，使得第二控制电路在第三控制信号和第四控制信号的控制下，将来自第二电流输入节点的第二电流输入输出节点，以及，使得第一反馈电路在第一反馈节点和滤波节点的控制下，控制输入第二反馈节点的电流的值与第一电流的值相等，以及，使得第三控制电路将第一电流输入第三反馈节点，使得第二反馈电路在第三反馈节点和滤波节点的控制下，控制第三反馈节点的电位。
本申请实施例以图4所示的电荷泵电路，第二晶体管M2、第四晶体管M4、第六晶体管M6和第七晶体管M7为P型晶体管，第三晶体管M3和第五晶体管M5可以为N型晶体管为例，详细介绍其工作原理：
在步骤801中，第一控制信号为有效电位，且第二控制信号为有效电位时，第二晶体管M2在该第一控制信号的作用下开启，第一电流源I1通过该第二晶体管M2将输入第一电源信号第一反馈节点E1，第三晶体管M3在该第二控制信号的作用下开启，第一反馈节点E1通过该第三晶体管M3将第一电源信号输入第二反馈节点E2，以及，根据第一运算放大器OP1“虚短虚断”的原理，第一反馈节点E1和滤波节点Vx的电压相等，使得输入至第二反馈节点E2的电流的值等于第一电流的值。此时，充电电流的值和放电电流的值相等，实现了对充电电流和放电电流的电流失配的抑制作用。
并且，由于该第二晶体管M2和第三晶体管M3均开启，第一电流输入节点D1的电压和第二反馈节点E2的电压均等于第一反馈节点E1的电压。以及，根据第一运算放大器OP1“虚短虚断”的原理，第一反馈节点E1和滤波节点Vx的电压相等。同时，第六晶体管M6在第一控制信号的作用下开启，第二电源输入节点通过该第六晶体管M6将第二电源信号输入第三反馈节点E3，且第二电源输入节点的电压等于第三反馈节点E3的电压。以及，根据第二运算放大器OP2“虚短虚断”的原理，第三反馈节点E3和滤波节点Vx的电压相等。且由于在整个电荷泵电路处于稳态时，滤波节点Vx的电压等于输出节点Vout的电压，因此，可知输出节点Vout、第二电流输入节点D2和第二反馈节点E2的电压相等，也即是，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，这样降低了与输出节点Vout连接的电荷泵的输出端的输出电压出现毛刺的几率，进而保证了输出电压的稳定性。
在步骤802中，第三控制信号为有效电位，且第四控制信号为有效电位时，第四晶体管M4在该第三控制信号的作用下开启，第二电流源I2通过该第四晶体管M4将第二电源信号输入输出节点Vout，第五晶体管M5在该第四控制信号的作用下开启，输出节点Vout通过该第五晶体管M5将第二电源信号输入第二反馈节点E2，此时，根据第一运算放大器OP1的钳位作用，第一运算控制器的输出电压仍保持为在步骤801中的输出电压值，且输入至第二反馈节点E2的电流的值仍等于第一电流的值，这样实现了对充电电流和放电电流的电流失配的抑制作用。且当第一电流源和第二电流源采用同类型器件实现时，第一电流和第二电流的匹配特性会更好，并且，在第三控制电路40和第二反馈电路50的作用下，第一电流输入节点D1的电压和第二电流输入节点D2的电压相等，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
并且，由于该第四晶体管M4和第五晶体管M5均开启，第二电流输入节点D2的电压和第二反馈节点E2的电压均等于输出节点Vout的电压。以及，根据第一运算放大器OP1“虚短虚断”的原理，第一反馈节点E1和滤波节点Vx的电压相等。同时，第七晶体管M7在第三控制信号的作用下开启，第一电源输入节点通过该第七晶体管M7将第一电源信号输入第三反馈节点E3，且第一电源输入节点的电压等于第三反馈节点E3的电压。以及，根据第二运算放大器OP2“虚短虚断”的原理，第三反馈节点E3和滤波节点Vx的电压相等。且由于在整个电荷泵电路处于稳态时，滤波节点Vx的电压等于输出节点Vout的电压，因此，可知输出节点Vout、第二电流输入节点D2和第二反馈节点E2的电压相等，也即是，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享。
从电荷泵电路在步骤801和步骤802中的工作过程可以看出，无论在第一控制信号和第二控制信号的电位均为有效电位时，还是在第三控制信号和第四控制信号的电位均为有效电位时，第二电流输入节点D2和输出节点Vout之间、第二反馈节点E2和输出节点Vout之间均不会出现电荷分享，均能够保证输出电压的稳定性。
综上所述，本申请实施例提供的抑制电流失配的电荷泵电路的控制方法，该电荷泵电路包括第一控制电路、第二控制电路和第一反馈电路，该第一反馈电路能够控制输入第二反馈节点的电流的值等于第一电流的值，使得充电电流的值和放电电流的值相等，能够抑制充电电流和放电电流的电流失配，相较于相关技术，保证了电荷泵输出电压的稳定性。并且，当第一电流源和第二电流源采用同类型器件实现时，第一电流和第二电流的匹配特性会更好，可以更好地抑制充电电流和放电电流的电流失配，进一步地提高电荷泵输出电压的稳定性。
本申请实施例还提供了一种锁相环电路，该锁相环电路包括：如本申请实施例提供的任一电荷泵电路。其中，该锁相环电路可用于产生时钟信号。
图6是根据本申请实施例提供的一种锁相环(Phase Locked Loop，PLL)电路的示意图，如图6所示，该锁相环包括：鉴相鉴频器(Phase/Frequency Detector)、电荷泵(Charge Pump)、环路滤波器(Loop Filter)、压控振荡器(Voltage ControlledOscillator，VCO)和分频器(Divider)，其中，该电荷泵包括本申请实施例所提供的抑制电流失配的电荷泵电路。
在该锁相环电路中，压控振荡器输出的时钟信号被分频器分频后，鉴相鉴频器可将分频后的时钟信号与输入的参考时钟信号Ref进行相位比较，并输出比较后的相位误差信号，该相位误差信号包括：第一相位误差信号up和第二相位误差信号dn，电荷泵用于根据该第一相位误差信号up和该第二相位误差信号dn向环路滤波器输出电流，环路滤波器用于根据该电荷泵输出的电流生成控制电压信号，在该控制电压信号的控制下，压控振荡器输出的时钟信号的频率可调整为参考时钟信号的频率的N倍。
图7是根据本申请实施例提供的另一种锁相环电路的示意图，如图7所示，该锁相环包括：采样型鉴相器(Sampling PD)、电荷泵、脉冲发生器(Pulser)、环路滤波器和压控振荡器。其中，脉冲发生器产生的脉冲信号用于控制电荷泵输出电流的时间，其中，该电荷泵包括本申请实施例所提供的抑制电流失配的电荷泵电路。
在该锁相环电路中，脉冲发生器用于产生互为反相信号的两个脉冲信号(脉冲信号P1和脉冲信号P2)，该脉冲信号用于调节为电荷泵输出节点Vout充电的充电时长和为电荷泵输出节点Vout放电的放电时长，也即是，该脉冲信号用于控制所述电荷泵输出电流的时间。压控振荡器输出的时钟信号在输入采样型鉴相器后，可根据输入的参考时钟信号Ref被采样，并在采样后输出第一采样信号SP1和第二采样信号SP2，该电荷泵用于根据脉冲信号、第一采样信号SP1和第二采样信号SP2向环路滤波器输出电流，该环路滤波器用于根据电荷泵输出的电流生成控制电压信号，在该控制电压信号的作用下，压控振荡器可输出的时钟信号的频率可调整为参考时钟信号的频率的N倍。
本申请实施例还提供了一种存储介质，该存储介质内存储有计算机程序，计算机程序被处理器执行时实现本申请实施例提供的抑制电流失配的电荷泵电路的控制方法。
本申请实施例提供了一种芯片，该芯片包括可编程逻辑电路和/或程序指令，当该芯片运行时用于实现如本申请实施例提供的抑制电流失配的电荷泵电路的控制方法。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (17)
1.一种抑制电流失配的电荷泵电路，其特征在于，包括：第一控制电路、第二控制电路和第一反馈电路；
所述第一控制电路分别与第一电流输入节点、第一控制节点、第二控制节点、第一反馈节点和第二反馈节点相耦合，所述第一控制电路用于在来自所述第一控制节点的第一控制信号的电位为有效电位，且来自所述第二控制节点的第二控制信号的电位为有效电位时，将来自所述第一电流输入节点的第一电流输入所述第二反馈节点；
所述第一反馈电路分别与所述第一反馈节点、所述第二反馈节点和滤波节点相耦合，所述第一反馈电路用于在所述第一反馈节点和所述滤波节点的控制下，通过钳位作用控制输入所述第二反馈节点的电流的值与所述第一电流的值相等；
所述第二控制电路分别与第二电流输入节点、第三控制节点、第四控制节点、输出节点和所述第二反馈节点相耦合，所述第二电流输入节点与所述第一电流输入节点不同，所述第二控制电路用于在来自所述第三控制节点的第三控制信号的电位为有效电位，且来自所述第四控制节点的第四控制信号的电位为有效电位时，将来自所述第二电流输入节点的第二电流输入所述输出节点，以及，将与所述第一电流的值相等的电流输入所述第二反馈节点，所述第二电流是指为所述输出节点充电的充电电流，所述第一电流是指为所述输出节点放电的放电电流；
所述电荷泵电路还包括：第三控制电路和第二反馈电路；
所述第三控制电路分别与所述第一电流输入节点、所述第二电流输入节点、所述第一控制节点、所述第三控制节点和第三反馈节点相耦合，所述第三控制电路用于在所述第一控制信号的电位为有效电位时，将所述第二电流输入所述第三反馈节点，或者，在所述第三控制信号的电位为有效电位时，将所述第一电流输入所述第三反馈节点；
所述第二反馈电路分别与所述第三反馈节点和所述滤波节点相耦合，所述第二反馈电路用于在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位。
2.根据权利要求1所述的电荷泵电路，其特征在于，所述电荷泵电路还包括：第一电流源和第二电流源；
所述第一电流源与所述第一电流输入节点相耦合，所述第一电流源用于将所述第一电流输入所述第一电流输入节点；
所述第二电流源与所述第二电流输入节点相耦合，所述第二电流源用于将所述第二电流输入所述第二电流输入节点。
3.根据权利要求1所述的电荷泵电路，其特征在于，所述电荷泵电路应用在锁相环电路中，所述锁相环电路包括：鉴相鉴频器，所述鉴相鉴频器用于根据输入的时钟信号输出第一相位误差信号和第二相位误差信号；
所述第一相位误差信号用作所述第一控制信号；
所述第二相位误差信号的反相信号用作所述第二控制信号；
所述第一相位误差信号的反相信号用作所述第三控制信号；
所述第二相位误差信号用作所述第四控制信号。
4.根据权利要求2所述的电荷泵电路，其特征在于，所述电荷泵电路应用在锁相环电路中，所述锁相环电路包括：采样鉴相器；
所述第一电流源与所述采样鉴相器的第一输出端相耦合，所述第一输出端输出的第一采样信号用于调节所述第一电流的值；
所述第二电流源与所述采样鉴相器的第二输出端相耦合，所述第二输出端输出的第二采样信号用于调节所述第二电流的值。
5.根据权利要求4所述的电荷泵电路，其特征在于，所述锁相环电路还包括：脉冲发生器，所述脉冲发生器用于生成脉冲信号；
所述脉冲信号用作所述第一控制信号和所述第四控制信号；
所述脉冲信号的反相信号用作所述第二控制信号和所述第三控制信号。
6.根据权利要求1所述的电荷泵电路，其特征在于，所述第一反馈电路包括：第一钳位模块和第一电流源模块；
所述第一钳位模块的第一输入端与所述第一反馈节点相耦合，所述第一钳位模块的第二输入端与所述滤波节点相耦合，所述第一钳位模块的输出端与所述第一电流源模块的控制端相耦合，所述第一钳位模块用于在所述第一反馈节点和所述滤波节点的控制下，稳定所述第一钳位模块的输出端的电位；
所述第一电流源模块的输入端与所述第二反馈节点相耦合，所述第一电流源模块的输出端接地，所述第一电流源模块用于在所述第一电流源模块的控制端的控制下，控制输入所述第二反馈节点的电流的值与所述第一电流的值相等。
7.根据权利要求6所述的电荷泵电路，其特征在于，所述第一钳位模块包括：第一运算放大器；
所述第一运算放大器的同相输入端与所述第一反馈节点相耦合，所述第一运算放大器的反相输入端与所述滤波节点相耦合，所述第一运算放大器的输出端与所述第一电流源模块的控制端相耦合。
8.根据权利要求6所述的电荷泵电路，其特征在于，所述第一电流源模块包括：第一晶体管；
所述第一晶体管的栅极与所述第一钳位模块的输出端相耦合，所述第一晶体管的第一极与所述第二反馈节点相耦合，所述第一晶体管的第二极接地。
9.根据权利要求1所述的电荷泵电路，其特征在于，所述第一控制电路包括：第二晶体管和第三晶体管；
所述第二晶体管的栅极与所述第一控制节点相耦合，所述第二晶体管的第一极与所述第一电流输入节点相耦合，所述第二晶体管的第二极与所述第一反馈节点相耦合；
所述第三晶体管的栅极与所述第二控制节点相耦合，所述第三晶体管的第一极与所述第一反馈节点相耦合，所述第三晶体管的第二极与所述第二反馈节点相耦合。
10.根据权利要求1所述的电荷泵电路，其特征在于，所述第二控制电路包括：第四晶体管和第五晶体管；
所述第四晶体管的栅极与所述第三控制节点相耦合，所述第四晶体管的第一极与所述第二电流输入节点相耦合，所述第四晶体管的第二极与所述输出节点相耦合；
所述第五晶体管的栅极与所述第四控制节点相耦合，所述第五晶体管的第一极与所述输出节点相耦合，所述第五晶体管的第二极与所述第二反馈节点相耦合。
11.根据权利要求1所述的电荷泵电路，其特征在于，所述第三控制电路包括：第六晶体管和第七晶体管；
所述第六晶体管的栅极与所述第一控制节点相耦合，所述第六晶体管的第一极与所述第二电流输入节点相耦合，所述第六晶体管的第二极与所述第三反馈节点相耦合；
所述第七晶体管的栅极与所述第三控制节点相耦合，所述第七晶体管的第一极与所述第一电流输入节点相耦合，所述第七晶体管的第二极与所述第三反馈节点相耦合。
12.根据权利要求1所述的电荷泵电路，其特征在于，所述第二反馈电路包括：第二钳位模块和第二电流源模块；
所述第二钳位模块的第一输入端与所述第三反馈节点相耦合，所述第二钳位模块的第二输入端与所述滤波节点相耦合，所述第二钳位模块的输出端与所述第二电流源模块的控制端相耦合，所述第二钳位模块用于在所述第三反馈节点和所述滤波节点的控制下，稳定所述第二钳位模块的输出端的电位；
所述第二电流源模块的输入端与所述第三反馈节点相耦合，所述第二电流源模块的输出端接地，所述第二电流源模块用于在所述第二电流源模块的控制端的控制下，控制所述第三反馈节点的电位。
13.根据权利要求12所述的电荷泵电路，其特征在于，所述第二钳位模块包括：第二运算放大器；
所述第二运算放大器的同相输入端与所述第三反馈节点相耦合，所述第二运算放大器的反相输入端与所述滤波节点相耦合，所述第二运算放大器的输出端与所述第二电流源模块的控制端相耦合。
14.根据权利要求12所述的电荷泵电路，其特征在于，所述第二电流源模块包括：第八晶体管；
所述第八晶体管的栅极与所述第二钳位模块的输出端相耦合，所述第八晶体管的第一极与所述第三反馈节点相耦合，所述第八晶体管的第二极接地。
15.一种抑制电流失配的电荷泵电路的控制方法，其特征在于，所述方法用于控制如权利要求1至14任一所述的电荷泵电路，所述电荷泵电路包括：第一控制电路、第二控制电路和第一反馈电路，所述方法包括：
向第一控制节点施加处于有效电位的第一控制信号，且向第二控制节点施加处于有效电位的第二控制信号，使得所述第一控制电路在所述第一控制信号和所述第二控制信号的控制下，将来自第一电流输入节点的第一电流输入第二反馈节点；
向第三控制节点施加处于有效电位的第三控制信号，且向第四控制节点施加处于有效电位的第四控制信号，使得所述第二控制电路在所述第三控制信号和所述第四控制信号的控制下，将来自第二电流输入节点的第二电流输入输出节点，以及，使得所述第一反馈电路在第一反馈节点和滤波节点的控制下，控制输入所述第二反馈节点的电流的值与所述第一电流的值相等；
所述电荷泵电路还包括：第三控制电路和第二反馈电路，所述方法还包括：
向所述第一控制节点施加处于有效电位的第一控制信号，还使得所述第三控制电路将所述第二电流输入第三反馈节点，使得所述第二反馈电路在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位；
向所述第三控制节点施加处于有效电位的第三控制信号，还使得所述第三控制电路将所述第一电流输入所述第三反馈节点，使得所述第二反馈电路在所述第三反馈节点和所述滤波节点的控制下，控制所述第三反馈节点的电位。
16.一种锁相环电路，其特征在于，所述锁相环电路包括：鉴相鉴频器、环路滤波器、压控振荡器、分频器以及如权利要求1至14任一所述的电荷泵电路；
所述鉴相鉴频器用于根据输入的时钟信号，输出第一相位误差信号和第二相位误差信号；
所述电荷泵电路用于根据所述第一相位误差信号和所述第二相位误差信号向所述环路滤波器输出电流；
所述环路滤波器用于根据所述电荷泵电路输出的电流生成控制电压信号；
所述压控振荡器用于根据所述控制电压信号输出目标时钟信号；
所述分频器用于对所述目标时钟信号进行分频，并将分频后的目标时钟信号输入所述鉴相鉴频器。
17.一种锁相环电路，其特征在于，所述锁相环电路包括：采样型鉴相器、脉冲发生器、环路滤波器、压控振荡器以及如权利要求1至14任一所述的电荷泵电路；
所述采样型鉴相器用于根据输入的时钟信号输出第一采样信号和第二采样信号；
所述脉冲发生器用于生成脉冲信号，所述脉冲信号用于控制所述电荷泵电路输出电流的时间；
所述电荷泵电路用于根据所述脉冲信号、所述第一采样信号和所述第二采样信号向所述环路滤波器输出电流；
所述环路滤波器用于根据所述电荷泵电路输出的电流生成控制电压信号；
所述压控振荡器用于根据所述控制电压信号输出目标时钟信号，并将所述目标时钟信号输入所述采样型鉴相器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2018/078432 WO2019169607A1 (zh) | 2018-03-08 | 2018-03-08 | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111819777A CN111819777A (zh) | 2020-10-23 |
| CN111819777B true CN111819777B (zh) | 2022-04-05 |
Family
ID=67846854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880090848.4A Active CN111819777B (zh) | 2018-03-08 | 2018-03-08 | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111819777B (zh) |
| WO (1) | WO2019169607A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113890538A (zh) * | 2021-09-25 | 2022-01-04 | 北京知存科技有限公司 | 采样电路、采样阵列、存算一体芯片以及电子设备 |
| CN114362748B (zh) * | 2022-03-18 | 2022-05-27 | 深圳通锐微电子技术有限公司 | 电荷泵的电流调整方法、电流调整电路和锁相环电路 |
| CN115379619B (zh) * | 2022-10-13 | 2023-04-11 | 合肥灿芯科技有限公司 | 一种led共阴驱动芯片 |
| CN117930146A (zh) * | 2022-10-25 | 2024-04-26 | 加特兰微电子科技(上海)有限公司 | 电荷泵电路、锁相环、雷达传感器及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
| CN101515709A (zh) * | 2009-03-27 | 2009-08-26 | 东南大学 | 超低失配锁相环电路的电荷泵 |
| US7902888B1 (en) * | 2005-05-31 | 2011-03-08 | Altera Corporation | Charge pump with reduced current mismatch |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040257162A1 (en) * | 2003-06-23 | 2004-12-23 | Mokeddem Hadj L. | Charge pump for eliminating dc mismatches at common drian nodes |
| US7184510B2 (en) * | 2003-09-26 | 2007-02-27 | Quicklogic Corporation | Differential charge pump |
| US7161401B2 (en) * | 2004-02-27 | 2007-01-09 | Broadcom Corporation | Wide output-range charge pump with active biasing current |
| US7053684B1 (en) * | 2004-04-28 | 2006-05-30 | Cirrus Logic, Inc. | Reduced jitter charge pumps and circuits and systems utilizing the same |
| US7492197B2 (en) * | 2005-11-17 | 2009-02-17 | Realtek Semiconductor Corp. | Charge pump circuit with regulated current output |
| US7365593B1 (en) * | 2006-01-11 | 2008-04-29 | Xilinx, Inc. | Output equalized charge pump |
| US7701271B1 (en) * | 2007-09-24 | 2010-04-20 | Ozmo, Inc. | High linearity charge pump method and apparatus |
| CN101409554B (zh) * | 2007-10-11 | 2012-05-16 | 北京朗波芯微技术有限公司 | 用于电荷泵锁相环的环路滤波电路 |
| CN101414784A (zh) * | 2007-10-16 | 2009-04-22 | 瑞昱半导体股份有限公司 | 电荷泵 |
| US7868669B2 (en) * | 2008-03-26 | 2011-01-11 | Infineon Technologies Ag | Self-regulated charge pump with loop filter |
| TWI411208B (zh) * | 2009-12-14 | 2013-10-01 | Realtek Semiconductor Corp | 電荷幫浦裝置及其方法 |
| WO2012101467A1 (en) * | 2011-01-24 | 2012-08-02 | Tredefin S.A. | Efficient low noise differential amplifier, reutilizing the bias current |
| CN103036422A (zh) * | 2012-12-12 | 2013-04-10 | 电子科技大学 | 一种用于电荷泵锁相环的电荷泵电路 |
| US20150200588A1 (en) * | 2014-01-16 | 2015-07-16 | Qualcomm Incorporated | Low-power, self-biasing-capable charge pump with current matching capabilities |
| US10151644B2 (en) * | 2015-03-13 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company Limited | Combination current generator configured to selectively generate one of a PTAT and a CTAT current |
| CN104935163B (zh) * | 2015-06-03 | 2017-07-11 | 西安电子科技大学 | 一种低电荷泄露的四支路电荷泵 |
-
2018
- 2018-03-08 CN CN201880090848.4A patent/CN111819777B/zh active Active
- 2018-03-08 WO PCT/CN2018/078432 patent/WO2019169607A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6181210B1 (en) * | 1998-09-21 | 2001-01-30 | Broadcom Corporation | Low offset and low glitch energy charge pump for PLL-based timing recovery systems |
| US7902888B1 (en) * | 2005-05-31 | 2011-03-08 | Altera Corporation | Charge pump with reduced current mismatch |
| CN101515709A (zh) * | 2009-03-27 | 2009-08-26 | 东南大学 | 超低失配锁相环电路的电荷泵 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019169607A1 (zh) | 2019-09-12 |
| CN111819777A (zh) | 2020-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111819777B (zh) | 抑制电流失配的电荷泵电路及其控制方法、锁相环电路 | |
| US8525564B2 (en) | Charge-based phase locked loop charge pump | |
| EP2399339B1 (en) | Symmetric load delay cell oscillator | |
| US9444468B2 (en) | Oscillator devices and methods | |
| US9419632B1 (en) | Charge pump for use in phase-locked loop | |
| US20170126211A1 (en) | System and method for adjusting duty cycle in clock signals | |
| CN106357237B (zh) | 具有宽频率范围的高分辨率振荡器 | |
| CN110719101A (zh) | 具有电流镜和负反馈电路的数字控制振荡器 | |
| US7920000B2 (en) | PLL circuit and method of controlling the same | |
| EP2713518B1 (en) | Voltage translation circuit and a voltage-controlled oscillator including the latter | |
| US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
| EP1811669A1 (en) | Phase locked loop architecture with partial cascode | |
| US9473022B2 (en) | Self-biased charge pump | |
| US8723566B1 (en) | Correcting for offset-errors in a PLL/DLL | |
| US7236025B2 (en) | PLL circuit and program for same | |
| US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
| US20230163769A1 (en) | Low noise phase lock loop (pll) circuit | |
| US20110102032A1 (en) | Loop filter | |
| JP2012034212A (ja) | 位相ロックループ回路 | |
| CN110572151B (zh) | 一种锁相环电路 | |
| CN110061739B (zh) | 一种对工艺引起mos电容栅极漏电不敏感的pll电路 | |
| WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
| US20150340946A1 (en) | Charge pump circuit and pll circuit | |
| US7825737B1 (en) | Apparatus for low-jitter frequency and phase locked loop and associated methods | |
| Rajeshwari et al. | Precise current matching charge pump for digital phase locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |