TWI411208B - 電荷幫浦裝置及其方法 - Google Patents

電荷幫浦裝置及其方法 Download PDF

Info

Publication number
TWI411208B
TWI411208B TW099143484A TW99143484A TWI411208B TW I411208 B TWI411208 B TW I411208B TW 099143484 A TW099143484 A TW 099143484A TW 99143484 A TW99143484 A TW 99143484A TW I411208 B TWI411208 B TW I411208B
Authority
TW
Taiwan
Prior art keywords
charge pump
current
node
voltage
output
Prior art date
Application number
TW099143484A
Other languages
English (en)
Other versions
TW201136116A (en
Inventor
Chia-Liang Lin
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW201136116A publication Critical patent/TW201136116A/zh
Application granted granted Critical
Publication of TWI411208B publication Critical patent/TWI411208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

電荷幫浦裝置及其方法
本發明有關於電荷幫浦(charge pump)，尤有關於一種不受電流源和電流槽間失配(source-sink mismatch)所影響之電荷幫浦裝置及減少電荷幫浦中的失配問題的方法。
電荷幫浦是在許多電路中廣泛使用的一種元件，特別是在鎖相迴路(phase lock loop)應用方面。請參考第1圖，一習知電荷幫浦100包含一電流源(current source)I1、一電流槽(current sink)I2、一第一開關S1及一第二開關S2。其中，第一開關S1由一第一邏輯訊號UP所控制，而第二開關S2則由一第二邏輯訊號DN所控制。在本說明書中，VDD表示一第一實質上固定電位(substantially fixed-potential)電路節點(通常位於一電源輸出端)，而VSS表示一第二實質上固定電位電路節點(通常稱為「接地」)。請注意，在許多文獻(literature)中，在一電流槽輸出一負電流情況下，該電流槽亦被稱為一電流源。當第一邏輯訊號UP被設為有效(asserted)的情況下，透過第一開關S1，電流源I1將電流注入電路節點105；當第二邏輯訊號DN被設為有效的情況下，透過第二開關S2，電流槽I2將電流排出電路節點105。電路節點105耦接至包含一負載電容器(load capacitor)CL的負載電路110，而形成一輸出電壓VOUT。一理想電流源(電流槽)具有無限大的輸出電阻值，因此可以無視於其輸出端電壓大小而能注入(排出)一恆定電流量。然而，實作時，一個實際的電流源(電流槽)係具有限的輸出電阻值，而且，其輸出電流大小取決於輸出端電壓大小。例如：當電流源I1(電流槽I2)係利用一PMOS(NMOS)電晶體實施時，其輸出電流量會隨著輸出電壓量VOUT的增加而減少(增加)。在許多應用中，匹配問題是必須要考量的問題，例如是在鎖相迴路應用方面，電流源I1的輸出電流量被要求必須和電流槽I2的輸出電流量相匹配，當電流源I1和電流槽I2的輸出電流量無法匹配時，通常會影響或降低系統效能。因此本發明提出一種不受電流源和電流槽間失配所影響之電荷幫浦裝置及其減少電荷幫浦中的電流源和電流槽失配的方法。
本發明之目的之一係提出一種電荷幫浦裝置，以解決上述問題。
為達成上述目的，本發明之電荷幫浦裝置，包含：一實質上固定的電流源，用以輸出具一第一極性之一第一電流；一可變電流源，用以輸出具一第二極性之一第二電流，第二極性係反向於該第一極性；一第一電流引導網路，用以根據一第一邏輯訊號，將該第一電流引導至一輸出節點及一終端節點之其一；一第二電流引導網路，用以根據一第二邏輯訊號，將該第二電流引導至該輸出節點及該終端節點之其一；一電壓隨耦器，用以接收與該輸出節點有關之一第一電壓，進而在一內部節點上輸出一第二電壓；一電流感測器，耦接於該終端節點及該內部節點之間，用以感測流過該終端節點及該內部節點間之一電流；以及，一回授網路，用以根據該電流感測器之輸出訊號以調整該可變電流源。
本發明之另一個目的是提供一種減少一電荷幫浦電路的失配的方法，包含以下步驟：接收一相位信號，並依據該相位信號於該電荷幫浦電路之一輸出節點輸出一第一電壓，其中，該相位信號係代表一相位偵測的結果；接收該輸出節點之該第一電壓，進而在該電荷幫浦電路之一內部節點上輸出一第二電壓；感測流過該輸出節點及該電荷幫浦電路之一終端節點間之一電流，以產生一感測結果；以及，根據該感測結果以調整該電荷幫浦電路之一可變電流源。
本發明之另一個目的是提供一種電荷幫浦裝置，包含：一電荷幫浦電路，包括有一可變電流源，該電荷幫浦電路係接收一相位信號，並依據該相位信號於該電荷幫浦電路之一輸出節點輸出一第一電壓，其中，該相位信號係代表一相位偵測的結果；一電壓隨耦器，耦接該電荷幫浦電路，係接收該輸出節點之該第一電壓，進而在該電荷幫浦電路之一內部節點上輸出一第二電壓；一電流感測器，耦接於該電荷幫浦電路之一終端節點及該內部節點之間，用以感測流過該終端節點及該內部節點間之一電流；以及，一回授網路，用以根據該電流感測器之輸出訊號以調整該可變電流源。
本發明的其他目的和優點可以從本發明所揭露的技術特徵中得到進一步的了解。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例並配合所附圖式，作詳細說明如下。
以下之說明將舉出本發明之數個較佳的示範實施例，例如：，各種電子電路、元件以及相關方法。熟悉本領域者應可理解，本發明可採用各種可能的方式實施，並不限於下列示範之實施例或實施例中的特徵。另外，眾所知悉之細節不再重覆顯示或贅述。
本發明可應用於所有半導體電路技術。在此僅例示而非限定，一實施例中係使用互補金屬氧化物半導體(CMOS)電路技術，請參考第2A圖，本發明電荷幫浦裝置200A包含一第一電流源(第2A圖的實施例係為第一PMOS電晶體M1)、一第一開關(第2A圖的實施例係為第二PMOS電晶體M2)、一第二開關(第2A圖的實施例係為第三PMOS電晶體M3)、一第二電流源(第2A圖的實施例係為第一NMOS電晶體M4)、一第三開關(第2A圖的實施例係為第二NMOS電晶體M5)、一第四開關(第2A圖的實施例係為第三NMOS電晶體M6)、一電壓隨耦器(voltage follower)210、一電流感測器(current sensor)220及一回授網路(feedback network)230。其中，第一電流源、第二電流源、與第一至第四開關係可視為一電荷幫浦電路。
其中，該第一PMOS電晶體M1用以具體化一第一電流源，該第一PMOS電晶體M1被施加一實質上固定偏壓(fixed bias voltage)VBP以輸出一正電流IUP ，故可視為一實質上固定的電流源。該第二PMOS電晶體M2用以具體化一第一開關，係由一第一邏輯訊號UP所控制，當第一邏輯訊號UP為低邏輯準位時，該第二PMOS電晶體M2引導正電流IUP 切換為電流IUP2 以流入終端節點(termination node)202。該第三PMOS電晶體M3用以具體化一第二開關，係由一邏輯訊號UPB(為第一邏輯訊號UP之邏輯反向訊號)所控制，當第一邏輯訊號UP為高邏輯準位時，該第三PMOS電晶體M3引導正電流IUP 切換為電流IUP1 以流入輸出節點204。第一NMOS電晶體M4用以具體化一電流槽(或稱為第二電流源)，第一NMOS電晶體M4被施加一可變偏壓VBN以輸出一負電流IDN ，可視為一可變電流槽(源)。該第二NMOS電晶體M5用以具體化一第三開關，係由一第二邏輯訊號DN所控制，當第二邏輯訊號DN為高邏輯準位時，該第二NMOS電晶體M5引導負電流IDN 切換為電流IDN1 而流出輸出節點204。
該第三NMOS電晶體M6用以具體化一第四開關，係由一邏輯訊號DNB(為邏輯訊號DN之邏輯反向訊號)所控制，當第二邏輯訊號DN為低邏輯準位時，該第三NMOS電晶體M6引導負電流IDN 切換為電流IDN2 而流出終端節點202。
該電壓隨耦器210係利用一第一運算放大器212來實施，用以接收輸出節點204的電壓及輸出內部節點206的電壓。該第一運算放大器212可以是一單位增益及非反相放大器(unit-gain non-inverting amplifier)。電流感測器220設於內部節點206及終端節點202之間，用以感測由終端節點202流向內部節點206之電流IS 。該回授網路(或稱回授路徑)230係利用端接一積分電容器(integrating capacitor)CS之第二運算放大器232來實施，藉著監控電流感測器220所感測之電流IS 來建立一可變偏壓VBN。輸出節點204端接一電容性負載280，該電容性負載280包含一負載電容器CL，用以建立一輸出電壓VOUT。一實施方式，該回授網路230係以閉迴路(closed-loop)方式調整該可變偏壓VBN大小，使得電流IS 的平均值(mean value)為0，亦即：流經內部節點206及終端節點202之間的平均電流量為0。以下，詳述本發明的運作原理。
根據本發明，閉迴路控制(即鎖相迴路)之電荷幫浦裝置的典型應用是，在一穩態狀況下，負載電流IL (係電荷幫浦裝置200A提供給電容性負載280的電流)的平均值必須等於0，否則無法限制輸出電壓VOUT的大小。換言之，
〈I L 〉=〈I UP 1 -I DN 1 〉=0　(1)
由電流感測器220所感測之電流IS 可以表示如下：
I S =I UP 2 -I DN 2 =[I UP -I UP 1 ]-[I DN -I DN 1 ]=[I UP -I DN ]-[I UP 1 -I DN 1 ]　(2)
電流IS 的平均值可以表示如下：
〈I S 〉=〈I UP -I DN 〉-〈I UP 1 -I DN 1 〉=〈I UP -I DN 〉=I UP -I DN 　(3)
若IUP 大於IDN ，將得到具正平均值的電流IS ，而導致可變偏壓量VBN及電流量IDN 之增加，進而將IDN 往匹配IUP 的方向調整。反之，若IUP 小於IDN ，將得到具負平均值的電流IS ，而導致可變偏壓量VBN及電流量IDN 之減少，進而將IDN 往匹配IUP 的方向調整。在上述二種情況下，該可變偏壓量VBN大小皆以閉迴路方式來調整，使得可變電流IDN 等於實質上固定的電流IUP 。至於，運算放大器之實施為本技術領域者所習知，在此不予贅述。
另一方面，前述第一電流源(電晶體M1)、第二電流源(電晶體M4)、與第一至第四開關(電晶體M2、M3、M5、M6)係可視為一電荷幫浦電路。前述電荷幫浦電路包括有一可變電流源(電晶體M4)，用以接收第一邏輯訊號UP及第二邏輯訊號DN，並於輸出節點204產生一輸出電壓。其中，二邏輯訊號UP及DN代表前一級電路之相位偵測的結果，例如：一相位偵測器(phase detector)比較一參考時脈與一回授時脈的相位差後，將兩者的相位差關係轉換成UP和DN兩個相位信號，以提供給前述電荷幫浦電路。至於，回授網路230可視為根據電流感測器220之輸出訊號來調整該可變電流源(電晶體M4)。
在不脫離本發明之要旨，可改採用開迴路方式是其他變形或實施態樣。在另一實施例中，如第2B圖所示之電荷幫浦裝置200B，VBN為一實質上固定偏壓，而VBP為一可變偏壓並耦接至回授網路230輸出端。在本實施例中，該電流槽實質上是固定的，藉由調整該電流源來匹配該電流槽。在另一實施例中，如第2C圖所示之電荷幫浦裝置200C，負載電路280C包含相互串聯之負載電阻器RL及負載電容CL。在另一實施例中，如第2D圖所示之電荷幫浦裝置200D，負載電路280D包含相互串聯之負載電阻器RL及負載電容器CL，而電壓隨耦器210接收節點208之電壓，而節點208為負載電容器CL的輸出節點。
在另一實施例中，如第2E圖所示之電荷幫浦裝置200E，一第四NMOS電晶體M7具體化一實質上固定的電流槽，該第四NMOS電晶體M7被施加一實質上固定偏壓VBN1，而該實質上固定的電流槽之設置係用以確保負電流IDN 包含一實質上固定之分量(component)。在本實施例中，需適當選擇固定偏壓VBN1以使得其輸出電流的絕對值不大於IUP ，否則將無法達到表示式(1)所描述的穩態狀況。
至於，電流感測器、開關、電流源、電流槽、電壓隨耦器的功能與運作皆已為業界所習知，電路設計者可依電路特性選擇功能相似的電路或適合的電路實施之。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。
100．．．電荷幫浦
200A、200B、200C、200D、200E．．．電荷幫浦裝置
110、280、280C、280D．．．電容性負載
105．．．電路節點
202．．．終端節點
204．．．輸出節點
206．．．內部節點
208．．．節點
210．．．電壓隨耦器
212．．．第一運算放大器
220．．．電流感測器
230．．．回授網路
232．．．第二運算放大器
I1．．．電流源
I2．．．電流槽
M1~M3．．．PMOS電晶體
M4~M7．．．NMOS電晶體
CS．．．積分電容器
CL．．．負載電容器
RL．．．負載電阻器
S1、S2．．．開關
第1圖顯示一傳統電荷幫浦之示意圖。
第2A圖為本發明電荷幫浦裝置之一實施例的示意圖。
第2B圖為本發明電荷幫浦裝置之另一實施例的示意圖。
第2C圖為本發明電荷幫浦裝置之另一實施例的示意圖。
第2D圖為本發明電荷幫浦裝置之另一實施例的示意圖。
第2E圖為本發明電荷幫浦裝置之另一實施例的示意圖。
200A．．．電荷幫浦裝置
280．．．電容性負載
202．．．終端節點
204．．．輸出節點
206．．．內部節點
210．．．電壓隨耦器
212．．．第一運算放大器
220．．．電流感測器
230．．．回授網路
232．．．第二運算放大器
M1~M3．．．PMOS電晶體
M4~M6．．．NMOS電晶體
CS．．．積分電容器
CL．．．負載電容器

Claims (20)

  1. 一種電荷幫浦裝置，包含：一實質上固定的電流源，用以輸出具一第一極性之一第一電流；一可變電流源，用以輸出具一第二極性之一第二電流，該第二極性係反向於該第一極性；一第一電流引導網路，用以根據一第一邏輯訊號，將該第一電流引導至一輸出節點及一終端節點之其一；一第二電流引導網路，用以根據一第二邏輯訊號，將該第二電流引導至該輸出節點及該終端節點之其一；一電壓隨耦器，用以接收與該輸出節點有關之一第一電壓，進而在一內部節點上輸出一第二電壓；一電流感測器，耦接於該終端節點及該內部節點之間，用以感測流過該終端節點及該內部節點間之一電流；以及一回授網路，用以根據該電流感測器之輸出訊號以調整該可變電流源。
  2. 如申請專利範圍第1項所記載之電荷幫浦裝置，其中該輸出節點係耦接至一負載電路，且該負載電路包含一電容器。
  3. 如申請專利範圍第1項所記載之電荷幫浦裝置，其中該第一電流引導網路係由一對開關所組成，包含：一第一開關，耦接於該實質上固定的電流源及該輸出節點之間；以及一第二開關，耦接於該實質上固定的電流源及該終端節點之間。
  4. 如申請專利範圍第3項所記載之電荷幫浦裝置，其中，若且惟若該第一邏輯訊號處於一第一邏輯狀態，該第一開關係處於導通(ON)狀態，以及，若且惟若該第一邏輯訊號處於反向於該第一邏輯狀態之一第二邏輯狀態，該第二開關係處於導通狀態。
  5. 如申請專利範圍第1項所記載之電荷幫浦裝置，其中該第二電流引導網路係由一對開關所組成，包含：一第一開關，耦接於該可變電流源及該輸出節點之間；以及一第二開關，耦接於該可變電流源及該終端節點之間。
  6. 如申請專利範圍第5項所記載之電荷幫浦裝置，其中，若且惟若該第二邏輯訊號處於一第一邏輯狀態，該第一開關係處於導通狀態，以及，若且惟若該第二邏輯訊號處於反向於該第一邏輯狀態之一第二邏輯狀態，該第二開關係處於導通狀態。
  7. 如申請專利範圍第1項所記載之電荷幫浦裝置，其中該回授網路包含一運算放大器，且該運算放大器端接一電容器。
  8. 如申請專利範圍第7項所記載之電荷幫浦裝置，其中該電流感測器之輸出訊號係饋入該運算放大器之一輸入端。
  9. 如申請專利範圍第8項所記載之電荷幫浦裝置，其中該電流感測器包含一電阻器，以及該電流感測器之輸出訊號包含該電阻器之跨壓差。
  10. 如申請專利範圍第7項所記載之電荷幫浦裝置，其中該電容器之跨壓係用以控制該可變電流源之一偏壓(bias)。
  11. 一種減少一電荷幫浦電路的失配的方法，包含以下步驟：接收一相位信號，並依據該相位信號於該電荷幫浦電路之一輸出節點輸出一第一電壓，其中，該相位信號係代表一相位偵測的結果；接收該輸出節點之該第一電壓，進而在該電荷幫浦電路之一內部節點上輸出一第二電壓；感測流過該輸出節點及該電荷幫浦電路之一終端節點間之一電流，以產生一感測結果；以及根據該感測結果以調整該電荷幫浦電路之一可變電流源。
  12. 如申請專利範圍第11項所記載之方法，其中該輸出節點係耦接至一負載電路，且該負載電路包含一電容器。
  13. 如申請專利範圍第11項所記載之方法，其中該調整該電荷幫浦電路之該可變電流源之步驟包含：利用一放大器，放大該感測結果；對該放大器之輸出訊號進行濾波，以產生一控制訊號；以及依據該控制訊號以控制該可變電流源之電流量。
  14. 如申請專利範圍第13項所記載之方法，其中該進行濾波步驟包含：利用一電容器，端接該放大器之輸出端。
  15. 如申請專利範圍第11項所記載之方法，其中該感測流過該終端節點及該內部節點間之電流之步驟包含：利用一電阻器耦接於該內部節點及該終端節點之間，以感測流過該終端節點及該內部節點間之電流。
  16. 一種電荷幫浦裝置，包含：一電荷幫浦電路，包括有一可變電流源，該電荷幫浦電路係接收一相位信號，並依據該相位信號於該電荷幫浦電路之一輸出節點輸出一第一電壓，其中，該相位信號係代表一相位偵測的結果；一電壓隨耦器，耦接該電荷幫浦電路，係接收該輸出節點之該第一電壓，進而在該電荷幫浦電路之一內部節點上輸出一第二電壓；一電流感測器，耦接於該電荷幫浦電路之一終端節點及該內部節點之間，用以感測流過該終端節點及該內部節點間之一電流；以及一回授網路，用以根據該電流感測器之輸出訊號以調整該可變電流源。
  17. 如申請專利範圍第16項所記載之電荷幫浦裝置，其中該回授網路包含一運算放大器，且該運算放大器端接一電容器。
  18. 如申請專利範圍第17項所記載之電荷幫浦裝置，其中該電流感測器之輸出訊號係饋入該運算放大器之一輸入端。
  19. 如申請專利範圍第18項所記載之電荷幫浦裝置，其中該電流感測器包含一電阻器，以及該電流感測器之輸出訊號包含該電阻器之跨壓差。
  20. 如申請專利範圍第17項所記載之電荷幫浦裝置，其中該電容器之跨壓係用以控制該可變電流源之一偏壓(bias)。
TW099143484A 2009-12-14 2010-12-13 電荷幫浦裝置及其方法 TWI411208B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US28633309P 2009-12-14 2009-12-14

Publications (2)

Publication Number Publication Date
TW201136116A TW201136116A (en) 2011-10-16
TWI411208B true TWI411208B (zh) 2013-10-01

Family

ID=44130840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143484A TWI411208B (zh) 2009-12-14 2010-12-13 電荷幫浦裝置及其方法

Country Status (3)

Country Link
US (1) US8472218B2 (zh)
CN (1) CN102097933B (zh)
TW (1) TWI411208B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411208B (zh) * 2009-12-14 2013-10-01 Realtek Semiconductor Corp 電荷幫浦裝置及其方法
US20130265104A1 (en) * 2012-04-05 2013-10-10 Mediatek Singapore Pte. Ltd. Method and apparatus for current control in a circuit
TWI473401B (zh) * 2013-01-30 2015-02-11 Winbond Electronics Corp 電壓幫浦電路
CN103259984B (zh) * 2013-05-07 2016-04-27 上海华力微电子有限公司 Cmos电荷泵电路
KR102298158B1 (ko) 2014-08-25 2021-09-03 삼성전자주식회사 반도체 장치와 이를 포함하는 위상 동기 회로
TWI577122B (zh) * 2015-08-28 2017-04-01 茂達電子股份有限公司 電荷幫浦電路及使用其的馬達驅動電路
TWI602386B (zh) * 2016-12-14 2017-10-11 矽統科技股份有限公司 電荷泵浦電路
WO2019169607A1 (zh) * 2018-03-08 2019-09-12 华为技术有限公司 抑制电流失配的电荷泵电路及其控制方法、锁相环电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663689A (en) * 1996-06-26 1997-09-02 International Business Machines Corporation Method and apparatus for providing a high speed charge pump with low static error
US6107849A (en) * 1998-08-25 2000-08-22 Cadence Design Systems, Inc. Automatically compensated charge pump
US20020050864A1 (en) * 1998-09-21 2002-05-02 Wakayama Myles H. Low offset and low glitch energy charge pump for PLL-based timing recovery systems
US20080191783A1 (en) * 2003-07-17 2008-08-14 Douglas Sudjian Symmetric charge pump replica bias detector
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵
CN101546956A (zh) * 2008-03-26 2009-09-30 英飞凌科技股份有限公司 具有环路滤波器的自调节电荷泵
US20090243671A1 (en) * 2008-03-26 2009-10-01 Infineon Technologies Ag Disturbance suppression capable charge pump

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492197B2 (en) 2005-11-17 2009-02-17 Realtek Semiconductor Corp. Charge pump circuit with regulated current output
WO2008030182A1 (en) * 2006-09-07 2008-03-13 Agency For Science, Technology And Research A charge pump circuit
TWI331448B (en) * 2006-09-20 2010-10-01 Analog Integrations Corp Frequency comparator, frequency synthesizer, and related methods thereof
CN101414784A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 电荷泵
US9570975B2 (en) * 2009-12-14 2017-02-14 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump with leaky capacitive load
TWI411208B (zh) * 2009-12-14 2013-10-01 Realtek Semiconductor Corp 電荷幫浦裝置及其方法
US8040167B1 (en) * 2010-03-26 2011-10-18 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663689A (en) * 1996-06-26 1997-09-02 International Business Machines Corporation Method and apparatus for providing a high speed charge pump with low static error
US6107849A (en) * 1998-08-25 2000-08-22 Cadence Design Systems, Inc. Automatically compensated charge pump
US20020050864A1 (en) * 1998-09-21 2002-05-02 Wakayama Myles H. Low offset and low glitch energy charge pump for PLL-based timing recovery systems
US20080191783A1 (en) * 2003-07-17 2008-08-14 Douglas Sudjian Symmetric charge pump replica bias detector
CN101546956A (zh) * 2008-03-26 2009-09-30 英飞凌科技股份有限公司 具有环路滤波器的自调节电荷泵
US20090243671A1 (en) * 2008-03-26 2009-10-01 Infineon Technologies Ag Disturbance suppression capable charge pump
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵

Also Published As

Publication number Publication date
US20110140676A1 (en) 2011-06-16
CN102097933B (zh) 2013-11-06
CN102097933A (zh) 2011-06-15
TW201136116A (en) 2011-10-16
US8472218B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
TWI411208B (zh) 電荷幫浦裝置及其方法
US8339165B2 (en) Configurable digital-analog phase locked loop
JP4204210B2 (ja) Ｐｌｌ回路
US9570975B2 (en) Method and apparatus for charge leakage compensation for charge pump with leaky capacitive load
US7492197B2 (en) Charge pump circuit with regulated current output
US6771114B2 (en) Charge pump current compensating circuit
US7719365B2 (en) Method and apparatus for reducing silicon area of a phase lock loop (PLL) filter without a noise penalty
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US7812652B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
US7705640B2 (en) Common-mode feedback method using a current starved replica biasing
CN103346784B (zh) 一种用于锁相环的匹配型电荷泵电路
US8040167B1 (en) Method and apparatus for charge leakage compensation for charge pump
US7688122B2 (en) Charge pump with cascode biasing
US6107889A (en) Phase locked loop charge pump circuit
CN101414784A (zh) 电荷泵
CN108270542A (zh) 频带选择时钟数据恢复电路以及相关方法
TW202005282A (zh) 時脈產生電路及時脈產生方法
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
US8493115B2 (en) Phase locked loop circuit and system having the same
TWI641229B (zh) 電荷泵電路及鎖相迴路系統
US6198320B1 (en) Differential charge pump and filter with common-mode voltage control
JP2001326574A (ja) 位相同期回路およびクロック発生回路
TWI469525B (zh) 具有電荷洩漏補償之電荷泵裝置及其方法
WO2021174420A1 (zh) 一种锁相环电路
TWI690141B (zh) 電荷泵和鎖相環