TWI641229B - 電荷泵電路及鎖相迴路系統 - Google Patents

電荷泵電路及鎖相迴路系統 Download PDF

Info

Publication number
TWI641229B
TWI641229B TW107106432A TW107106432A TWI641229B TW I641229 B TWI641229 B TW I641229B TW 107106432 A TW107106432 A TW 107106432A TW 107106432 A TW107106432 A TW 107106432A TW I641229 B TWI641229 B TW I641229B
Authority
TW
Taiwan
Prior art keywords
switch
signal
voltage
effect transistor
node
Prior art date
Application number
TW107106432A
Other languages
English (en)
Other versions
TW201937859A (zh
Inventor
王釋興
洪崇智
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW107106432A priority Critical patent/TWI641229B/zh
Priority to US16/116,078 priority patent/US10277122B1/en
Application granted granted Critical
Publication of TWI641229B publication Critical patent/TWI641229B/zh
Publication of TW201937859A publication Critical patent/TW201937859A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種電荷泵電路與使用其之鎖相迴路系統(PLL)。電荷泵電路具有上電流源、下電流源及複數個開關，其透過誤差訊號控制該等開關的啟閉，以提升或降低壓控電壓端之壓控電壓，進一步控制鎖相迴路系統中壓控振盪器之輸出頻率。當參考頻率訊號與除頻訊號相位及頻率一致時，在長時間不須充放電期間，電荷泵電路係使上電流源及下電流源之間彼此導通，降低金氧半場效電晶體上的跨壓，進一步降低電荷泵電路之洩漏電流對壓控電壓的影響，藉此降低現實中因金氧半場效電晶體的洩漏電流造成鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。

Description

電荷泵電路及鎖相迴路系統
本發明涉及一種電荷泵電路及鎖相迴路系統，特別是可降低因洩漏電流造成鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形之電荷泵電路及鎖相迴路系統。
電荷泵電路是在許多電路中廣泛使用的一種元件，特別是應用在鎖相迴路電路中。參考第1圖為習知的鎖相迴路系統100，包含相位頻率檢測器200、電荷泵電路300、濾波器400、壓控振盪器500與除頻器600。
鎖相迴路系統100將輸出的輸出訊號回授至除頻器600，經過除頻器600產生除頻訊號，透過相位頻率檢測器200將除頻訊號與參考頻率訊號的相位頻率進行比較，進一步提供誤差訊號至電荷泵電路300。電荷泵電路300依據誤差訊號提升或降低提供給壓控振盪器500的壓控電壓，透過該電壓的提升或降低，以增加或減少壓控振盪器500輸出的輸出訊號之相位頻率速度，進一步達到相位頻率鎖定狀態。
如上所述，鎖相迴路系統100中壓控振盪器500其壓控電壓的變化關係到輸出訊號的相位及頻率的穩定度，故穩定壓控電壓使之維持在一電壓位準，對於鎖相迴路系統100是相當關鍵的因素。
然而現實的鎖相迴路系統100中，當鎖相迴路系統處於相位鎖定狀態時，在電荷泵電路300中卻存在許多洩漏電流造成壓控電壓端的壓控電壓不穩定，進一步造成鎖相迴路系統100中的壓控紋波幅度導致輸出訊號具有抖動的情形，使鎖相迴路系統100難以達到相位頻率鎖定的狀況。
細究電荷泵電路300中的洩漏電流，通常可分為以下四種情形，如第2圖所示。
第一種：閘極穿隧洩漏電流(例如：路徑①和③)，受現今製程技術影響，閘極氧化層厚度逐漸減小使得閘極穿隧洩漏電流成指數成長。
第二種：接面洩漏電流(例如：路徑②、③和④)，當電晶體處於關閉狀態時，因接面處逆向偏壓，使得從源極或汲極到基板產生接面洩漏電流。
第三種：閘極感應汲極洩漏電流(例如：路徑②)，是由汲極的高電場效應所引起的。
第四種：次臨界洩漏電流(例如：路徑②)，是電晶體在弱反轉區操作中產生的汲極-源極電流。
將上述列出的四種洩漏電流其電流與電壓關係圖繪示於第3圖中，參考第3圖可知，次臨界洩漏電流為主要洩漏電流來源，幾乎是其它洩漏電流源的10 5倍。因此降低次臨界洩漏對壓控電壓的影響，可大幅改善鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。
次臨界洩漏電流，可使用以下公式表示： 因此可知，當V DS=0時可使得I sub=0，即，當汲極-源極電壓為零時，可使得次臨界洩漏電流為零，進一步降低次臨界洩漏對壓控電壓的影響。
本發明主要是提供一種電荷泵電路及鎖相迴路系統，當鎖相迴路系統處於鎖定狀態時，透過上述觀點，使鎖相迴路系統中電荷泵電路其電晶體的汲極-源極電壓近乎為零，降低次臨界洩漏電流對壓控電壓的影響，進而改善鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。
本發明提供一種電荷泵電路，包含一上電流源，設置於供電端及第一節點之間並提供第一電流、一下電流源，設置於第二節點及接地端之間並提供第二電流、第一開關，電性連接於第一節點與第三節點之間、第二開關，電性連接於第三節點與第二節點之間、第三開關，電性連接於第一節點與該第四節點之間、第四開關，電性連接於第四節點與第二節點之間、單位增益放大器，電性連接於第三節點與該第四節點之間，可透過單位增益放大器確保第一電流與第二電流電流源極-汲極電壓相等，從而實現更好的電流匹配，以及第五開關，電性連接於第一節點及第二節點之間。
較佳地，第三節點為壓控電壓端，且第一開關之啟閉係由第一訊號控制、第二開關之啟閉係由第二訊號控制、第三開關之啟閉係由與第一訊號反相之第三訊號控制、該第四開關之啟閉係由與第二訊號反相之第四訊號控制，藉以利用該第一電流或該第二電流提升或降低該壓控電壓端之壓控電壓。
較佳地，第五開關之啟閉係由第一訊號及第二訊號聯集後反向之第五訊號控制，藉以降低第一開關、第二開關、第三開關、第四開關之漏電流影響壓控電壓端之壓控電壓。
較佳地，第一開關、第二開關、第三開關、第四開關及第五開關可分別包含N型金氧半場效電晶體(MOSFET)，而第一N型金氧半場效電晶體開關的閘極、第二N型金氧半場效電晶體開關的閘極、第三N型金氧半場效電晶體開關的閘極、第四N型金氧半場效電晶體開關的閘極及第五N型金氧半場效電晶體開關的閘極，分別接收第一訊號、第二訊號、第三訊號、第四訊號及第五訊號。
較佳地，第一開關、第二開關、第三開關、第四開關及第五開關可分別再進一步包含P型金氧半場效電晶體，並與N型金氧半場效電晶體並聯，形成互補式金氧半場效電晶體(CMOSFET)開關。
較佳地，接續上述N型金氧半場效電晶體的閘極訊號模式，第一互補式場效電晶體開關的P型場效電晶體的閘極、第二互補式場效電晶體開關的P型場效電晶體的閘極、第三互補式場效電晶體開關的P型場效電晶體的閘極及第四互補式場效電晶體開關的P型場效電晶體開關的閘極，分別接收第二訊號DN、第四訊號、第一訊號及第三訊號。
較佳地，第五互補式場效電晶體的P型場效電晶體的閘極接收第六訊號，而第六訊號為第五訊號的反相訊號。
較佳地，當第一訊號為高電位而第二訊號為低電位時，進而使得第一開關與第四開關導通，而第二開關、第三開關與第五開關不導通，藉以利用第一電流提升壓控電壓端之壓控電壓。
較佳地，當第一訊號為低電位而第二訊號為高電位時，進而使得第二開關與第三開關導通，而第一開關、第四開關與第五開關不導通，藉以利用第二電流降低壓控電壓端之壓控電壓。
較佳地，當第一訊號該第二訊號均為低電位時，進而使得第三開關、第四開關與第五開關導通，而第一開關與第二開關不導通。
較佳地，第五開關之N型場效電晶體與P型場效電晶體，其場效電晶體通道長度遠小於第三開關與第四開關之N型場效電晶體與P型場效電晶體，其中第三開關與第四開關之N型場效電晶體與P型場效電晶體其場效電晶體通道長度相等。
較佳地，第三開關具有第三等效電阻、第四開關有一第四等效電阻而第五開關有一第五等效電阻，因第五等效電阻小於第三等效電阻與第四等效電阻之和，使第五開關導通而實質上旁路(bypass)上電流源及下電流源，進而使得第一節點的電壓與第二節點的電壓實質相同，進一步降低第一開關、第二開關、第三開關、第四開關之漏電流影響該壓控電壓端之壓控電壓。
本發明提供一種鎖相迴路系統，包含壓控振盪器，其輸入側為壓控電壓端並與輸出側的輸出端連接，以輸出輸出訊號、濾波器，一側連接壓控電壓端與壓控振盪器，而另一側接地、除頻器，連結輸出端接收輸出訊號，並將輸出訊號降頻以產生除頻訊號、相位頻率檢測器，連接輸入端並接收參考頻率訊號與除頻訊號，透過比較參考頻率訊號與除頻訊號的相位頻率速度而輸出誤差訊號以及如上述本發明之電荷泵電路，連接相位頻率檢測器並接收誤差訊號，透過誤差訊號藉以提升或降低壓控電壓端之壓控電壓。
其中，當參考頻率訊號與除頻訊號的相位及頻率一致時，在長時間不須充放電期間，相位頻率檢測器輸出誤差訊號，使第五開關導通而實質上旁路(bypass)上電流源及下電流源，降低金氧半場效電晶體上的跨壓，以進一步降低現實中因金氧半場效電晶體之洩漏電流對壓控電壓端之壓控電壓的影響。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
首先，先參考第4圖，第4圖是本發明一種實施例的電荷泵電路之等效開關示意圖。如第4圖所示，電荷泵電路300包含上電流源I UP、下電流源I DN、第一開關311、第二開關312、第三開關313、第四開關314、第五開關315及單位增益放大器OPA。其中上電流源I UP設置於供電端VDD及第一節點N1之間並提供第一電流、下電流源I DN設置於接地端G及第二節點N1之間並提供第二電流、第一開關311電性連接於第一節點N1及第三節點N3之間、第二開關312電性連接於第三節點N3及第二節點N2之間、第三開關313電性連接於第一節點N1及第四節點N4之間、第四開關314電性連接於第四節點N4及第二節點N2之間、第五開關315電性連接於第一節點N1及第二節點N2之間，而單位增益放大器OPA電性連接於第三節點N3及第四節點N4之間，將第三節點N3的電壓複製到第四節點N4的電壓，從而實現更好的電流匹配，使能夠以低擺幅變動的第一電流和第二電流進行操作。其中，第一開關311、第二開關312、第三開關313、第四開關314及第五開關315可為半導體閘控開關，例如金氧半場效電晶體(MOSFET)，其由閘極電壓控制導通與否。
在本實施例中，如第4圖所示第一開關311、第二開關312、第三開關313、第四開關314 ，其中第一開關311端接收第一訊號UP、第二開關312接收第二訊號DN、第三開關313接收與第一訊號UP反相之第三訊號 、第四開關314接收與第二訊號DN反相之第四訊號 、第五開關315接收由該第一訊號UP及該第二訊號DN聯集後反向之第五訊號prch (即， )。
因此，第一開關311之啟(關斷)閉(導通)係由第一訊號UP控制、第二開關312之啟閉係由第二訊號DN控制、第三開關313之啟閉係由與第一訊號UP反相之第三訊號 控制、第四開關314之啟閉係由與第二訊號DN反相之第四訊號 控制，而第五開關315之啟閉係由第一訊號UP及第二訊號DN聯集後反向之第五訊號prch (即， )控制。
在本實施例中，當第一訊號UP為高電位而第二訊號DN為低電位時，可藉此使得電荷泵電路300的第一開關311與第四開關314導通，而第二開關312、第三開關313與第五開關315不導通。因此當第一開關311與第四開關314導通，而第二開關312、第三開關313與第五開關315不導通時，供電端VDD可藉上電流源I UP將第一電流傳遞至第三節點N3，使第三節點N3的電壓上升。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓上升，以利後續傳送至壓控振盪器，而提升其輸出頻率。
在本實施例中，當第一訊號UP為低電位而第二訊號DN為高電位時，可藉此使得電荷泵電路300的第二開關312與第三開關313導通，而第一開關311、第四開關314與第五開關315不導通。因此當第二開關312與第三開關313導通，而第一開關311、第四開關314與第五開關315不導通時，第三節點N3的電壓可藉下電流源I DN經由第二電流將第三節點N3的電壓傳遞至接地端G，使得第三節點N3的電壓下降。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓下降，以利後續傳送至壓控振盪器，而降低其輸出頻率。
在本實施例中，當第一訊號UP與第二訊號DN為低電位時，亦即毋須調整壓控電壓的情形，第五開關315為導通狀態，此時將實質上旁路(bypass)上電流源I UP及下電流源I DN。在實際以半導體元件實現第一開關311、第二開關312、第三開關313與第四開關314時，若上電流源I UP及下電流源I DN之電流流經該等開關，其洩漏電流將對壓控電壓造成影響。此時藉由第五開關315之導通以旁路上電流源I UP及下電流源I DN，將可減少該等開關的洩漏電流，藉此降低對壓控電壓之影響，俾利減少鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。
請續參考第5圖，其為本發明另一實施例的電荷泵電路之示意圖。其中，第一開關311、第二開關312、第三開關313、第四開關314及第五開關315係以N型金氧半場效電晶體(N-type MOSFET)而實現，進而形成N型金氧半場效電晶體開關。第5圖的實施例相較於第4圖的實施例，除了第5圖的開關可進一步包含N型金氧半場效電晶體之外，其餘結構實質上相同，因此其餘相關位置或元件之重複的詳細描述將被省略。
在本實施例中，第一N型金氧半場效電晶體開關321的閘極、第二N型金氧半場效電晶體開關322的閘極、第三N型金氧半場效電晶體開關323的閘極、第四N型金氧半場效電晶體開關324的閘極及第五N型金氧半場效電晶體開關325的閘極，分別接收第一訊號UP、第二訊號DN、第三訊號 、第四訊號 及第五訊號prch。
當第一訊號UP為高電位而第二訊號DN為低電位時，可藉此使得電荷泵電路300的第一N型金氧半場效電晶體開關321與第四N型金氧半場效電晶體開關324導通，而第二N型金氧半場效電晶體開關322、第三N型金氧半場效電晶體開關323與第五N型金氧半場效電晶體開關325不導通。因此當第一N型金氧半場效電晶體開關321與第四N型金氧半場效電晶體開關324導通，而第二N型金氧半場效電晶體開關322、第三N型金氧半場效電晶體開關323與第五N型金氧半場效電晶體開關325不導通時，供電端VDD可藉上電流源I UP將第一電流傳遞至第三節點N3，使第三節點N3的電壓上升。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓上升。
當第一訊號UP為低電位而第二訊號DN為高電位時，可藉此使得電荷泵電路300的第二N型金氧半場效電晶體開關322與第三N型金氧半場效電晶體開關323導通，而第一N型金氧半場效電晶體開關321、第四N型金氧半場效電晶體開關324與第五N型金氧半場效電晶體開關325不導通。因此當第二N型金氧半場效電晶體開關322與第三N型金氧半場效電晶體開關323導通，而第一N型金氧半場效電晶體開關321、第四N型金氧半場效電晶體開關324與第五N型金氧半場效電晶體開關325不導通時，第三節點N3的電壓可藉下電流源I DN經由第二電流將第三節點N3的電壓傳遞至接地端G，使得第三節點N3的電壓下降。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓下降。
因此，當第一訊號UP與第二訊號DN為低電位時，亦即毋須調整壓控電壓的情形，第五N型金氧半場效電晶體開關325為導通狀態，此時將實質上旁路(bypass)上電流源I UP及下電流源I DN，使其減少第一N型金氧半場效電晶體開關321、第二N型金氧半場效電晶體開關322、第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324之洩漏電流，進一步降低電荷泵電路300之洩漏電流對壓控電壓的影響，藉此降低鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。
請續參考第6圖，其為本發明另一實施例的電荷泵電路300之示意圖，由圖式進一步理解，其複數個開關係以第一互補式金氧半場效電晶體(互補式FET)開關331、第二互補式金氧半場效電晶體開關332、第三互補式金氧半場效電晶體開關333、第四互補式金氧半場效電晶體開關334及第五互補式金氧半場效電晶體開關335而實現，亦即在前述第5圖之各N型金氧半場效電晶體開關中分別再並聯一個P型金氧半場效電晶體(P-type MOSFET)，以形成互補式金氧半場效電晶體開關。
相較於第4圖、第5圖，本實施例除了分別更進一步包含P型金氧半場效電晶體，並與N型金氧半場效電晶體並聯以外，其餘元件與元件設置位置與前面敘述的實施例實質上相同，因此除了進一步包含P型金氧半場效電晶體所造成的影響，其餘相關位置或元件之重複的詳細描述將被省略。
在本實施例中，第一互補式金氧半場效電晶體開關331、第二互補式金氧半場效電晶體開關332、第三互補式金氧半場效電晶體開關333、第四互補式金氧半場效電晶體開關334及該第五互補式金氧半場效電晶體開關335分別進一步包含P型金氧半場效電晶體(P-type MOSFET)，並與該N型金氧半場效電晶體並聯。其中，第一互補式金氧半場效電晶體開關331的P型金氧半場效電晶體的閘極接收第三訊號 、第二互補式金氧半場效電晶體開關332的P型金氧半場效電晶體的閘極接收第四訊號 、第三互補式金氧半場效電晶體開關333的P型金氧半場效電晶體的閘極接收第一訊號UP、第四互補式金氧半場效電晶體開關334的P型金氧半場效電晶體的閘極接收第二訊號DN，而第五互補式金氧半場效電晶體開關335的P型金氧半場效電晶體的閘極接收與第五訊號prch反向之第六訊號 。
因此，當第一訊號UP為高電位而第二訊號DN為低電位時，可藉此使得電荷泵電路300的第一互補式金氧半場效電晶體開關331與第四互補式金氧半場效電晶體開關334導通，而第二互補式金氧半場效電晶體開關332、第三互補式金氧半場效電晶體開關333與第五互補式金氧半場效電晶體開關335不導通。因此得知當第一互補式金氧半場效電晶體開關331與第四互補式金氧半場效電晶體開關334導通，而第二互補式金氧半場效電晶體開關332、第三金氧半場效電晶體開關333與第五互補式金氧半場效電晶體開關335不導通時，供電端VDD可藉此透過電流源A1將第一電流傳遞至第三節點N3，使第三節點N3的電壓上升。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓上升。
因此，當第一訊號UP為低電位而第二訊號DN為高電位時，可藉此使得電荷泵電路300的第二互補式金氧半場效電晶體開關332與第三互補式金氧半場效電晶體開關333導通，而第一互補式金氧半場效電晶體開關331、第四互補式金氧半場效電晶體開關334與第五互補式金氧半場效電晶體開關335不導通。因此得知第二互補式金氧半場效電晶體開關332與第三互補式金氧半場效電晶體開關333導通，而第一互補式金氧半場效電晶體開關331、第四互補式金氧半場效電晶體開關334與第五互補式金氧半場效電晶體開關335不導通時，第三節點N3的電壓可藉此透過下電流源I DN經由第二電流將第三節點N3的電壓傳遞至接地端G，使得第三節點N3的電壓下降。其中，第三節點N3為壓控電壓端，故進而使得壓控電壓下降。
因此，當第一訊號UP與第二訊號DN為低電位時，亦即毋須調整壓控電壓的情形，第五開關315為導通狀態，此時將實質上旁路(bypass)上電流源I UP及下電流源I DN。若上電流源I UP及下電流源I DN之電流流經第一N型金氧半場效電晶體開關321、第二N型金氧半場效電晶體開關322、第三N型金氧半場效電晶體開關323、第四N型金氧半場效電晶體開關324，其洩漏電流將對壓控電壓造成影響。此時藉由第五N型金氧半場效電晶體開關325之導通以旁路(bypass)上電流源I UP及下電流源I DN，降低金氧半場效電晶體上的跨壓，將可減少該等開關的洩漏電流，藉此降低對壓控電壓之影響，俾利減少鎖相迴路系統中的壓控紋波幅度導致輸出抖動的情形。
進一步參考第7圖，其為P型與N型金氧半場效電晶體的電流與電壓關係圖，理論上P型與N型金氧半場效電晶體當V DS超過截止電壓V th時，電流I D為飽和電流值；然而現實中P型與N型金氧半場效電晶體當V DS超過截止電壓V th時，電流I D會根據V DS電壓的變化而改變。因此根據歐姆定律可將電流與電壓關係圖，轉換成等效電阻與電壓關係圖，例如參考第8圖，第8圖是P型與N型金氧半場效電晶體的電阻與電壓關係圖。依據金氧半場效電晶體通道長度調變效應(channel length modulation effect)，其關係式如下： 其中，μ n=電子遷移率；C ox=氧化層電容值；W=通道寬度；L=通道長度。 因此由上述公式可知，藉由改變金氧半場效電晶體的通道長度，可改變電流I D的值。例如：當通道長度L變小時，則I D變大；當通道長度L變大時，則I D變小，因此可進一步由歐姆定律推知得知，當通道長度L變小使得I D變大，同樣使得等效電阻電阻變小；通道長度L變大使得I D變小，同樣使得等效電阻電阻變大。
參考第4圖，第5圖與第6圖三種不同實施例的示意圖，應理解的是該實施例不應僅限於此，在現實操作模式中該複數個開關、該複數個N型金氧半場效電晶體開關，與該複數個互補式金氧半場效電晶體(CMOSFET)開關，均應具有等效電阻。
請再次參考第5圖所揭露的實施例，當進一步將第五N型金氧半場效電晶體開關325的N型金氧半場效電晶體的通道長度設置為遠小於第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324的N型金氧半場效電晶體的通道長度。使得第五N型金氧半場效電晶體開關325的等效電阻值R5可遠小於第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324的等效電阻值R3與R4。
如上所述，因第五N型金氧半場效電晶體開關325的等效電阻值R5可遠小於第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324的等效電阻值R3與R4，參考第9圖是本發明任一實施例電荷泵電路之等效電阻示意圖。因第一N型金氧半場效電晶體開關321與第二N型金氧半場效電晶體開關322不導通，故第一N型金氧半場效電晶體開關321與第二N型金氧半場效電晶體開關322的等效電阻值可為無窮大。然而，因第五N型金氧半場效電晶體開關325的等效電阻值R5可遠小於第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324的等效電阻值R3與R4，故使該第五N型金氧半場效電晶體開關325導通而實質上旁路(bypass)該上電流源I UP及該下電流源I DN，使得第一節點N1與第二節點N2電壓相同，降低金氧半場效電晶體上的跨壓，進而降低第一N型金氧半場效電晶體開關321、第二N型金氧半場效電晶體開關322、第三N型金氧半場效電晶體開關323與第四N型金氧半場效電晶體開關324其次臨界洩漏電流對壓控電壓的影響。
類似地，請再次參考第6圖所揭露的實施例，由第7圖可知，此互補式金氧半場效電晶體開關的N型金氧半場效電晶體與P型金氧半場效電晶體在現實情況下，電流I D會根據V DS電壓的變化而改變。因此將此電流與電壓關係圖轉換成等效電阻與電壓之關係圖，參考第8圖。可觀察到，當N型場效電晶體與P型場效電晶體其等效電阻與電壓的曲線，於交叉處可獲得一電阻值為R。因互補式金氧半場效電晶體開關的N型金氧半場效電晶體與P型金氧半場效電晶體為並聯設置，根據電流流經最短路徑的特性，可將此互補式金氧半場效電晶體開關其等效電阻值限制在電阻R內，進而維持互補式金氧半場效電晶體開關因源極-汲極電壓的飄動，所造成的電阻值不穩定，或增加開關導通時的所需的能量。
如上述實施例可進一步推導，當互補式場效電晶體開關的N型金氧半場效電晶體與P型金氧半場效電晶體在通道調變效應的影響下，N型金氧半場效電晶體與P型金氧半場效電晶體的電流I D，會根據金氧半場效電晶體的尺寸而有所改變(即，當通道長度變小時，電流I D變大；當通道長度變大時，電流I D變小)。因此透過將第五互補式金氧半場效電晶體開關335其N型與P型金氧半場效電晶體的尺寸，設計遠小於第三互補式金氧半場效電晶體開關333與第四互補式金氧半場效電晶體開關334其N型與P型金氧半場效電晶體的尺寸，可進而使得第五式互補式金氧半場效電晶體開關335的等效電阻R5，遠小於第三互補式金氧半場效電晶體開關333與第四互補式場效電晶體開關334的等效電阻R3與R4。
因此，參考第9圖，當第一訊號UP與第二訊號DN為低電位時，因第一互補式金氧半場效電晶體331開關6與第二互補式金氧半場效電晶體開關332不導通，故第一互補式金氧半場效電晶體開關331與第二互補式金氧半場效電晶體開關332的等效電阻值R1和R2可為無窮大。然而，因第五互補式金氧半場效電晶體開關335的等效電阻值R5可遠小於第三互補式金氧半場效電晶體開關333與第四互補式金氧半場效電晶體開關334的等效電阻值R3與R4，故第五互補式金氧半場效電晶體開關335導通並實質上旁路(bypass)上電流源I UP及該下電流I DN源，使得第一節點N1與第二節點N2電壓相同，降低金氧半場效電晶體上的跨壓，進而降低第一互補式金氧半場效電晶體開關331、第二互補式金氧半場效電晶體開關332、第三互補式金氧半場效電晶體開關333與第四互補式金氧半場效電晶體開關334其次臨界洩漏電流對壓控電壓的影響。
本發明提供一種鎖相迴路系統100，其包含壓控振盪器500，其輸入側為壓控電壓端(即為第三節點N3)而輸出側為輸出端，以輸出輸出訊號、濾波器400，一側連接該壓控電壓端(即為第三節點N3)與壓控振盪器500而另一側接地、除頻器600，連結輸出端接收輸出訊號，並將該輸出訊號除頻以產生除頻訊號、相位頻率檢測器200，連接輸入端並接收參考頻率訊號，並連接除頻器600並接收除頻訊號，透過比較參考頻率訊號與除頻訊號的相位及頻率，以輸出誤差訊號，以及使用上述任一實施例之電荷泵電路300，並連接相位頻率檢測器200並接收誤差訊號，透過誤差訊號102藉以提升或降低壓控電壓端(即為第三節點N3)之壓控電壓。
如上所述，相位頻率檢測器200需透過比較參考頻率訊號與除頻訊號的相位與頻率，使得以輸出誤差訊號。當相位頻率檢測器200接收到的參考頻率訊號的相位頻率速度大於除頻訊號時，誤差訊號輸出第一訊號UP為低電位而第二訊號DN為高電位；當相位頻率檢測器200接收到的參考頻率訊號的相位頻率速度小於除頻訊號時，誤差訊號輸出第一訊號UP為高電位而第二訊號DN為低電位；當相位頻率檢測器200接收到的參考頻率訊號的相位頻率速度與除頻訊號一致時，誤差訊號輸出第一訊號UP與第二訊號DN均為低電位。
因此，當參考頻率訊號與除頻訊號的相位及頻率一致時(即，鎖相迴路系統達到鎖定狀態)，相位頻率檢測器200輸出該誤差訊號，因電荷泵電路300的第五開關、第五N型金氧半場效電晶體開關或第五互補式金氧半場效電晶體開關的設置，使得電荷泵電路300中的任一N型與P型金氧半場效電晶體的源極-汲極電壓近乎相同，因此可降低金氧半場效電晶體的次臨界洩漏電流對壓控電壓的影響，進而改善鎖相迴路中壓控紋波幅度導致輸出抖動的情形。
UP‧‧‧第一訊號
‧‧‧第二訊號
DN‧‧‧第三訊號
‧‧‧第四訊號
prch‧‧‧第五訊號
‧‧‧第六訊號
G‧‧‧接地端
IUP‧‧‧第一電流
IDN‧‧‧第二電流
N1‧‧‧第一節點
N2‧‧‧第二節點
N3‧‧‧第三節點
N4‧‧‧第四節點
OPA‧‧‧單位增益放大器
VDD‧‧‧供電端
100‧‧‧鎖相頻率系統
200‧‧‧相位頻率檢測器
300‧‧‧電荷泵電路
311‧‧‧第一開關
312‧‧‧第二開關
313‧‧‧第三開關
314‧‧‧第四開關
315‧‧‧第五開關
321‧‧‧第一N型金氧半場效電晶體開關
322‧‧‧第二N型金氧半場效電晶體開關
323‧‧‧第三N型金氧半場效電晶體開關
324‧‧‧第四N型金氧半場效電晶體開關
325‧‧‧第五N型金氧半場效電晶體開關
331‧‧‧第一互補式金氧半場效電晶體開關
332‧‧‧第二互補式金氧半場效電晶體開關
333‧‧‧第三互補式金氧半場效電晶體開關
334‧‧‧第四互補式金氧半場效電晶體開關
335‧‧‧第五互補式金氧半場效電晶體開關
400‧‧‧濾波器
500‧‧‧壓控振盪器
600‧‧‧除頻器
第1圖是習知的鎖相迴路系統之結構圖；
第2圖是習知的四種洩漏電流之示意圖；
第3圖是四種洩漏電流的電壓與電流之關係圖；
第4圖是本發明一實施例的電荷泵電路之等效開關示意圖；
第5圖是本發明另一實施例的電荷泵電路之示意圖；
第6圖是本發明另一實施例的電荷泵電路之示意圖；
第7圖是P型與N型金氧半場效電晶體的電流與電壓關係圖；
第8圖是P型與N型金氧半場效電晶體的等效電阻與電壓關係圖；
第9圖是本發明任一實施例電荷泵電路之等效電阻示意圖。

Claims (10)

  1. 一種電荷泵電路，包含： 一上電流源，設置於一供電端及一第一節點之間並提供一第一電流； 一下電流源，設置於一第二節點及一接地端之間並提供一第二電流； 一第一開關，電性連接於該第一節點及一第三節點之間； 一第二開關，電性連接於該第三節點及該第二節點之間； 一第三開關，電性連接於該第一節點及該第四節點之間； 一第四開關，電性連接於該第四節點及該第二節點之間； 一單位增益放大器，電性連接於該第三節點及該第四節點之間，且將該第三節點之電壓複製至該第四節點；以及 一第五開關，電性連接於該第一節點及該第二節點之間； 其中，該第三節點為一壓控電壓端，且該第一開關之啟閉係由一第一訊號(UP)控制、該第二開關之啟閉係由一第二訊號(DN)控制、該第三開關之啟閉係由與該第一訊號反相之一第三訊號( )控制、該第四開關之啟閉係由與該第二訊號反相之一第四訊號( )控制，藉以利用該第一電流或該第二電流提升或降低該壓控電壓端之壓控電壓； 其中，該第五開關之啟閉係由該第一訊號及該第二訊號聯集後反向之一第五訊號( )控制，藉以降低該第一開關、該第二開關、該第三開關、該第四開關之漏電流影響該壓控電壓端之壓控電壓。
  2. 如申請專利範圍第1項所述之電荷泵電路，其中該第一開關、該第二開關、該第三開關、該第四開關及該第五開關分別包含一N型金氧半場效電晶體，且該第一開關的閘極、該第二開關的閘極、該第三開關的閘極、該第四開關的閘極及該第五開關的閘極，分別接收該第一訊號、該第二訊號、該第三訊號、該第四訊號及該第五訊號。
  3. 如申請專利範圍第2項所述之電荷泵電路，其中該第一開關、該第二開關、該第三開關、該第四開關及該第五開關分別進一步包含一P型金氧半場效電晶體，並與該N型金氧半場效電晶體並聯； 其中，該第一開關的該P型金氧半場效電晶體的閘極、該第二開關的該P型金氧半場效電晶體的閘極、該第三開關的該P型金氧半場效電晶體的閘極及該第四開關的該P型金氧半場效電晶體的閘極，分別接收該第三訊號、該第四訊號、該第一訊號及該第二訊號； 其中，該第五開關的該P型金氧半場效電晶體的閘極接收由該第一訊號及該第二訊號聯集之一第六訊號( )，而該第六訊號為該第五訊號的反相訊號。
  4. 如申請專利範圍第2項或第3項所述之電荷泵電路，其中當該第一訊號為高電位而該第二訊號為低電位時，該第一開關與該第四開關導通而該第二開關、該第三開關與該第五開關不導通，藉以利用該第一電流提升該壓控電壓端之壓控電壓。
  5. 如申請專利範圍第2項或第3項所述之電荷泵電路，其中當該第一訊號為低電位而該第二訊號為高電位時，該第二開關與該第三開關導通而該第一開關、該第四開關與該第五開關不導通，藉以利用該第二電流降低該壓控電壓端之壓控電壓。
  6. 如申請專利範圍第2項或第3項所述之電荷泵電路，其中當該第一訊號與該第二訊號均為低電位時，該第三開關、該第四開關與該第五開關導通而該第一開關與該第二開關不導通。
  7. 如申請專利範圍第3項所述之電荷泵電路，其中該第五開關之該N型金氧半場效電晶體與該P型金氧半場效電晶體之通道長度小於該第三開關與該第四開關之該N型金氧半場效電晶體與該P型金氧半場效電晶體之通道長度，其中該第三開關與該第四開關之該N型金氧半場效電晶體與該P型金氧半場效電晶體之通道長度相等。
  8. 如申請專利範圍第7項所述之電荷泵電路，其中該第三開關具有一第三等效電阻、該第四開關具有一第四等效電阻，而該第五開關具有一第五等效電阻，因該第五等效電阻小於該第三等效電阻與該第四等效電阻之和，使該第五開關導通而實質上旁路(bypass)該上電流源及該下電流源，進而使得該第一節點的電壓與該第二節點的電壓實質相同，進一步降低該第一開關、該第二開關、該第三開關、該第四開關之漏電流影響該壓控電壓端之壓控電壓。
  9. 一種鎖相迴路系統，其包含： 一壓控振盪器，該壓控振盪器的輸入側為一壓控電壓端，該壓控振盪器的輸出側為一輸出端，以輸出一輸出訊號； 一濾波器，一側連接該壓控電壓端與該壓控振盪器，而另一側接地； 一除頻器，連結該輸出端接收該輸出訊號，並將該輸出訊號除頻以產生一除頻訊號； 一相位頻率檢測器，連接一輸入端並接收一參考頻率訊號，並連接該除頻器並接收該除頻訊號，透過比較該參考頻率訊號與該除頻訊號的相位及頻率，以輸出一誤差訊號；以及 一如申請專利範圍第1項至第8項任一項所述之電荷泵電路，連接該相位頻率檢測器並接收該誤差訊號，透過該誤差訊號藉以提升或降低該壓控電壓端之壓控電壓。
  10. 如申請專利範圍第9項所述之鎖相迴路系統，其中該電荷泵電路利用該第一電流或該第二電流提升或降低該壓控電壓端之壓控電壓，進一步使該壓控振盪器提升或降低該輸出訊號的頻率； 其中，當該參考頻率訊號與該除頻訊號的相位及頻率一致時，該相位頻率檢測器輸出該誤差訊號，使該第五開關導通而實質上旁路(bypass)該上電流源及該下電流源，以進一步降低該電荷泵之洩漏電流對該壓控電壓端之壓控電壓的影響。
TW107106432A 2018-02-26 2018-02-26 電荷泵電路及鎖相迴路系統 TWI641229B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107106432A TWI641229B (zh) 2018-02-26 2018-02-26 電荷泵電路及鎖相迴路系統
US16/116,078 US10277122B1 (en) 2018-02-26 2018-08-29 Charge pump circuit and phase locked loop system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107106432A TWI641229B (zh) 2018-02-26 2018-02-26 電荷泵電路及鎖相迴路系統

Publications (2)

Publication Number Publication Date
TWI641229B true TWI641229B (zh) 2018-11-11
TW201937859A TW201937859A (zh) 2019-09-16

Family

ID=65034131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106432A TWI641229B (zh) 2018-02-26 2018-02-26 電荷泵電路及鎖相迴路系統

Country Status (2)

Country Link
US (1) US10277122B1 (zh)
TW (1) TWI641229B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968146A (zh) * 2019-12-12 2020-04-07 深圳星河半导体技术有限公司 一种用于锁相回路的电荷帮浦电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774731B2 (en) * 1999-04-21 2004-08-10 Stmicroelectronics S.R.L. Method and circuit for minimizing glitches in phase-locked loops
TWI337809B (en) * 2005-12-01 2011-02-21 Realtek Semiconductor Corp Switch-capacitor loop filter for phase lock loops
TWI357214B (en) * 2008-07-01 2012-01-21 Univ Nat Taiwan Phase locked loop (pll) with leakage current calib
US8213560B2 (en) * 2008-03-31 2012-07-03 Sony Corporation PLL circuit
US8253499B2 (en) * 2010-12-02 2012-08-28 Industrial Technology Research Institute Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
US8461910B2 (en) * 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385265B1 (en) * 1998-08-04 2002-05-07 Cypress Semiconductor Corp. Differential charge pump
US6472915B1 (en) * 2001-09-19 2002-10-29 Cypress Semiconductor Corp. Method for charge pump tri-state and power down/up sequence without disturbing the output filter
US6825730B1 (en) * 2003-03-31 2004-11-30 Applied Micro Circuits Corporation High-performance low-noise charge-pump for voltage controlled oscillator applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774731B2 (en) * 1999-04-21 2004-08-10 Stmicroelectronics S.R.L. Method and circuit for minimizing glitches in phase-locked loops
TWI337809B (en) * 2005-12-01 2011-02-21 Realtek Semiconductor Corp Switch-capacitor loop filter for phase lock loops
US8213560B2 (en) * 2008-03-31 2012-07-03 Sony Corporation PLL circuit
TWI357214B (en) * 2008-07-01 2012-01-21 Univ Nat Taiwan Phase locked loop (pll) with leakage current calib
US8253499B2 (en) * 2010-12-02 2012-08-28 Industrial Technology Research Institute Charge pump and phase detection apparatus, phase-locked loop and delay-locked loop using the same
US8461910B2 (en) * 2011-02-24 2013-06-11 Rf Micro Devices, Inc. High efficiency negative regulated charge-pump

Also Published As

Publication number Publication date
US10277122B1 (en) 2019-04-30
TW201937859A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
JP5139536B2 (ja) 高速スイッチング低ノイズチャージポンプ
US8120408B1 (en) Voltage controlled oscillator delay cell and method
US6414557B1 (en) High noise rejection voltage-controlled ring oscillator architecture
US7271619B2 (en) Charge pump circuit reducing noise and charge error and PLL circuit using the same
US8258836B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
US9197222B2 (en) Method and apparatus of a resonant oscillator separately driving two independent functions
US6271730B1 (en) Voltage-controlled oscillator including current control element
US10686454B2 (en) Clock generator circuit and clock generating method
US6501317B2 (en) High speed, low-power CMOS circuit with constant output swing and variable time delay for a voltage controlled oscillator
Nanda et al. A new transmission gate cascode current mirror charge pump for fast locking low noise PLL
JP4025043B2 (ja) 半導体集積回路
TWI641229B (zh) 電荷泵電路及鎖相迴路系統
US6943633B2 (en) Widely tunable ring oscillator utilizing active negative capacitance
US8022740B2 (en) Fast-response phase-locked loop charge-pump driven by low voltage input
US4383224A (en) NMOS Crystal oscillator
US7271645B2 (en) Smart charge-pump circuit for phase-locked loops
CN105827237B (zh) 延时电路和压控振荡器
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
TWI637601B (zh) 頻帶選擇時脈資料回復電路以及相關方法
US6384638B1 (en) Differential charge pump for providing a low charge pump current
US20130169373A1 (en) Method and Apparatus of Capacitively Coupling an Adjustable Capacitive Circuit in a VCO
US20090108889A1 (en) Precision Integrated Phase Lock Loop Circuit Loop Filter
TWI222270B (en) On-chip high-pass filter with large time constant
KR20110109394A (ko) 전압 제어 발진기