JP2001326574A - 位相同期回路およびクロック発生回路 - Google Patents
位相同期回路およびクロック発生回路Info
- Publication number
- JP2001326574A JP2001326574A JP2000148580A JP2000148580A JP2001326574A JP 2001326574 A JP2001326574 A JP 2001326574A JP 2000148580 A JP2000148580 A JP 2000148580A JP 2000148580 A JP2000148580 A JP 2000148580A JP 2001326574 A JP2001326574 A JP 2001326574A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- phase
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ＩＣ回路を構成する抵抗素子のように精度が低
い場合でも安定を保つことができる位相同期回路および
クロック発生回路を提供する。 【解決手段】本装置は位相比較器１、バイアス電流供給
回路２、チャージポンプ３、ループフィルタ４、電圧電
流変換器５、電流制御発振器６および分周器７により構
成される。位相比較器１は、基準信号ｆｒｅｆと分周器
７の出力ｆｏｓｃの位相差を検出し、ＵＰ，ＤＮ信号と
して次段のチャージポンプ３を駆動する。チャージポン
プ３の充放電電流はバイアス電流供給回路２により決定
される。チャージポンプ３の出力は、ループフィルタ４
により平滑化された電圧として、電圧電流変換器５に入
り、電流出力に変換され、電流制御発振器６を駆動す
る。電流ミラー回路を主体とするバイアス電流供給回路
２および電圧電流変換器５により、抵抗１７および抵抗
１２を含む装置の安定性が確保される。
い場合でも安定を保つことができる位相同期回路および
クロック発生回路を提供する。 【解決手段】本装置は位相比較器１、バイアス電流供給
回路２、チャージポンプ３、ループフィルタ４、電圧電
流変換器５、電流制御発振器６および分周器７により構
成される。位相比較器１は、基準信号ｆｒｅｆと分周器
７の出力ｆｏｓｃの位相差を検出し、ＵＰ，ＤＮ信号と
して次段のチャージポンプ３を駆動する。チャージポン
プ３の充放電電流はバイアス電流供給回路２により決定
される。チャージポンプ３の出力は、ループフィルタ４
により平滑化された電圧として、電圧電流変換器５に入
り、電流出力に変換され、電流制御発振器６を駆動す
る。電流ミラー回路を主体とするバイアス電流供給回路
２および電圧電流変換器５により、抵抗１７および抵抗
１２を含む装置の安定性が確保される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体上に構成する
回路のように抵抗素子の絶対値精度が低い場合において
も、安定性を保持することができる位相同期回路および
それを用いたクロック発生回路に関する。
回路のように抵抗素子の絶対値精度が低い場合において
も、安定性を保持することができる位相同期回路および
それを用いたクロック発生回路に関する。
【０００２】
【従来の技術】クロック同期、クロック逓倍などを行な
う位相同期回路は、ロジックＬＳＩ内部の高速クロック
の生成や、ＬＳＩ外部に接続されたＲＡＭモジュールと
の位相調整などの目的で使用されている。特に、チャー
ジポンプ方式の位相同期回路は、定常位相誤差が小さ
く、広いキャプチャレンジを持つためマイクロプロセッ
サなどの用途に適しており幅広く用いられている。この
ような構成の位相同期回路についてはI. Young著「A
PLL Clock Generator with 5to110 MHz ofLock
Range for Microprocessor」（IEEE Journal of s
olid-state circuits, vol.SC-27, pp.1599-1607,
November 1992）などに詳しく述べられている。
う位相同期回路は、ロジックＬＳＩ内部の高速クロック
の生成や、ＬＳＩ外部に接続されたＲＡＭモジュールと
の位相調整などの目的で使用されている。特に、チャー
ジポンプ方式の位相同期回路は、定常位相誤差が小さ
く、広いキャプチャレンジを持つためマイクロプロセッ
サなどの用途に適しており幅広く用いられている。この
ような構成の位相同期回路についてはI. Young著「A
PLL Clock Generator with 5to110 MHz ofLock
Range for Microprocessor」（IEEE Journal of s
olid-state circuits, vol.SC-27, pp.1599-1607,
November 1992）などに詳しく述べられている。
【０００３】まず、図６を用いて位相同期回路の動作に
ついて説明する。位相同期回路は、位相比較器１、バイ
アス電流供給回路２、チャージポンプ３、ループフィル
タ４、電圧電流変換器５、電流制御発振器６、および分
周器７から構成される。
ついて説明する。位相同期回路は、位相比較器１、バイ
アス電流供給回路２、チャージポンプ３、ループフィル
タ４、電圧電流変換器５、電流制御発振器６、および分
周器７から構成される。
【０００４】位相比較器１は、基準信号（ｆref）とフ
ィードバック信号（ｆosc）との位相差を検出して、位
相差に応じたパルス信号（ＵＰ，ＤＮ）を出力する。チ
ャージポンプ３は、位相比較器１の出力するパルス信号
（ＵＰ，ＤＮ）に応じてループフィルタ４の容量５７
（容量値Ｃ）を充放電する。このときの充放電電流は、
バイアス電流供給回路２により決定される。ループフィ
ルタ４はチャージポンプ３の出力する信号を平滑化し、
電圧電流変換器５の制御電圧信号を出力する。電圧電流
変換器５はループフィルタ４の出力する制御電圧信号を
電流信号に変換し、電流制御発振器６の発振周波数を制
御する。
ィードバック信号（ｆosc）との位相差を検出して、位
相差に応じたパルス信号（ＵＰ，ＤＮ）を出力する。チ
ャージポンプ３は、位相比較器１の出力するパルス信号
（ＵＰ，ＤＮ）に応じてループフィルタ４の容量５７
（容量値Ｃ）を充放電する。このときの充放電電流は、
バイアス電流供給回路２により決定される。ループフィ
ルタ４はチャージポンプ３の出力する信号を平滑化し、
電圧電流変換器５の制御電圧信号を出力する。電圧電流
変換器５はループフィルタ４の出力する制御電圧信号を
電流信号に変換し、電流制御発振器６の発振周波数を制
御する。
【０００５】最後に、電流制御発振器６の出力と位相比
較器１の一方の入力との間に分周器７を設けフィードバ
ックループが構成される。ここで、分周器７の分周数Ｎ
には任意の正の整数を選択することができ、電流制御発
振器６より出力される信号（ｆvco）の周波数は基準信
号のＮ倍となる。
較器１の一方の入力との間に分周器７を設けフィードバ
ックループが構成される。ここで、分周器７の分周数Ｎ
には任意の正の整数を選択することができ、電流制御発
振器６より出力される信号（ｆvco）の周波数は基準信
号のＮ倍となる。
【０００６】このようなフィードバック構成を取ること
により、ループフィルタ４は周波数軸上に極、零点を生
成する。したがって、位相同期回路を設計する際、安定
な収束をするよう各種定数を設定する必要がある。ま
た、半導体製造時のプロセス変動や温度変化による素子
変動により安定性が変化するため、変動を考慮したうえ
で安定性が保持できる設計が必要である。しかし、受動
素子、能動素子の変動が大きくなった場合、位相同期回
路を構成する要素の変動範囲が大きくなり、安定性の保
持は困難になる。
により、ループフィルタ４は周波数軸上に極、零点を生
成する。したがって、位相同期回路を設計する際、安定
な収束をするよう各種定数を設定する必要がある。ま
た、半導体製造時のプロセス変動や温度変化による素子
変動により安定性が変化するため、変動を考慮したうえ
で安定性が保持できる設計が必要である。しかし、受動
素子、能動素子の変動が大きくなった場合、位相同期回
路を構成する要素の変動範囲が大きくなり、安定性の保
持は困難になる。
【０００７】そこで、位相同期回路の構成要素が素子変
動に対する依存性を互いに打ち消す技術が必要になる。
以下に「A Wide-Bandwidth Low-Voltage PLL for
PowerPc（TM）Microprocessors」（IEEE Journal of
Solid-State Circuits, Vol.30, No.4, pp383-39
1,April 1995）を例にして、位相同期回路安定性の素
子変動に対する依存性を打ち消す従来技術について説明
する。
動に対する依存性を互いに打ち消す技術が必要になる。
以下に「A Wide-Bandwidth Low-Voltage PLL for
PowerPc（TM）Microprocessors」（IEEE Journal of
Solid-State Circuits, Vol.30, No.4, pp383-39
1,April 1995）を例にして、位相同期回路安定性の素
子変動に対する依存性を打ち消す従来技術について説明
する。
【０００８】図７に位相同期回路の線形モデルを示す。
線形モデルは位相同期回路を、（位相比較器＋チャージ
ポンプ）２４、（ループフィルタ）２５、（電圧電流変
換器＋電流制御発振器）２６、（分周器）２７のブロッ
クに分割し、それぞれのブロックの伝達関数により表す
ことができる。ここで、Ｉcpはチャージポンプ電流、Ｋ
vcoは電圧電流変換器５と電流制御発振器６により構成
される電圧制御発振器の電圧周波数変換利得である。ま
た、φREFは基準信号の位相、φOSCはフィードバック信
号の位相である。線形モデルより開ループ伝達関数は数
１、零点の位置Ｚ1は数２で与えられる。
線形モデルは位相同期回路を、（位相比較器＋チャージ
ポンプ）２４、（ループフィルタ）２５、（電圧電流変
換器＋電流制御発振器）２６、（分周器）２７のブロッ
クに分割し、それぞれのブロックの伝達関数により表す
ことができる。ここで、Ｉcpはチャージポンプ電流、Ｋ
vcoは電圧電流変換器５と電流制御発振器６により構成
される電圧制御発振器の電圧周波数変換利得である。ま
た、φREFは基準信号の位相、φOSCはフィードバック信
号の位相である。線形モデルより開ループ伝達関数は数
１、零点の位置Ｚ1は数２で与えられる。
【０００９】
【数１】
【００１０】
【数２】
【００１１】また、数１、数２より、ボード線図は図８
のようになる。位相同期回路が安定な収束をするために
は、ゲイン曲線が０ｄＢとなる点（ループ帯域ωｕ）よ
りも低い位置に零点が存在し、かつループ帯域ωｕにお
ける位相と１８０°との差（以下、位相余裕とする）が
十分大きくなる必要がある。
のようになる。位相同期回路が安定な収束をするために
は、ゲイン曲線が０ｄＢとなる点（ループ帯域ωｕ）よ
りも低い位置に零点が存在し、かつループ帯域ωｕにお
ける位相と１８０°との差（以下、位相余裕とする）が
十分大きくなる必要がある。
【００１２】つぎに、上述した開ループ伝達関数におい
て、温度変化による素子変動が生じた場合を考える。電
圧制御発振器は高温時において、常温時に対し電圧制御
発振器の電圧周波数変換利得が減少する。したがって、
位相曲線は変化しないのに対し、ループゲインが減少す
るため位相余裕が降下する。
て、温度変化による素子変動が生じた場合を考える。電
圧制御発振器は高温時において、常温時に対し電圧制御
発振器の電圧周波数変換利得が減少する。したがって、
位相曲線は変化しないのに対し、ループゲインが減少す
るため位相余裕が降下する。
【００１３】そこで高温時のループゲインを補うため、
図９のバイアス電流供給回路を適用している。このバイ
アス電流供給回路は、トランジスタ４４，４５により構
成されるカレントミラー回路が電流Ｉ３，Ｉ４を等しく
し、トランジスタ４２，４３とダイオード４８，４９に
より数３で与えられるバイアス電流を発生する。
図９のバイアス電流供給回路を適用している。このバイ
アス電流供給回路は、トランジスタ４４，４５により構
成されるカレントミラー回路が電流Ｉ３，Ｉ４を等しく
し、トランジスタ４２，４３とダイオード４８，４９に
より数３で与えられるバイアス電流を発生する。
【００１４】
【数３】
【００１５】ここで、Ａ（４８），Ａ（４９）は、それ
ぞれダイオード４８，４９のサイズであり、Ｗ（４
２），Ｗ（４３），Ｌ（４２），Ｌ（４３）はそれぞれ
トランジスタ４２，４３のゲート幅およびゲート長であ
る。また、βはＮＭＯＳトランジスタのコンダクタンス
係数であり、ｋはボルツマン定数、ｑは電子電荷、Ｔは
温度である。
ぞれダイオード４８，４９のサイズであり、Ｗ（４
２），Ｗ（４３），Ｌ（４２），Ｌ（４３）はそれぞれ
トランジスタ４２，４３のゲート幅およびゲート長であ
る。また、βはＮＭＯＳトランジスタのコンダクタンス
係数であり、ｋはボルツマン定数、ｑは電子電荷、Ｔは
温度である。
【００１６】上記バイアス電流はトランジスタ４５と４
６により構成されるカレントミラー回路によりトランジ
スタ４７に伝達され、Ｖｂｐ，Ｖｂｎ端子とチャージポ
ンプを接続することによりチャージポンプ電流を決定す
る。
６により構成されるカレントミラー回路によりトランジ
スタ４７に伝達され、Ｖｂｐ，Ｖｂｎ端子とチャージポ
ンプを接続することによりチャージポンプ電流を決定す
る。
【００１７】数３より、バイアス電流が正の温度特性を
有するため、チャージポンプ電流も同様に正の温度特性
を有する。したがって、（位相比較器＋チャージポン
プ）２４の温度特性も正となり、高温時の電圧制御発振
器利得の減少を打ち消してループゲインの降下による、
位相余裕の劣化を防止することができる。
有するため、チャージポンプ電流も同様に正の温度特性
を有する。したがって、（位相比較器＋チャージポン
プ）２４の温度特性も正となり、高温時の電圧制御発振
器利得の減少を打ち消してループゲインの降下による、
位相余裕の劣化を防止することができる。
【００１８】
【発明が解決しようとする課題】上述した従来技術で
は、温度変化に対する位相余裕劣化を抑えることが可能
であるが、ループフィルタには抵抗を用いており、温度
やプロセスの変動により抵抗値が変動した場合における
位相余裕の劣化に関しては考慮されていなかった。
は、温度変化に対する位相余裕劣化を抑えることが可能
であるが、ループフィルタには抵抗を用いており、温度
やプロセスの変動により抵抗値が変動した場合における
位相余裕の劣化に関しては考慮されていなかった。
【００１９】本発明は、温度やプロセスの変動による抵
抗値の変動に対しても一定の位相余裕を保ち、かつトラ
ンジスタ特性の変動に対する位相余裕の変動を抑えるこ
とができる位相同期回路の提供を目的としてなされたも
のである。
抗値の変動に対しても一定の位相余裕を保ち、かつトラ
ンジスタ特性の変動に対する位相余裕の変動を抑えるこ
とができる位相同期回路の提供を目的としてなされたも
のである。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、本発明では抵抗値の変動に対する位相同期回路のゲ
イン曲線と位相曲線の変動を等しくするものであり、そ
の手法として互いの抵抗値の変動に対する依存性を打ち
消し合うことができるバイアス電流供給回路と電圧電流
変換回路を適用するものである。
め、本発明では抵抗値の変動に対する位相同期回路のゲ
イン曲線と位相曲線の変動を等しくするものであり、そ
の手法として互いの抵抗値の変動に対する依存性を打ち
消し合うことができるバイアス電流供給回路と電圧電流
変換回路を適用するものである。
【００２１】本発明の位相同期回路およびクロック発生
回路は、より具体的かつ代表的には以下のように構成さ
れる。
回路は、より具体的かつ代表的には以下のように構成さ
れる。
【００２２】（１）位相比較器とチャージポンプとルー
プフィルタと電圧制御発振器と分周器により構成され、
基準信号と分周器の出力信号を位相比較器において検出
し、位相差信号をチャージポンプとループフィルタを通
して電圧制御発振器に入力することにより発振周波数が
制御される位相同期回路を、チャージポンプの電流が抵
抗値の２乗に反比例するバイアス回路と、極および零点
の位置が抵抗値に反比例するループフィルタにより構成
したことを特徴とする位相同期回路。
プフィルタと電圧制御発振器と分周器により構成され、
基準信号と分周器の出力信号を位相比較器において検出
し、位相差信号をチャージポンプとループフィルタを通
して電圧制御発振器に入力することにより発振周波数が
制御される位相同期回路を、チャージポンプの電流が抵
抗値の２乗に反比例するバイアス回路と、極および零点
の位置が抵抗値に反比例するループフィルタにより構成
したことを特徴とする位相同期回路。
【００２３】（２）位相比較器とチャージポンプとルー
プフィルタと電圧制御発振器と分周器により構成され、
基準信号と分周器の出力信号を位相比較器において検出
し、位相差信号をチャージポンプとループフィルタを通
して電圧制御発振器に入力することにより発振周波数が
制御される位相同期回路を、チャージポンプの電流が抵
抗値に反比例するバイアス回路と、極および零点の位置
が抵抗値に反比例するループフィルタと、電圧制御発振
器の電圧−周波数変換利得が抵抗値に反比例する電圧電
流変換器により構成したことを特徴とする位相同期回
路。
プフィルタと電圧制御発振器と分周器により構成され、
基準信号と分周器の出力信号を位相比較器において検出
し、位相差信号をチャージポンプとループフィルタを通
して電圧制御発振器に入力することにより発振周波数が
制御される位相同期回路を、チャージポンプの電流が抵
抗値に反比例するバイアス回路と、極および零点の位置
が抵抗値に反比例するループフィルタと、電圧制御発振
器の電圧−周波数変換利得が抵抗値に反比例する電圧電
流変換器により構成したことを特徴とする位相同期回
路。
【００２４】（３）上記（１）において、チャージポン
プ電流を決定するバイアス回路が第１から第４の４つの
トランジスタと１つの抵抗により構成され、抵抗が第１
のトランジスタのソース端子とグランドとの間に接続さ
れ、第１のトランジスタのゲート端子が第２のトランジ
スタのゲート端子およびドレイン端子に接続され、第２
のトランジスタのソース端子がグランドに接続され、さ
らに、第３および第４のトランジスタから構成されるカ
レントミラー回路を上記第１および第２のトランジスタ
と正電源の間に挿入することにより、上記バイアス回路
の電流が抵抗の２乗に反比例することを特徴とした位相
同期回路。
プ電流を決定するバイアス回路が第１から第４の４つの
トランジスタと１つの抵抗により構成され、抵抗が第１
のトランジスタのソース端子とグランドとの間に接続さ
れ、第１のトランジスタのゲート端子が第２のトランジ
スタのゲート端子およびドレイン端子に接続され、第２
のトランジスタのソース端子がグランドに接続され、さ
らに、第３および第４のトランジスタから構成されるカ
レントミラー回路を上記第１および第２のトランジスタ
と正電源の間に挿入することにより、上記バイアス回路
の電流が抵抗の２乗に反比例することを特徴とした位相
同期回路。
【００２５】（４）上記（１）において、電圧制御発振
器が電圧電流変換器と電流制御発振器により構成され、
電圧電流変換器が少なくとも１つ以上のトランジスタに
より構成され、同トランジスタのゲート端子をループフ
ィルタの出力に、また、ソース端子をグランドに接続す
ることにより上記ループフィルタの出力を電流信号に変
換し、さらに同電流信号が電流制御発振器に入力される
ことを特徴とする位相同期回路。
器が電圧電流変換器と電流制御発振器により構成され、
電圧電流変換器が少なくとも１つ以上のトランジスタに
より構成され、同トランジスタのゲート端子をループフ
ィルタの出力に、また、ソース端子をグランドに接続す
ることにより上記ループフィルタの出力を電流信号に変
換し、さらに同電流信号が電流制御発振器に入力される
ことを特徴とする位相同期回路。
【００２６】（５）上記（２）において、チャージポン
プ電流を決定するバイアス回路が、１つの抵抗と第１か
ら第４の４つのトランジスタにより構成され、第１のト
ランジスタのソース端子をグランドに接続し、第１のト
ランジスタのゲート端子とグランドの間に抵抗を挿入
し、第２のトランジスタのソース端子と第１のトランジ
スタのゲート端子を接続し、第２のトランジスタのゲー
ト端子と第１のトランジスタのドレイン端子に接続し、
さらに第１および第２のトランジスタと正電源との間に
第３および第４のトランジスタにより構成されるカレン
トミラー回路を挿入し、上記カレントミラー回路により
抵抗および第２のトランジスタのドレインを通過する電
流を第１のトランジスタのドレインに折り返すことによ
り、第１から第４のトランジスタと抵抗に流れる電流が
抵抗値に反比例することを特徴とする位相同期回路。
プ電流を決定するバイアス回路が、１つの抵抗と第１か
ら第４の４つのトランジスタにより構成され、第１のト
ランジスタのソース端子をグランドに接続し、第１のト
ランジスタのゲート端子とグランドの間に抵抗を挿入
し、第２のトランジスタのソース端子と第１のトランジ
スタのゲート端子を接続し、第２のトランジスタのゲー
ト端子と第１のトランジスタのドレイン端子に接続し、
さらに第１および第２のトランジスタと正電源との間に
第３および第４のトランジスタにより構成されるカレン
トミラー回路を挿入し、上記カレントミラー回路により
抵抗および第２のトランジスタのドレインを通過する電
流を第１のトランジスタのドレインに折り返すことによ
り、第１から第４のトランジスタと抵抗に流れる電流が
抵抗値に反比例することを特徴とする位相同期回路。
【００２７】（６）上記（２）において、電圧制御発振
器が電圧電流変換器と電流制御発振器により構成され、
さらに、電圧電流変換器が少なくとも１つ以上のトラン
ジスタと抵抗により構成され、同トランジスタのゲート
端子をループフィルタの出力に接続し、また、ソース端
子とグランドの間に抵抗を挿入し、抵抗に反比例した電
圧電流変換を行なうことにより、電圧制御発振器の電圧
−周波数変換利得が抵抗に反比例することを特徴とする
位相同期回路。
器が電圧電流変換器と電流制御発振器により構成され、
さらに、電圧電流変換器が少なくとも１つ以上のトラン
ジスタと抵抗により構成され、同トランジスタのゲート
端子をループフィルタの出力に接続し、また、ソース端
子とグランドの間に抵抗を挿入し、抵抗に反比例した電
圧電流変換を行なうことにより、電圧制御発振器の電圧
−周波数変換利得が抵抗に反比例することを特徴とする
位相同期回路。
【００２８】（７）クロック信号により動作する集積回
路に対し、上記集積回路の外部より供給される基準信号
の周波数を定数倍して同半導体内部に供給するクロック
発生回路が、上記（１）から（６）のいずれか記載の位
相同期回路により構成されることを特徴とするクロック
発生回路。
路に対し、上記集積回路の外部より供給される基準信号
の周波数を定数倍して同半導体内部に供給するクロック
発生回路が、上記（１）から（６）のいずれか記載の位
相同期回路により構成されることを特徴とするクロック
発生回路。
【００２９】（８）データ送信を行なう第１の集積回路
と、第１の集積回路とは別の基板上に構成されデータ受
信を行なう第２の集積回路とのデータ送受信に時におい
て、第１の集積回路の内部クロックと第２の集積回路の
内部クロックの位相を合わせる位相調整回路が上記
（１）から（６）のいずれか記載の位相同期回路により
構成されることを特徴とした位相調整回路。
と、第１の集積回路とは別の基板上に構成されデータ受
信を行なう第２の集積回路とのデータ送受信に時におい
て、第１の集積回路の内部クロックと第２の集積回路の
内部クロックの位相を合わせる位相調整回路が上記
（１）から（６）のいずれか記載の位相同期回路により
構成されることを特徴とした位相調整回路。
【００３０】
【発明の実施の形態】図１は本発明による第１の実施例
の位相同期回路を示した図である。位相同期回路は位相
比較器１、第１のバイアス電流供給回路２、チャージポ
ンプ３、ループフィルタ４、第１の電圧電流変換器５、
電流制御発振器６および分周器７により構成される。
の位相同期回路を示した図である。位相同期回路は位相
比較器１、第１のバイアス電流供給回路２、チャージポ
ンプ３、ループフィルタ４、第１の電圧電流変換器５、
電流制御発振器６および分周器７により構成される。
【００３１】位相比較器１は、基準信号（ｆref）と分
周器７の出力（ｆosc）の位相差を検出し、位相差に応
じたＵＰ，ＤＮ信号をチャージポンプ２に出力する。チ
ャージポンプ３は位相比較器１の出力信号に応じて、ル
ープフィルタ４の容量から電荷を充放電する。このとき
チャージポンプ３の充放電電流はバイアス電流供給回路
２により決定される。ループフィルタ４はチャージポン
プ３の出力信号を平滑化し、電圧電流変換器５に電圧信
号を出力する。
周器７の出力（ｆosc）の位相差を検出し、位相差に応
じたＵＰ，ＤＮ信号をチャージポンプ２に出力する。チ
ャージポンプ３は位相比較器１の出力信号に応じて、ル
ープフィルタ４の容量から電荷を充放電する。このとき
チャージポンプ３の充放電電流はバイアス電流供給回路
２により決定される。ループフィルタ４はチャージポン
プ３の出力信号を平滑化し、電圧電流変換器５に電圧信
号を出力する。
【００３２】電圧電流変換器５はループフィルタ４の出
力信号を電流に変換し、電流制御発振器６の周波数（ｆ
vco）を調整する。その出力は分周器７によりＮ分周さ
れ、位相比較１に帰還される。このような帰還構成をと
ることにより、電圧制御発振器４の出力は基準信号のＮ
倍の周波数となる。
力信号を電流に変換し、電流制御発振器６の周波数（ｆ
vco）を調整する。その出力は分周器７によりＮ分周さ
れ、位相比較１に帰還される。このような帰還構成をと
ることにより、電圧制御発振器４の出力は基準信号のＮ
倍の周波数となる。
【００３３】つぎに、位相同期回路を構成する個別構成
要素について説明する。位相比較器１は２つの信号の位
相差を検出し、位相差に応じた幅のＵＰ，ＤＮ信号をチ
ャージポンプ３に出力する。このＵＰ，ＤＮ信号のパル
ス幅の差は位相差をパルス変調した信号となる。
要素について説明する。位相比較器１は２つの信号の位
相差を検出し、位相差に応じた幅のＵＰ，ＤＮ信号をチ
ャージポンプ３に出力する。このＵＰ，ＤＮ信号のパル
ス幅の差は位相差をパルス変調した信号となる。
【００３４】バイアス電流供給回路２は４つのトランジ
スタ（８，９，１０，１１）および抵抗１２（抵抗値Ｒ
１）により構成される。このような構成のバイアス電流
供給回路については、「CMOS Analog Integrated Ci
rcuits Based on Weak Inversion Operation」（I
EEE Journal of Solid-State Circuits,Vol.SC-12,
No.3,pp224-231,June 1977）などに記載されている。
スタ（８，９，１０，１１）および抵抗１２（抵抗値Ｒ
１）により構成される。このような構成のバイアス電流
供給回路については、「CMOS Analog Integrated Ci
rcuits Based on Weak Inversion Operation」（I
EEE Journal of Solid-State Circuits,Vol.SC-12,
No.3,pp224-231,June 1977）などに記載されている。
【００３５】電流Ｉ１，Ｉ２は２つのトランジスタ８、
９により構成されるカレントミラー回路により等しくな
り、その電流値は２つのトランジスタ１０、１１のサイ
ズの比と、ＮＭＯＳトランジスタのコンダクタンス係数
βと、抵抗１２の値Ｒ１により決定される。具体的に
は、トランジスタ１０に対しトランジスタ１１のサイズ
をＫ倍に設定すると数４となり、抵抗１２の２乗に反比
例した電流となる。
９により構成されるカレントミラー回路により等しくな
り、その電流値は２つのトランジスタ１０、１１のサイ
ズの比と、ＮＭＯＳトランジスタのコンダクタンス係数
βと、抵抗１２の値Ｒ１により決定される。具体的に
は、トランジスタ１０に対しトランジスタ１１のサイズ
をＫ倍に設定すると数４となり、抵抗１２の２乗に反比
例した電流となる。
【００３６】
【数４】
【００３７】この電流Ｉ１，Ｉ２は、トランジスタ９，
１０とチャージポンプ３の電流源トランジスタ１３，１
４の間に形成されるカレントミラー回路によりチャージ
ポンプ２に伝達され、チャージポンプ２の電流値を決定
する。
１０とチャージポンプ３の電流源トランジスタ１３，１
４の間に形成されるカレントミラー回路によりチャージ
ポンプ２に伝達され、チャージポンプ２の電流値を決定
する。
【００３８】チャージポンプ３は電流源トランジスタ１
３，１４とスイッチトランジスタ１５，１６により構成
される。スイッチトランジスタ１５，１６のゲート端子
（ＵＰ，ＤＮ）は位相比較器１より出力された信号に駆
動され、ＵＰ，ＤＮ信号に応じてスイッチオン・オフを
繰り返す。これにより、ループフィルタ４の容量から電
流源トランジスタ１３，１４の出力する電流値およびス
イッチのオン時間に応じた電荷を充放電する。
３，１４とスイッチトランジスタ１５，１６により構成
される。スイッチトランジスタ１５，１６のゲート端子
（ＵＰ，ＤＮ）は位相比較器１より出力された信号に駆
動され、ＵＰ，ＤＮ信号に応じてスイッチオン・オフを
繰り返す。これにより、ループフィルタ４の容量から電
流源トランジスタ１３，１４の出力する電流値およびス
イッチのオン時間に応じた電荷を充放電する。
【００３９】ループフィルタ４は抵抗１７（抵抗値Ｒ
ｓ）、容量１８（容量値Ｃｓ），容量１９（容量値Ｃ
ｐ）により構成される。ループフィルタ４ではチャージ
ポンプ３により容量１８，１９の電荷が充放電され、そ
れに応じた電圧信号Ｖlpfを電圧電流変換器５に出力す
る。このとき、Ｒｓ，Ｃｓ，Ｃｐの時定数に応じた極零
点が周波数軸上に生成される。
ｓ）、容量１８（容量値Ｃｓ），容量１９（容量値Ｃ
ｐ）により構成される。ループフィルタ４ではチャージ
ポンプ３により容量１８，１９の電荷が充放電され、そ
れに応じた電圧信号Ｖlpfを電圧電流変換器５に出力す
る。このとき、Ｒｓ，Ｃｓ，Ｃｐの時定数に応じた極零
点が周波数軸上に生成される。
【００４０】電圧電流変換回路５はトランジスタ２０，
２１，２２，２３により構成される。ループフィルタ４
から出力される電圧信号Ｖlpfはトランジスタ２０のゲ
ート端子に接続され、電流Ｉvicに変換される。Ｉvicは
Ｖlpfを用いて、数５で表すことができる。
２１，２２，２３により構成される。ループフィルタ４
から出力される電圧信号Ｖlpfはトランジスタ２０のゲ
ート端子に接続され、電流Ｉvicに変換される。Ｉvicは
Ｖlpfを用いて、数５で表すことができる。
【００４１】
【数５】
【００４２】ここで、Ｖthはトランジスタの閾値電圧で
ある。Ｉvicはトランジスタ２１と２２により構成され
るカレントミラー回路によりトランジスタ２３に折り返
され、端子Ｉｐおよび端子Ｉｎから電流制御発振器６に
伝達される。
ある。Ｉvicはトランジスタ２１と２２により構成され
るカレントミラー回路によりトランジスタ２３に折り返
され、端子Ｉｐおよび端子Ｉｎから電流制御発振器６に
伝達される。
【００４３】電流制御発振器６は電圧電流変換器５の電
流に応じた周波数で発振する。ここで適用する電流制御
発振器６の詳細については特開平１１−２９８３０２に
記載されている。
流に応じた周波数で発振する。ここで適用する電流制御
発振器６の詳細については特開平１１−２９８３０２に
記載されている。
【００４４】つぎに、図２の線形モデルを用いて位相同
期回路の位相余裕と抵抗値の関係について述べる。ここ
で、位相同期回路の構成要素をそれぞれ、（位相比較器
＋チャージポンプ）２４、ループフィルタ２５、（電圧
電流変換器＋電流制御発振器）２６、分周器２７に分割
している。また、φREFは基準信号の位相、φOSCはフィ
ードバック信号の位相である。同図から開ループ伝達関
数を求めると、数６となる。
期回路の位相余裕と抵抗値の関係について述べる。ここ
で、位相同期回路の構成要素をそれぞれ、（位相比較器
＋チャージポンプ）２４、ループフィルタ２５、（電圧
電流変換器＋電流制御発振器）２６、分周器２７に分割
している。また、φREFは基準信号の位相、φOSCはフィ
ードバック信号の位相である。同図から開ループ伝達関
数を求めると、数６となる。
【００４５】
【数６】
【００４６】ここで、Ｉcpはチャージポンプ電流、Ｋvc
oは電圧電流変換器５と電流制御発振器６により構成さ
れる電圧制御発振器の電圧電流変換利得である。
oは電圧電流変換器５と電流制御発振器６により構成さ
れる電圧制御発振器の電圧電流変換利得である。
【００４７】上述したように、位相同期回路は３つの極
と１つの零点を周波数軸上に有する。直流に存在する２
個つの極をＰ１，Ｐ２、その他の極をＰ３、零点をＺ１
とおくと、Ｐ３およびＺ１は開ループ伝達関数から、数
７および数８となる。
と１つの零点を周波数軸上に有する。直流に存在する２
個つの極をＰ１，Ｐ２、その他の極をＰ３、零点をＺ１
とおくと、Ｐ３およびＺ１は開ループ伝達関数から、数
７および数８となる。
【００４８】
【数７】
【００４９】
【数８】
【００５０】位相同期回路の安定性を確保するために
は、開ループ伝達関数の利得が１となる周波数（以下、
ループ帯域ωｕとする）よりも低い位置に零点Ｚ１が存
在し、ループ帯域ωｕよりも周波数が高い位置にＰ３が
存在し、さらに位相余裕が十分大きくなるようＰ３，Ｚ
１および各ブロックの伝達関数を設定する必要がある。
マイクロプロセッサ等の用途では、通常３０°から４０
°の位相余裕が確保できるよう設計される。
は、開ループ伝達関数の利得が１となる周波数（以下、
ループ帯域ωｕとする）よりも低い位置に零点Ｚ１が存
在し、ループ帯域ωｕよりも周波数が高い位置にＰ３が
存在し、さらに位相余裕が十分大きくなるようＰ３，Ｚ
１および各ブロックの伝達関数を設定する必要がある。
マイクロプロセッサ等の用途では、通常３０°から４０
°の位相余裕が確保できるよう設計される。
【００５１】抵抗値が変動した場合、バイアス電流供給
回路２の電流値は数４で示したように抵抗１２の２乗に
反比例して変化する。したがって、位相比較器１とチャ
ージポンプ３の伝達関数は抵抗１２の２乗に反比例して
変化する。また、極Ｐ３および零点Ｚ１の位置は抵抗１
７に反比例して変化する。さらに、電圧電流変換器５と
電流制御発振器６により構成される電圧制御発振器の電
圧−周波数変換利得は抵抗値に依存しない。
回路２の電流値は数４で示したように抵抗１２の２乗に
反比例して変化する。したがって、位相比較器１とチャ
ージポンプ３の伝達関数は抵抗１２の２乗に反比例して
変化する。また、極Ｐ３および零点Ｚ１の位置は抵抗１
７に反比例して変化する。さらに、電圧電流変換器５と
電流制御発振器６により構成される電圧制御発振器の電
圧−周波数変換利得は抵抗値に依存しない。
【００５２】集積回路上では素子間の相対的な精度が十
分高く、プロセス変動や温度変化に起因する抵抗１２，
１７の変化率が等しいため、抵抗値の変動に対するゲイ
ン曲線および位相曲線の変動は図３のようになる。ここ
で、図中の実線は抵抗値変動前、破線は抵抗値変動後を
示している。同図より、ゲイン曲線および位相曲線とも
に抵抗値に反比例して変動する。したがって、位相曲線
とループ帯域ωｕの位置関係は、温度やプロセス等の変
動により抵抗値が変動したとしても一定であり、位相余
裕は変化しない。
分高く、プロセス変動や温度変化に起因する抵抗１２，
１７の変化率が等しいため、抵抗値の変動に対するゲイ
ン曲線および位相曲線の変動は図３のようになる。ここ
で、図中の実線は抵抗値変動前、破線は抵抗値変動後を
示している。同図より、ゲイン曲線および位相曲線とも
に抵抗値に反比例して変動する。したがって、位相曲線
とループ帯域ωｕの位置関係は、温度やプロセス等の変
動により抵抗値が変動したとしても一定であり、位相余
裕は変化しない。
【００５３】上述した位相同期回路では、バイアス電流
供給回路２と、電圧電流変換回路５および電流制御発振
器６により構成される電圧制御発振器を適用したが、チ
ャージポンプ電流が抵抗の２乗に依存して変化し、電圧
制御発振器の電圧−周波数変換利得が抵抗に依存しない
回路構成であれば、どのような回路でも抵抗値の変動に
対し位相余裕を一定に保つことができる。
供給回路２と、電圧電流変換回路５および電流制御発振
器６により構成される電圧制御発振器を適用したが、チ
ャージポンプ電流が抵抗の２乗に依存して変化し、電圧
制御発振器の電圧−周波数変換利得が抵抗に依存しない
回路構成であれば、どのような回路でも抵抗値の変動に
対し位相余裕を一定に保つことができる。
【００５４】また、バイアス電流供給回路２と電圧電流
変換回路５を用いた場合、バイアス電流供給回路２の電
流はＮＭＯＳトランジスタのコンダクタンス係数βに反
比例し、電圧電流変換回路５の電流はβに正比例する。
したがって、トランジスタ特性の変動に対する位相余裕
の変動を、電流制御発振器６の電流周波数変換利得の変
動のみに抑えることが可能である。
変換回路５を用いた場合、バイアス電流供給回路２の電
流はＮＭＯＳトランジスタのコンダクタンス係数βに反
比例し、電圧電流変換回路５の電流はβに正比例する。
したがって、トランジスタ特性の変動に対する位相余裕
の変動を、電流制御発振器６の電流周波数変換利得の変
動のみに抑えることが可能である。
【００５５】つぎに、位相余裕の抵抗値変動に対する依
存性を打ち消すことができる位相同期回路の第２の実施
例として、図１のバイアス電流供給回路２と電圧電流変
換器５を、それぞれ、第２のバイアス電流供給回路（図
４）と第２の電圧電流変換回路（図５）に変更した構成
を挙げる。
存性を打ち消すことができる位相同期回路の第２の実施
例として、図１のバイアス電流供給回路２と電圧電流変
換器５を、それぞれ、第２のバイアス電流供給回路（図
４）と第２の電圧電流変換回路（図５）に変更した構成
を挙げる。
【００５６】図４のバイアス電流供給回路はトランジス
タ２９，３０，３１，３２，３３，３４と抵抗３５（抵
抗値Ｒ２）により構成される。トランジスタ３１，３２
はカレントミラー回路を構成し、トランジスタ２９，３
０および抵抗３５の電流が等しくなるよう動作する。ト
ランジスタ２９の電流はゲート・ソース間電位Ｖgs２９
で決定され、Ｖgs２９と抵抗値Ｒ２によりトランジスタ
３０の電流が決定される。その結果、バイアス電流供給
回路の電流は、数９となり、抵抗３５に反比例する。
タ２９，３０，３１，３２，３３，３４と抵抗３５（抵
抗値Ｒ２）により構成される。トランジスタ３１，３２
はカレントミラー回路を構成し、トランジスタ２９，３
０および抵抗３５の電流が等しくなるよう動作する。ト
ランジスタ２９の電流はゲート・ソース間電位Ｖgs２９
で決定され、Ｖgs２９と抵抗値Ｒ２によりトランジスタ
３０の電流が決定される。その結果、バイアス電流供給
回路の電流は、数９となり、抵抗３５に反比例する。
【００５７】
【数９】
【００５８】同電流はトランジスタ３２，３３からなる
カレントミラー回路によりトランジスタ３４に伝搬さ
れ、さらにＶbp，Ｖbn端子をチャージポンプ３の電流制
御トランジスタ１３，１４のゲート端子に接続すること
によりチャージポンプ電流を決定する。
カレントミラー回路によりトランジスタ３４に伝搬さ
れ、さらにＶbp，Ｖbn端子をチャージポンプ３の電流制
御トランジスタ１３，１４のゲート端子に接続すること
によりチャージポンプ電流を決定する。
【００５９】図５の電圧電流変換器はトランジスタ３
７，３８，３９，４０と抵抗４１（抵抗値Ｒ３）により
構成される。トランジスタ３７および抵抗４１に流れる
電流と、抵抗４１の両端の電位差と、トランジスタ３７
のゲート・ソース間電位に対しキルヒホッフの法則を適
用すると、トランジスタ３７の電流は、数１０で与えら
れる。ここで、数１１が成立するよう各パラメータを選
択している。
７，３８，３９，４０と抵抗４１（抵抗値Ｒ３）により
構成される。トランジスタ３７および抵抗４１に流れる
電流と、抵抗４１の両端の電位差と、トランジスタ３７
のゲート・ソース間電位に対しキルヒホッフの法則を適
用すると、トランジスタ３７の電流は、数１０で与えら
れる。ここで、数１１が成立するよう各パラメータを選
択している。
【００６０】
【数１０】
【００６１】
【数１１】
【００６２】したがって、電圧電流変換器３７の電圧−
電流変換利得は抵抗値に反比例し、電流制御発振器６と
組み合わせて構成した電圧制御発振器の電圧−周波数変
換利得も同様に抵抗値に反比例する。
電流変換利得は抵抗値に反比例し、電流制御発振器６と
組み合わせて構成した電圧制御発振器の電圧−周波数変
換利得も同様に抵抗値に反比例する。
【００６３】上述した第２の実施例による位相同期回路
では、位相比較器１とチャージポンプ２の伝達関数は抵
抗値に反比例し、極Ｐ３および零点Ｚ１の位置は抵抗値
に反比例し、電圧制御発振器４の電圧−周波数変換利得
は抵抗値に反比例する。したがって、抵抗値の変動に対
するボード線図の変動は第１の実施例に示した位相同期
回路と同様に図３のようになる。同図より、ループ帯域
ωｕと位相曲線の抵抗値に対する依存性が等しいため位
相余裕は変化しない。
では、位相比較器１とチャージポンプ２の伝達関数は抵
抗値に反比例し、極Ｐ３および零点Ｚ１の位置は抵抗値
に反比例し、電圧制御発振器４の電圧−周波数変換利得
は抵抗値に反比例する。したがって、抵抗値の変動に対
するボード線図の変動は第１の実施例に示した位相同期
回路と同様に図３のようになる。同図より、ループ帯域
ωｕと位相曲線の抵抗値に対する依存性が等しいため位
相余裕は変化しない。
【００６４】以上の実施例では、図４のバイアス電流供
給回路と図５の電圧電流変換回路を適用したが、電流が
抵抗値に反比例するチャージポンプと電圧−周波数変換
利得が抵抗値に反比例する電圧制御発振器であれば、ど
のような回路構成でも抵抗値の変動に対して位相余裕が
変動しない位相同期回路を構成することが可能である。
給回路と図５の電圧電流変換回路を適用したが、電流が
抵抗値に反比例するチャージポンプと電圧−周波数変換
利得が抵抗値に反比例する電圧制御発振器であれば、ど
のような回路構成でも抵抗値の変動に対して位相余裕が
変動しない位相同期回路を構成することが可能である。
【００６５】以上のように位相同期回路を構成する個別
構成要素が、互いの抵抗値に対する依存性を打ち消すこ
とによって、抵抗値の変動に対するゲイン曲線および位
相曲線の依存性が等しくなり、抵抗値の変動に対して位
相余裕が変動しない位相同期回路が構成可能である。
構成要素が、互いの抵抗値に対する依存性を打ち消すこ
とによって、抵抗値の変動に対するゲイン曲線および位
相曲線の依存性が等しくなり、抵抗値の変動に対して位
相余裕が変動しない位相同期回路が構成可能である。
【００６６】
【発明の効果】本発明により、抵抗変動に対する位相余
裕の変動がなくなるため、半導体上に回路を構成した場
合のように抵抗値の絶対値精度が低い場合においても、
安定な位相同期回路を構成することができる。
裕の変動がなくなるため、半導体上に回路を構成した場
合のように抵抗値の絶対値精度が低い場合においても、
安定な位相同期回路を構成することができる。
【図１】本発明の第１の実施例になる位相同期回路の回
路図。
路図。
【図２】第１の実施例の位相同期回路の線形モデルの説
明図。
明図。
【図３】本発明の実施例による抵抗変動に対するボード
線図の変動の説明図。
線図の変動の説明図。
【図４】本発明の第２の実施例のバイアス電流供給回路
の回路図。
の回路図。
【図５】本発明の第２の実施例の電圧電流変換器の回路
図。
図。
【図６】従来例の位相同期回路の構成を示すブロック
図。
図。
【図７】従来例の位相同期回路の線形モデルの説明図。
【図８】従来例の位相同期回路のボード線図の説明図。
【図９】従来例の位相同期回路のバイアス電流供給回路
の回路図。
の回路図。
１…位相比較器、２…バイアス電流供給回路、３…チャ
ージポンプ、４…ループフィルタ、５…電圧電流変換
器、６…電流制御発振器、７…分周器、８，９，１０，
１１，１２，１３，１４，１５，１６，２０，２１，２
２，２３，２９，３０，３１，３２，３３，３４，３
７，３８，３９，４０，４２，４３，４４，４５，４
６，４７…トランジスタ、１７，３５，４１…抵抗、１
８，１９…容量、２４…位相比較器＋チャージポンプの
伝達関数、２５…ループフィルタの伝達関数、２６…電
圧制御発振器の伝達関数、２７…分周器の伝達関数、４
８，４９…ダイオード。
ージポンプ、４…ループフィルタ、５…電圧電流変換
器、６…電流制御発振器、７…分周器、８，９，１０，
１１，１２，１３，１４，１５，１６，２０，２１，２
２，２３，２９，３０，３１，３２，３３，３４，３
７，３８，３９，４０，４２，４３，４４，４５，４
６，４７…トランジスタ、１７，３５，４１…抵抗、１
８，１９…容量、２４…位相比較器＋チャージポンプの
伝達関数、２５…ループフィルタの伝達関数、２６…電
圧制御発振器の伝達関数、２７…分周器の伝達関数、４
８，４９…ダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 郭和 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5J106 AA04 CC00 CC01 CC24 CC38 CC41 CC52 DD00 DD32 GG01 GG15 HH10 JJ01 JJ08 KK36 KK37
Claims (8)
- 【請求項１】位相比較器とチャージポンプとループフィ
ルタと電圧制御発振器と分周器により構成され、基準信
号と分周器の出力信号を位相比較器において検出し、位
相差信号をチャージポンプとループフィルタを通して電
圧制御発振器に入力することにより発振周波数が制御さ
れる位相同期回路を、チャージポンプの電流が抵抗値の
２乗に反比例するバイアス回路と、極および零点の位置
が抵抗値に反比例するループフィルタにより構成したこ
とを特徴とする位相同期回路。 - 【請求項２】位相比較器とチャージポンプとループフィ
ルタと電圧制御発振器と分周器により構成され、基準信
号と分周器の出力信号を位相比較器において検出し、位
相差信号をチャージポンプとループフィルタを通して電
圧制御発振器に入力することにより発振周波数が制御さ
れる位相同期回路を、チャージポンプの電流が抵抗値に
反比例するバイアス回路と、極および零点の位置が抵抗
値に反比例するループフィルタと、電圧制御発振器の電
圧−周波数変換利得が抵抗値に反比例する電圧電流変換
器により構成したことを特徴とする位相同期回路。 - 【請求項３】請求項１において、チャージポンプ電流を
決定するバイアス回路が第１から第４の４つのトランジ
スタと１つの抵抗により構成され、抵抗が第１のトラン
ジスタのソース端子とグランドとの間に接続され、第１
のトランジスタのゲート端子が第２のトランジスタのゲ
ート端子およびドレイン端子に接続され、第２のトラン
ジスタのソース端子がグランドに接続され、さらに、第
３および第４のトランジスタから構成されるカレントミ
ラー回路を上記第１および第２のトランジスタと正電源
の間に挿入することにより、上記バイアス回路の電流が
抵抗の２乗に反比例することを特徴とした位相同期回
路。 - 【請求項４】請求項１において、電圧制御発振器が電圧
電流変換器と電流制御発振器により構成され、電圧電流
変換器が少なくとも１つ以上のトランジスタにより構成
され、同トランジスタのゲート端子をループフィルタの
出力に、また、ソース端子をグランドに接続することに
より上記ループフィルタの出力を電流信号に変換し、さ
らに同電流信号が電流制御発振器に入力されることを特
徴とする位相同期回路。 - 【請求項５】請求項２において、チャージポンプ電流を
決定するバイアス回路が、１つの抵抗と第１から第４の
４つのトランジスタにより構成され、第１のトランジス
タのソース端子をグランドに接続し、第１のトランジス
タのゲート端子とグランドの間に抵抗を挿入し、第２の
トランジスタのソース端子と第１のトランジスタのゲー
ト端子を接続し、第２のトランジスタのゲート端子と第
１のトランジスタのドレイン端子に接続し、さらに第１
および第２のトランジスタと正電源との間に第３および
第４のトランジスタにより構成されるカレントミラー回
路を挿入し、上記カレントミラー回路により抵抗および
第２のトランジスタのドレインを通過する電流を第１の
トランジスタのドレインに折り返すことにより、第１か
ら第４のトランジスタと抵抗に流れる電流が抵抗値に反
比例することを特徴とする位相同期回路。 - 【請求項６】請求項２において、電圧制御発振器が電圧
電流変換器と電流制御発振器により構成され、さらに、
電圧電流変換器が少なくとも１つ以上のトランジスタと
抵抗により構成され、同トランジスタのゲート端子をル
ープフィルタの出力に接続し、また、ソース端子とグラ
ンドの間に抵抗を挿入し、抵抗に反比例した電圧電流変
換を行なうことにより、電圧制御発振器の電圧−周波数
変換利得が抵抗に反比例することを特徴とする位相同期
回路。 - 【請求項７】クロック信号により動作する集積回路に対
し、上記集積回路の外部より供給される基準信号の周波
数を定数倍して同半導体内部に供給するクロック発生回
路が、請求項１から６のいずれか記載の位相同期回路に
より構成されることを特徴とするクロック発生回路。 - 【請求項８】データ送信を行なう第１の集積回路と、第
１の集積回路とは別の基板上に構成されデータ受信を行
なう第２の集積回路とのデータ送受信に時において、第
１の集積回路の内部クロックと第２の集積回路の内部ク
ロックの位相を合わせる位相調整回路が請求項１から６
のいずれか記載の位相同期回路により構成されることを
特徴とした位相調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148580A JP3835666B2 (ja) | 2000-05-16 | 2000-05-16 | 位相同期回路およびクロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148580A JP3835666B2 (ja) | 2000-05-16 | 2000-05-16 | 位相同期回路およびクロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326574A true JP2001326574A (ja) | 2001-11-22 |
| JP3835666B2 JP3835666B2 (ja) | 2006-10-18 |
Family
ID=18654583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148580A Expired - Fee Related JP3835666B2 (ja) | 2000-05-16 | 2000-05-16 | 位相同期回路およびクロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3835666B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358827B2 (en) | 2005-07-25 | 2008-04-15 | Samsung Electronics Co., Ltd. | Process-insensitive self-biasing phase locked loop circuit and self-biasing method thereof |
| US7764092B2 (en) | 2006-01-10 | 2010-07-27 | Samsung Electronics Co., Ltd. | Phase locked loop and phase locking method |
| US9054633B2 (en) | 2013-01-22 | 2015-06-09 | Kabushiki Kaisha Toshiba | Bias current circuit and semiconductor integrated circuit |
| KR20180116040A (ko) * | 2017-04-14 | 2018-10-24 | 충남대학교산학협력단 | 온도 보상을 갖는 전하 펌프 회로 |
| CN110277979A (zh) * | 2018-03-15 | 2019-09-24 | 武汉芯泰科技有限公司 | 一种高性能压控振荡器 |
| CN110572150A (zh) * | 2018-06-05 | 2019-12-13 | 円星科技股份有限公司 | 时钟产生电路及时钟产生方法 |
| CN116743157A (zh) * | 2023-07-14 | 2023-09-12 | 芯耀辉科技有限公司 | 一种锁相环电路及电子设备 |
-
2000
- 2000-05-16 JP JP2000148580A patent/JP3835666B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358827B2 (en) | 2005-07-25 | 2008-04-15 | Samsung Electronics Co., Ltd. | Process-insensitive self-biasing phase locked loop circuit and self-biasing method thereof |
| US7764092B2 (en) | 2006-01-10 | 2010-07-27 | Samsung Electronics Co., Ltd. | Phase locked loop and phase locking method |
| US9054633B2 (en) | 2013-01-22 | 2015-06-09 | Kabushiki Kaisha Toshiba | Bias current circuit and semiconductor integrated circuit |
| KR20180116040A (ko) * | 2017-04-14 | 2018-10-24 | 충남대학교산학협력단 | 온도 보상을 갖는 전하 펌프 회로 |
| KR102001833B1 (ko) * | 2017-04-14 | 2019-07-19 | 충남대학교산학협력단 | 온도 보상을 갖는 전하 펌프 회로 |
| CN110277979A (zh) * | 2018-03-15 | 2019-09-24 | 武汉芯泰科技有限公司 | 一种高性能压控振荡器 |
| CN110572150A (zh) * | 2018-06-05 | 2019-12-13 | 円星科技股份有限公司 | 时钟产生电路及时钟产生方法 |
| CN110572150B (zh) * | 2018-06-05 | 2022-11-22 | 円星科技股份有限公司 | 时钟产生电路及时钟产生方法 |
| CN116743157A (zh) * | 2023-07-14 | 2023-09-12 | 芯耀辉科技有限公司 | 一种锁相环电路及电子设备 |
| CN116743157B (zh) * | 2023-07-14 | 2024-05-24 | 芯耀辉科技有限公司 | 一种锁相环电路及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3835666B2 (ja) | 2006-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7719328B2 (en) | Self-biased phase locked loop | |
| US6771114B2 (en) | Charge pump current compensating circuit | |
| EP2520022B1 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| US7633351B2 (en) | Differential ring oscillator | |
| US7586347B1 (en) | Clock generator with self-bias bandwidth control | |
| US7233214B2 (en) | Voltage-controlled oscillators with controlled operating range and related bias circuits and methods | |
| US7986191B2 (en) | Self-biased phase locked loop | |
| US6873214B2 (en) | Use of configurable capacitors to tune a self biased phase locked loop | |
| US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
| WO2006022054A1 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH07170178A (ja) | Ｐｌｌ減衰回路 | |
| CN110572150A (zh) | 时钟产生电路及时钟产生方法 | |
| WO2023059440A1 (en) | Delay line with process-voltage-temperature robustness, linearity, and leakage current compensation | |
| EP1811669A1 (en) | Phase locked loop architecture with partial cascode | |
| JP3835666B2 (ja) | 位相同期回路およびクロック発生回路 | |
| WO2020105182A1 (ja) | 電圧制御発振器およびそれを用いたｐｌｌ回路 | |
| CN112636725A (zh) | 一种电阻电容rc振荡器 | |
| EP1570569B1 (en) | Current-controlled oscillator | |
| US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
| JP2008042339A (ja) | 半導体装置 | |
| US20090189650A1 (en) | PLL circuit including voltage controlled oscillator having voltage-current conversion circuit | |
| JP3177025B2 (ja) | Ｐｌｌ回路 | |
| US20070046386A1 (en) | Semiconductor circuit for reducing flicker noise | |
| US7002382B2 (en) | Phase locked loop circuit | |
| JPH08162911A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040212 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |