KR102001833B1 - 온도 보상을 갖는 전하 펌프 회로 - Google Patents

온도 보상을 갖는 전하 펌프 회로 Download PDF

Info

Publication number
KR102001833B1
KR102001833B1 KR1020170048724A KR20170048724A KR102001833B1 KR 102001833 B1 KR102001833 B1 KR 102001833B1 KR 1020170048724 A KR1020170048724 A KR 1020170048724A KR 20170048724 A KR20170048724 A KR 20170048724A KR 102001833 B1 KR102001833 B1 KR 102001833B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
drain terminal
gate terminal
current
Prior art date
Application number
KR1020170048724A
Other languages
English (en)
Other versions
KR20180116040A (ko
Inventor
김철영
이재은
임정택
민병훈
Original Assignee
충남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충남대학교산학협력단 filed Critical 충남대학교산학협력단
Priority to KR1020170048724A priority Critical patent/KR102001833B1/ko
Publication of KR20180116040A publication Critical patent/KR20180116040A/ko
Application granted granted Critical
Publication of KR102001833B1 publication Critical patent/KR102001833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

온도의 영향을 받지 않는 전하 펌프 회로가 개시된다. 개시된 전하 펌프 회로는 전류 결정 트랜지스터와 전류 결정 저항이 직렬로 연결된 출력 부하를 사용하여 온도에 따른 출력 전류의 크기 변화를 최소화할 수 있다.

Description

온도 보상을 갖는 전하 펌프 회로{CHARGE PUMP CIRCUIT HAVING TEMPERATURE COMPENSATING FUNCTION}
하기의 실시예들은 전하 펌프 회로에 관한 것으로, 구체적으로는 온도 보상 기능을 갖는 전하 펌프 회로에 관한 것이다.
모바일 장치가 소형화되면서 여러 가지 기능들이 상기 모바일 장치에 탑재된 RF 회로나 신호처리 칩 등은 안정적인 전류 전원을 이용하여 동작할 수 있다.
일측에 따르면, 전하 펌프가 RF 회로 또는 신호처리 칩 등에 전류 전원을 공급하기 위하여 사용될 수 있다. 그러나, 대부분의 경우 전하 펌프는 온도에 따라 공급하는 전류의 크기가 변경될 수 있다.
따라서, 온도의 변화에 좀더 강인하고(robust) 안정적인 전류원에 대한 연구가 진행되고 있다.
하기의 실시예들은 온도의 변화에도 영향을 받지 않는 전하 펌프를 제공하는 것을 목적으로 한다.
하기의 실시예들은 온도의 변화에도 영향을 받지 않는 정전류원을 제공하는 것을 목적으로 한다.
예시적 실시예에 따르면, 게이트 단자를 통해 제1 제어 신호를 수신하는 제1 트랜지스터;
상기 제1 트랜지스터의 드레인 단자에 소스 단자가 연결된 제2 트랜지스터;
상기 제2 트랜지스터의 드레인 단자에 드레인 단자가 연결된 제3 트랜지스터;
상기 제3 트랜지스터의 소스 단자에 드레인 단자가 연결되고, 게이트 단자를 통해 제2 제어 신호를 수신하는 제4 트랜지스터;
상기 제2 트랜지스터의 게이트 단자에 드레인 단자가 연결되고, 게이트 단자와 드레인 단자가 서로 연결된 제5 트랜지스터; 및
상기 제5 트랜지스터의 드레인 단자에 드레인 단자가 연결되고, 전류 결정 저항 및 전류 결정 트랜지스터가 소스 단자에 직렬로 연결된 제6 트랜지스터;
소스 단자가 전원 공급 단자(Vcc)에 연결되고, 게이트 단자가 상기 제5 트랜지스터의 게이트 단자 및 상기 제5 트랜지스터의 드레인 단자에 연결된 제7 트랜지스터; 및
드레인 단자가 상기 제7 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제6 트랜지스터의 게이트 단자에 연결되고, 소스 단자가 그라운드(GND)에 연결된 제8 트랜지스터;
포함하고,
상기 제6 트랜지스터의 게이트 단자는 상기 제3 트랜지스터의 게이트 단자에 연결되고,
상기 제8 트랜지스터의 게이트단자는 상기 제8 트랜지스터의 드레인 단자 및 상기 제3 트랜지스터의 게이트 단자에 연결되고,
상기 제1 제어 신호가 인가되면, 상기 제1 트랜지스터는 턴온되어 상기 제2 트랜지스터의 드레인 단자에 연결된 캐패시터에 전하가 축적되고,
상기 제2 제어 신호가 인가되면, 상기 제4 트랜지스터는 턴온되어 상기 캐패시터에 축적된 전하를 배출하고,
스위치와 저항이 직렬로 연결된 복수의 저항 브랜치들이 서로 병렬로 연결된 스위칭 네트워크가 상기 전류 결정 트랜지스터에 직렬로 연결되고,
상기 전류 결정 저항은 상기 저항 브랜치들에 포함된 저항들 중에서 상기 스위치들을 이용하여 선택된 것인 전하 펌프 회로가 제공된다.
삭제
삭제
삭제
삭제
하기의 실시예들에 따르면, 온도의 변화에도 영향을 받지 않는 전하 펌프를 제공할 수 있다.
하기의 실시예들에 따르면, 온도의 변화에도 영향을 받지 않는 정전류원을 제공할 수 있다.
도 1은 예시적 실시예에 따라 전류 결정 트랜지스터와 전류 결정 저항이 직렬로 연결된 전하 펌프 회로의 블록 다이어그램이다.
도 2는 예시적 실시예에 따른 전하 펌프 회로의 회로도를 도시한 도면이다.
도 3은 예시적 실시예에 따른 스위칭 네트워크를 도시한 도면이다.
이하, 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 예시적 실시예에 따라 전류 결정 트랜지스터와 전류 결정 저항이 직렬로 연결된 전하 펌프 회로의 블록 다이어그램이다.
예시적 실시예에 따른 전하 펌프 회로는 바이어스 회로(110), 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 제4 트랜지스터(150), 저장 캐패시터(160), 전류 결정 트랜지스터(170) 및 전류 결정 저항(180)을 포함한다.
제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 제4 트랜지스터(150) 및 저장 캐패시터(160)는 전하 펌프 회로를 구성한다.
제1 트랜지스터(120)의 드레인 단자에는 제2 트랜지스터(130)의 소스 단자가 연결되고, 제1 트랜지스터(120)는 게이트 단자를 통해 제1 제어 신호를 수신한다. 제2 트랜지스터(130)의 드레인 단자는 제3 트랜지스터(140)의 소스 단자가 연결된다. 제3 트랜지스터(140)의 드레인 단자에는 제4 트랜지스터(150)의 소스 단자가 연결되고, 제4 트랜지스터(150)는 게이트 단자를 통해 제2 제어 신호를 수신한다.
일측에 따르면, 제1 제어 신호가 인가되면 제1 트랜지스터(120)는 턴온(turn-on)되어 제2 트랜지스터(130)의 드레인 단자에 연결된 저장 캐패시터(160)에 전하가 축적된다.
또한, 제2 제어 신호가 인가되면, 제3 트랜지스터(140)는 턴온되어 저장 캐패시터(160)에 축적된 전하가 제4 트랜지스터(150)를 통해 배출된다.
바이어스 회로(110)는 제1 트랜지스터(120), 제2 트랜지스터(130), 제3 트랜지스터(140), 제4 트랜지스터(150) 및 저장 캐패시터(160)로 구성된 전하 펌프 회로가 동작할 수 있도록 각 트랜지스터의 동작 전압을 결정한다. 또한, 바이어스 회로(110)는 전류 결정 트랜지스터(170) 및 전류 결정 저항(180)을 통해 전류를 출력한다.
이하 바이어스 회로(110), 전류 결정 트랜지스터(170) 및 전류 결정 저항(180)의 구체적인 동작에 대해서는 도 2를 참고하여 설명한다.
도 2는 예시적 실시예에 따른 전하 펌프 회로의 회로도를 도시한 도면이다.
예시적 실시예에 따른 전하 펌프 회로는 전하 펌프부와 바이어스 회로부를 포함한다. 전하 펌프부는 제1 트랜지스터(210). 제2 트랜지스터(220), 제3 트랜지스터(230), 제4 트랜지스터(240) 및 저장 캐패시터(250)로 구성된다. 바이어스 회로부는 제5 트랜지스터(250), 제6 트랜지스터(260), 제7 트랜지스터(280), 제8 트랜지스터(290) 및 바이어스 전류 결정부(270)를 포함한다.
제1 트랜지스터(210)의 소스 단자(211)는 전원 공급 단자(Vcc)에 연결되고, 게이트 단자(212)는 제1 제어 신호(Up)를 수신한다.
제2 트랜지스터(220)의 소스 단자(221)는 제1 트랜지스터(210)의 드레인 단자(213)에 연결된다. 제2 트랜지스터(220)의 게이트 단자(222)는 바이어스 회로부에 포함된 제5 트랜지스터(250)의 드레인 단자(253)에 연결된다.
제1 제어 신호(Up)가 인가되면, 제1 트랜지스터(210)는 턴온(turn-on)되어 제2 트랜지스터(220)의 드레인 단자(223)에 연결된 저장 캐패시터(244)에 전하가 축적된다.
제3 트랜지스터(230)의 드레인 단자(231)는 제2 트랜지스터(220)의 드레인 단자(223)에 연결되고, 제3 트랜지스터(230)의 게이트 단자(232)는 바이어스 회로부에 포함된 제6 트랜지스터(260)의 게이트 단자(262)에 연결된다.
제4 트랜지스터(240)의 드레인 단자(241)는 제3 트랜지스터(230)의 소스 단자(233)에 연결되고, 제4 트랜지스터(240)의 게이트 단자(242)는 제2 제어 신호(Down)을 수신한다. 제4 트랜지스터(240)의 소스 단자(243)는 그라운드에 연결된다.
제2 제어 신호(Down)가 인가되면, 제4 트랜지스터(240)는 턴온되어 저장 캐패시터(244)에 축적된 전하가 배출된다.
제5 트랜지스터(250)의 소스 단자(251)는 전원 공급 단자(Vcc)에 연결된다. 제5 트랜지스터(250)의 게이트 단자(252)는 제7 트랜지스터(280)의 게이트 단자(282)에 연결된다. 제5 트랜지스터(250)의 게이트 단자(252)는 제5 트랜지스터(250)의 드레인 단자(253)에 연결된다.
제6 트랜지스터(260)의 드레인 단자(261)는 제5 트랜지스터(250)의 드레인 단자(253)에 연결된다. 제6 트랜지스터(260)의 게이트 단자(262)는 제3 트랜지스터(230)의 게이트 단자(232) 및 제8 트랜지스터(290)의 게이트 단자(292)에 연결된다.
제6 트랜지스터(260)의 소스 단자(263)는 바이어스 전류 결정부(270)에 연결된다.
제7 트랜지스터(280)의 소스 단자(281)는 전원 공급 단자(Vcc)에 연결된다. 제7 트랜지스터(280)의 게이트 단자(282)는 제5 트랜지스터(250)의 소스 단자(252) 및 드레인 단자(253)에 연결된다.
제8 트랜지스터(290)의 드레인 단자(291)는 제7 트랜지스터(280)의 드레인 단자(283)에 연결된다. 제8 트랜지스터(290)의 게이트 단자(292)는 제8 트랜지스터(290)의 드레인 단자(291), 제6 트랜지스터(260)의 게이트 단자(262)에 연결된다. 제8 트랜지스터(290)의 소스 단자(293)는 그라운드에 연결된다.
바이어스 회로부의 출력 전류는 바이어스 전류 결정부(270)를 통해 출력된다. 바이어스 전류 결정부(270)는 전류 결정 트랜지스터(271) 및 전류 결정 저항(272)을 포함한다.
만약 바이어스 전류 결정부(270)에 전류 결정 저항(272) 만이 연결된 경우, 바이어스 회로부의 출력 전류
Figure 112017036887532-pat00001
는 하기 수학식 1과 같이 표현될 수 있다.
[수학식 1]
Figure 112017036887532-pat00002
여기서,
Figure 112017036887532-pat00003
는 NMOS 트랜지스터(260)의 모빌리티이고,
Figure 112017036887532-pat00004
는 전류 결정 저항 저항(272)의 값이다. 일반적으로, 온도가 증가하는 경우
Figure 112017036887532-pat00005
과
Figure 112017036887532-pat00006
는 값의 크기가 감소한다. 따라서, 온도가 증가하는 경우 출력 전류
Figure 112017036887532-pat00007
의 크기는 급격히 증가할 수 있다.
도 2에 도시된 실시예와 같이, 전류 결정 트랜지스터(271) 및 전류 결정 저항(272)이 직렬로 연결된 경우, 바이어스부의 출력 전류
Figure 112017036887532-pat00008
은 하기 수학식 2와 같이 표현할 수 있다.
[수학식 2]
Figure 112017036887532-pat00009
여기서,
Figure 112017036887532-pat00010
는 NMOS 트랜지스터(260)의 커패시턴스이고,
Figure 112017036887532-pat00011
는 NMOS 트랜지스터(260)의 넓이이고,
Figure 112017036887532-pat00012
는 NMOS 트랜지스터(260)의 길이이다.
수학식 2에서, 오른쪽 항은 하기 수학식 3과 같이 정리할 수 있다.
[수학식 3]
Figure 112017036887532-pat00013
여기서,
Figure 112017036887532-pat00014
과
Figure 112017036887532-pat00015
는 상수항이다.
따라서, 수학식 2는 수학식 3을 참고하여 하기 수학식 4와 같이 정리할 수 있다.
[수학식 4]
Figure 112017036887532-pat00016
앞서 언급한 바와 같이, 온도가 증가하는 경우
Figure 112017036887532-pat00017
과
Figure 112017036887532-pat00018
는 값의 크기가 감소한다. 온도가 증가하는 경우 수학식 4의 오른쪽 성분의 분모에서,
Figure 112017036887532-pat00019
성분의 크기는 증가하나,
Figure 112017036887532-pat00020
성분과
Figure 112017036887532-pat00021
성분은 크기가 감소한다.
온도가 증가하는 경우 분모에서 특정 성분의 크기는 증가하고, 다른 성분의 크기는 감소한다. 따라서, 온도가 증가는 경우에도 분모의 크기가 일정하거나 크기 변화가 매우 적다. 그러므로, 바이어스 회로부의 출력 전류
Figure 112017036887532-pat00022
은 온도의 변화에도 크기가 일정하게 유지되거나, 크기 변화가 매우 적다.
바이어스 회로부의 출력 전류
Figure 112017036887532-pat00023
을 정전류원으로 사용한다면, 온도의 변화에도 그 크기가 변하지 않으므로, 매우 안정적인 전원으로 사용할 수 있다.
도 3의 (a)는 예시적 실시예에 따라 전류 결정 트랜지스터(310)와 전류 결정 저항(320)이 직렬로 연결된 출력 부하를 도시한 도면이다. 수학식 4를 참고하면, 도 3의 (a)와 같이 전류 결정 트랜지스터(310)와 전류 결정 저항(320)이 직렬로 연결된 경우 출력 전류의 크기는 전류 결정 저항(320)의 크기가 결정한다. 즉, 출력 전류의 크기를 변경하고자 한다면 전류 결정 저항(320)의 크기를 변경해야만 한다.
도 3의 (b)은 예시적 실시예에 따른 스위칭 네트워크를 도시한 도면이다.
예시적 실시예에 따른 스위칭 네트워크는 복수의 저항 브랜치들(340, 350, 360, 370)이 병렬로 연결되고, 병렬로 연결된 복수의 저항 브랜치들(340, 350, 360, 370)은 전류 결정 트랜지스터(330)와 직렬로 연결된다. 각각의 저항 브랜치들(340, 350, 360, 370)은 전류 결정 저항(341, 351, 361, 371)과 스위치들(342, 352, 362, 372)이 서로 직렬로 연결된다.
도 3의 (b)에 도시된 실시예에서, 출력 전류의 크기를 변경하고자 한다면 특정 전류 결정 저항에 연결된 스위치는 폐쇄(close)하고, 다른 스위치들은 모두 개방(open)하여 출력 전류의 크기를 변경할 수 있다.
도 3의 (b)에 도시된 실시예에 따르면, 전류 결정 트랜지스터(330)와 직렬로 연결된 전류 결정 저항을 자유롭게 선택할 수 있으므로, 출력 전류의 크기를 선택할 수 있다. 뿐만 아니라, 온도의 변화에도 일정한 크기의 출력 전류를 공급할 수도 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
　
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 바이어스 회로
120: 제1 트랜지스터
130: 제2 트랜지스터
140: 제3 트랜지스터
150: 제4 트랜지스터
160: 저장 캐패시터
170: 전류 결정 트랜지스터
180: 전류 결정 저항

Claims (5)

  1. 게이트 단자를 통해 제1 제어 신호를 수신하는 제1 트랜지스터;
    상기 제1 트랜지스터의 드레인 단자에 소스 단자가 연결된 제2 트랜지스터;
    상기 제2 트랜지스터의 드레인 단자에 드레인 단자가 연결된 제3 트랜지스터;
    상기 제3 트랜지스터의 소스 단자에 드레인 단자가 연결되고, 게이트 단자를 통해 제2 제어 신호를 수신하는 제4 트랜지스터;
    상기 제2 트랜지스터의 게이트 단자에 드레인 단자가 연결되고, 게이트 단자와 드레인 단자가 서로 연결된 제5 트랜지스터; 및
    상기 제5 트랜지스터의 드레인 단자에 드레인 단자가 연결되고, 전류 결정 저항 및 전류 결정 트랜지스터가 소스 단자에 직렬로 연결된 제6 트랜지스터;
    소스 단자가 전원 공급 단자(Vcc)에 연결되고, 게이트 단자가 상기 제5 트랜지스터의 게이트 단자 및 상기 제5 트랜지스터의 드레인 단자에 연결된 제7 트랜지스터; 및
    드레인 단자가 상기 제7 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제6 트랜지스터의 게이트 단자에 연결되고, 소스 단자가 그라운드(GND)에 연결된 제8 트랜지스터;
    포함하고,
    상기 제6 트랜지스터의 게이트 단자는 상기 제3 트랜지스터의 게이트 단자에 연결되고,
    상기 제8 트랜지스터의 게이트단자는 상기 제8 트랜지스터의 드레인 단자 및 상기 제3 트랜지스터의 게이트 단자에 연결되고,
    상기 제1 제어 신호가 인가되면, 상기 제1 트랜지스터는 턴온되어 상기 제2 트랜지스터의 드레인 단자에 연결된 캐패시터에 전하가 축적되고,
    상기 제2 제어 신호가 인가되면, 상기 제4 트랜지스터는 턴온되어 상기 캐패시터에 축적된 전하를 배출하고,
    스위치와 저항이 직렬로 연결된 복수의 저항 브랜치들이 서로 병렬로 연결된 스위칭 네트워크가 상기 전류 결정 트랜지스터에 직렬로 연결되고,
    상기 전류 결정 저항은 상기 저항 브랜치들에 포함된 저항들 중에서 상기 스위치들을 이용하여 선택된 것인 전하 펌프 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
KR1020170048724A 2017-04-14 2017-04-14 온도 보상을 갖는 전하 펌프 회로 KR102001833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170048724A KR102001833B1 (ko) 2017-04-14 2017-04-14 온도 보상을 갖는 전하 펌프 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170048724A KR102001833B1 (ko) 2017-04-14 2017-04-14 온도 보상을 갖는 전하 펌프 회로

Publications (2)

Publication Number Publication Date
KR20180116040A KR20180116040A (ko) 2018-10-24
KR102001833B1 true KR102001833B1 (ko) 2019-07-19

Family

ID=64132344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170048724A KR102001833B1 (ko) 2017-04-14 2017-04-14 온도 보상을 갖는 전하 펌프 회로

Country Status (1)

Country Link
KR (1) KR102001833B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151398A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd チャージポンプ
JP2001326574A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd 位相同期回路およびクロック発生回路
JP2013058904A (ja) 2011-09-08 2013-03-28 Alps Electric Co Ltd 位相同期回路及びテレビジョン信号受信回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332904B1 (en) * 2005-01-28 2008-02-19 National Semiconductor Corporation On-chip resistor calibration apparatus and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151398A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd チャージポンプ
JP2001326574A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd 位相同期回路およびクロック発生回路
JP2013058904A (ja) 2011-09-08 2013-03-28 Alps Electric Co Ltd 位相同期回路及びテレビジョン信号受信回路

Also Published As

Publication number Publication date
KR20180116040A (ko) 2018-10-24

Similar Documents

Publication Publication Date Title
US7276888B2 (en) Precharge circuit for DC/DC boost converter startup
US9058048B2 (en) Voltage regulator having error amplifier
US8519694B2 (en) Switchable current source circuit and method
US8461812B2 (en) Shunt regulator having over-voltage protection circuit and semiconductor device including the same
US9666287B2 (en) Voltage detector, method for setting reference voltage and computer readable medium
KR101018950B1 (ko) 정전압 출력 회로
US9395731B2 (en) Circuit to reduce output capacitor of LDOs
US9335779B2 (en) Linear high speed tracking current sense system with positive and negative current
US20110310522A1 (en) Temperature protection circuit
KR20190032631A (ko) 공급 전압을 안정화시키기 위한 디바이스 및 방법
JP6710687B2 (ja) 大きな抵抗に関するサブスレショルド金属酸化膜半導体
KR101999994B1 (ko) 승압 회로
US20230376060A1 (en) Supply voltage regulator
US20080084232A1 (en) Negative voltage detector
KR102001833B1 (ko) 온도 보상을 갖는 전하 펌프 회로
US7042205B2 (en) Reference voltage generator with supply voltage and temperature immunity
US9013938B1 (en) Systems and methods for discharging load capacitance circuits
CN110021913B (zh) 电气保护器件以及电子器件的保护方法
US7023248B2 (en) High voltage tolerant power up detector
US7019581B1 (en) Current sense circuit
JP4550506B2 (ja) 直流安定化電源回路
US20210376825A1 (en) SiC GATE DRIVE CONTROL WITH TRENCH FETS FROM HIGH dV\dT AT DRAIN SOURCE
JP6216171B2 (ja) 電源回路
US11146059B2 (en) Circuit and method for managing an inrush current
JP4594064B2 (ja) サージ電流抑制回路及び直流電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant