TWI469525B - 具有電荷洩漏補償之電荷泵裝置及其方法 - Google Patents

具有電荷洩漏補償之電荷泵裝置及其方法 Download PDF

Info

Publication number
TWI469525B
TWI469525B TW100121737A TW100121737A TWI469525B TW I469525 B TWI469525 B TW I469525B TW 100121737 A TW100121737 A TW 100121737A TW 100121737 A TW100121737 A TW 100121737A TW I469525 B TWI469525 B TW I469525B
Authority
TW
Taiwan
Prior art keywords
current
output
phase signal
signal
switch
Prior art date
Application number
TW100121737A
Other languages
English (en)
Other versions
TW201301770A (zh
Inventor
Chia Liang Lin
Ger Chih Chou
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW100121737A priority Critical patent/TWI469525B/zh
Publication of TW201301770A publication Critical patent/TW201301770A/zh
Application granted granted Critical
Publication of TWI469525B publication Critical patent/TWI469525B/zh

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

具有電荷洩漏補償之電荷泵裝置及其方法
本發明有關於電荷泵(charge pump)裝置及其方法。
對許多應用而言，鎖相迴路(phase lock loop)是一重要的裝置。鎖相迴路接收一參考時脈(clock)，並據以產生一輸出時脈，而該輸出時脈的相位係被參考時脈閂鎖住。鎖相迴路通常包含一控制器及一控制型振盪器(oscillator)。該控制型振盪器輸出該輸出時脈，而該輸出時脈的頻率係由該控制器產生之控制訊號所控制。該輸出時脈通常藉由一整數N來除頻，來得到一降頻時脈。藉由偵測該參考時脈及該降頻時脈間的相位差，該控制器發出該控制訊號。因此，透過閉迴路方式來控制該輸出時脈的頻率，以達到該參考時脈及該降頻時脈間的相位差的最小化。一穩定狀態下，該輸出時脈的相位係被該參考時脈閂鎖住。
傳統鎖相迴路包含一相位偵測器(phase detector)及一濾波器(filter)。該相位偵測器接收該參考時脈及該降頻時脈，以產生一偵測輸出訊號，而該偵測輸出訊號代表該參考時脈及該降頻時脈間的相位差。該濾波器接收該偵測輸出訊號，並將該偵測輸出訊號轉換成該控制訊號以控制該控制型振盪器。傳統鎖相迴路中，相位偵測器包含一相位頻率偵測器(PFD)及一電荷泵電路，同時，該偵測輸出訊號為一電流模式訊號。該濾波器當作該電荷泵電路之電容性負載，可有效地濾波並將該電流模式之偵測輸出訊號轉換成一電壓模式之控制訊號以控制該控制型振盪器，而該控制型振盪器為一壓控震盪器(voltage-controlled oscillator)。目前市面上的鎖相迴路都是互補式金氧半場效電晶體(CMOS)積體電路所製成。在深次微米(deep submicron) CMOS積體電路中，短通道長度之快速元件容易有電荷洩漏(charge leakage)的問題。特別地，因為使用洩漏的MOS電晶體，該電荷泵電路容易有電荷洩漏的問題。若該電荷泵電路產生電荷洩漏，在進行相位偵測時將容易導致錯誤，即容易得到錯誤的電壓模式控制訊號以及該輸出訊號容易得到具有錯誤相位及頻率。該輸出訊號的錯誤相位及頻率通常被視為時脈抖動(jitter)。
因此，本發明提供一種裝置及其方法，以降低因電荷泵之電荷洩漏而引起的時脈抖動(jitter)。
依本發明一實施例之目的在於提供一種電荷泵裝置，以解決上述問題。依本發明一實施例，提供一種電荷泵裝置，包含：一電荷泵、一電容性負載、一電流源、一電流感測器及一回饋網路。該電荷泵接收一相位訊號及輸出一電流，該相位訊號代表一相位偵測的結果，該電流係流動於一內部節點及一輸出節點之間。該電容性負載耦接該輸出節點。該電流源回應一偏壓，輸出一補償電流至該內部節點。該電流感測器耦接在該內部節點及該輸出節點之間，用以感測該電流。當該相位訊號處於一不活動狀態(inactive)時，該回饋網路根據該電流感測器的輸出，調整該偏壓。
依本發明一實施例，提供一種電荷洩漏補償方法，包含以下步驟：接收一相位訊號，該相位訊號代表一相位偵測的結果；利用一電荷泵將該相位訊號轉換為一原始電流訊號；藉由計算該原始電流訊號及一可變補償電流之總和，產生一精密電流訊號；傳送該精密電流訊號至該電容性負載；利用一電流感測器感測該精密電流；以及，當該相位訊號處於一不活動狀態(inactive)時，利用一回饋網路根據該電流感測器的輸出，調整該可變補償電流。
以下之說明將舉出本發明之數個較佳的示範實施例，例如：，各種電子電路、元件以及相關方法。熟悉本領域者應可理解，本發明可採用各種可能的方式實施，並不限於下列示範之實施例或實施例中的特徵。另外，眾所知悉之細節不再重覆顯示或贅述。
第1A圖顯示本發明一實施例之電路100A的一電路示意圖。本發明電荷泵電路100A包含：一(有洩漏的)電荷泵110、一實質上無洩漏的電容性負載120、一電流感測器140、一可變電流源160及一回饋網路150。該(有洩漏的)電荷泵110接收一相位訊號(包含一第一邏輯訊號UP及一第二邏輯訊號DN)，並在一內部節點105輸出一電流訊號ICP 。該實質上無洩漏的電容性負載120包含一電容器CL，用以接收一電流訊號IOUT ，並在一輸出節點將該電流訊號IOUT 轉換為一輸出電壓VOUT。該電流感測器140，利用一電阻器RS來實施，耦接在該內部節點105及該輸出節點107之間，用以感測該電流訊號IOUT 。該可變電流源160利用一CMOS電晶體對M1-M2來實施，用以回應一回饋電壓VFB，注入一補償電流IC 至該內部節點105。該回饋網路150係包含一運算放大器152、一積分電容器CI及一開關154(若且惟若~(UP|DN)為真，(也就是當二個訊號UP及DN皆是無效(deasserted))時，開關154為關閉(close)狀態)，用以根據該電流感測器的輸出，產生該偏壓VFB。在此，VDD表示一第一實質上固定電壓節點(通常在一電源供應器的輸出端)，而VSS表示一第二實質上固定電壓節點(通常視為”接地(ground)”)。在此僅例示而非限定，第1A圖更包含一虛擬的電流源112，位於該內部節點105上，當作一例示的等效電路，用以將該洩漏的電荷泵110的電荷洩漏現象模型化。以下將詳細說明本發明的運作方式。
一鎖相迴路的典型應用中，電荷泵電路100A接收該相位訊號(包含該二個邏輯訊號UP及DN)，並輸出該輸出電壓VOUT，用以控制下一級壓控震盪器(圖未示)。其中，該相位訊號係從上一級相位偵測器(圖未示)輸出的時序偵測結果。利用上一級相位偵測器，比較該壓控震盪器產生之輸出時脈之時序及一參考時序(通常由一石英振盪器提供)。當該壓控震盪器產生之輸出時脈之頻率過高時，該輸出時脈之時序通常會提前或過早，使第二邏輯訊號DN更頻繁地被設為有效(asserted)，而導致該輸出電壓VOUT之減少，並造成該輸出時脈之頻率降低。相反地，當該壓控震盪器產生之輸出時脈之頻率過低時，該輸出時脈之時序通常會延遲，使第一邏輯訊號UP更頻繁地被設為有效，導致該輸出電壓VOUT之增加，並造成該輸出時脈之頻率增加。依此閉迴路方式，調整並使該輸出電壓VOUT穩定於一個值，使該輸出時脈之頻率值剛剛好，不會過高或過低。一穩定狀態中，該輸出電壓VOUT必須穩定，且符合下列條件：
〈I OUT 〉=0　(1)
其中，符號〈‧〉表示統計學上的平均值(mean)。方程式(1)說明流進該輸出節點107之平均淨電流量必須等於0，否則該輸出電壓VOUT無法趨於穩定。再者，該鎖相迴路藉由將邏輯訊號UP及/或DN設為有效，來調整該輸出時脈之時序。當訊號UP及DN皆設為無效時，該輸出電流訊號IOUT 最好是等於0，否則可能導致該輸出時脈之時序發生非計畫中的改變，也就是：
I OUT =0，當訊號UP及DN皆不是有效的時　(2)
然而，因為該洩漏的電荷泵110產生洩漏電流IL ，即使訊號UP及DN皆設為無效，在該內部節點105仍有一恆定電流。該補償電流IC 就是用來補償該洩漏電流IL 。理想情況下，該補償電流IC 係等於該洩漏電流IL ，同時，當訊號UP及DN皆設為無效時，該輸出電流IOUT 等於0。若該補償電流IC 小於該洩漏電流IL ，當訊號UP及DN皆設為無效時，該輸出電流IOUT 的瞬間電流值將為負。此導致該電流感測器140感測到一負電流，並據以降低該回饋電壓VFB，進而增加該補償電流IC 。若該補償電流IC 大於該洩漏電流IL ，當訊號UP及DN皆設為無效時，該輸出電流IOUT 的瞬間電流值將為正。此導致該電流感測器140感測到一正電流，並據以增加該回饋電壓VFB，進而降低該該補償電流IC 。依此閉迴路方式，調整該補償電流IC 以適當地補償該洩漏電流IL ，以致於當訊號UP及DN皆設為無效時，該輸出電流IOUT 的瞬間電流值將為0。
在本實施例中，只有當訊號UP及DN皆不是有效(即~(UP|DN)是有效)時，該回饋網路150才調整該回饋電壓VFB。該積分電容器CI必須足夠大，當訊號UP或DN設為有效且該補償迴路運作得比該鎖相迴路還慢(否則會有不穩定現象產生)時，使該回饋電壓VFB維持穩定。然而，當訊號UP或DN設為有效時，運算放大器152的輸出端為虛擬地浮接(floating)，而這並非令人滿意。為避免上述情況，可採用第1B圖之回饋網路150B的電路架構。在第1B圖之實施例中，回饋網路150B另包含一電壓隨耦器(voltage follower)158及一開關156。該電壓隨耦器158包含一運算放大器159，該運算放大器159被接成非反相回饋(non-inverting feedback)之組態，而當訊號UP或DN設為有效(即UP|DN)時，該開關156被導通。當訊號UP或DN設為有效時，此導致運算放大器152的輸出電壓趨穩於該回饋電壓VFB。
在另一實施例(未顯示於第1A圖)中，電容性負載120包含互相串聯的一電阻器及一電容器。
以上雖以實施例說明本發明，但並不因此限定本發明之範圍，只要不脫離本發明之要旨，該行業者可進行各種變形或變更。
100A．．．電路
105．．．內部節點
107．．．輸出節點
110．．．洩漏的電荷泵
120．．．實質上無洩漏的電容性負載
140．．．電流感測器
150A、150B．．．回饋網路
152、159．．．運算放大器
CI．．．積分電容器
154、156．．．開關
158．．．電壓隨耦器
160．．．可變電流源
第1A圖係根據本發明，顯示一電路之示意圖。
第1B圖顯示本發明另一實施例之回饋網路之示意圖。
100A．．．電路
105．．．內部節點
107．．．輸出節點
110．．．洩漏的電荷泵
120．．．實質上無洩漏的電容性負載
140．．．電流感測器
150A．．．回饋網路
152．．．運算放大器
CI．．．積分電容器
154．．．開關
160．．．可變電流源

Claims (20)

  1. 一種具有電荷洩漏補償電荷泵之裝置，包含有：一電荷泵，用以接收一相位訊號並輸出一電流，其中，該相位訊號代表一相位偵測的結果，該電流係流動於一內部節點及一輸出節點之間；一電容性負載，耦接該輸出節點；一電流源，回應一偏壓，用以輸出一補償電流至該內部節點；一電流感測器，耦接在該內部節點及該輸出節點之間，用以感測該電流；以及一回饋網路，包含有一第一開關，該第一開關用以接收該相位訊號，當該相位訊號處於一不活動狀態(inactive)時，該第一開關切換該回饋網路使該回饋網路根據該電流感測器的輸出，調整該偏壓。
  2. 如申請專利範圍第1項所記載之裝置，其中該相位訊號之該不活動狀態為該相位訊號無效(deasserted))，該第一開關之該切換之動作為關閉(close)。
  3. 如申請專利範圍第1項所記載之裝置，其中該相位訊號包含一第一邏輯訊號與一第二邏輯訊號，以及當該第一邏輯訊號與該第二邏輯訊號皆設為無效(deasserted)時，該相位訊號係處於該不活動狀態。
  4. 如申請專利範圍第1項所記載之裝置，其中該電流感測器包含一電阻器。
  5. 如申請專利範圍第4項所記載之裝置，其中該電流感測器的輸出等於該電阻器之第一端及第二端間的電壓差。
  6. 如申請專利範圍第1項所記載之裝置，其中該回饋網路包含一放大器，用以放大該電流感測器的輸出。
  7. 如申請專利範圍第6項所記載之裝置，其中該放大器的輸出端經由該第一開關耦接至一積分電容器；以及，其中，當該相位訊號處於該不活動狀態時，該積分電容器維持在一回饋電壓且該第一開關被導通。
  8. 如申請專利範圍第7項所記載之裝置，其中該回饋網路另包含一電壓隨耦器，用以追蹤該偏壓，而且，該電壓隨耦器的輸出端透過一第二開關耦接至該放大器的輸出端；以及，其中，當該相位訊號不處於該不活動狀態時，該第二開關被導通。
  9. 如申請專利範圍第8項所記載之裝置，其中與該電容性負載有關之電壓被用來控制一時序裝置之時序，且該相位訊號代表該時序裝置之時序之偵測結果。
  10. 一種電荷洩漏補償之方法，包含有：接收一相位訊號，該相位訊號代表一相位偵測的結果；利用一電荷泵將該相位訊號轉換為一原始電流訊號；藉由計算該原始電流訊號及一可變補償電流之總和，產生一精密電流訊號；傳送該精密電流訊號至該電容性負載；利用一電流感測器感測該精密電流；以及利用一回饋網路之一第一開關接收該相位訊號，當該相位訊號處於一不活動狀態(inactive)時，該第一開關切換該回饋網路使該回饋網路根據該電流感測器的輸出，調整該可變補償電流。
  11. 如申請專利範圍第10項所記載之方法，其中該相位訊號之該不活動狀態為該相位訊號無效(deasserted))，該第一開關之該切換之動作為關閉(close)。
  12. 如申請專利範圍第10項所記載之方法，其中該相位訊號包含一第一邏輯訊號與一第二邏輯訊號，以及當該第一邏輯訊號與該第二邏輯訊號皆設為無效(deasserted)時，該相位訊號處於該不活動狀態。
  13. 如申請專利範圍第10項所記載之方法，其中該電流感測器包含一電阻器。
  14. 如申請專利範圍第13項所記載之方法，其中該電流感測器的輸出等於該電阻器之第一端及第二端間的電壓差。
  15. 如申請專利範圍第10項所記載之方法，其中該回積網路包含一放大器，用以放大該電流感測器的輸出。
  16. 如申請專利範圍第15項所記載之方法，其中該放大器的輸出端經由該第一開關耦接至一積分電容器；以及，其中，當該相位訊號處於該不活動狀態時，該積分電容器維持在一回饋電壓且該第一開關被導通。
  17. 如申請專利範圍第16項所記載之方法，其中該回饋網路另包含一電壓隨耦器，用以追蹤該偏壓，而且，該電壓隨耦器的輸出端透過一第二開關耦接至該放大器的輸出端；以及，其中，當該相位訊號不處於該不活動狀態時，該第二開關被導通。
  18. 如申請專利範圍第17項所記載之方法，其中與該電容性負載有關之電壓被用來控制一時序裝置之時序，且該相位訊號代表該時序裝置之時序之偵測結果。
  19. 一種具有電荷洩漏補償電荷泵之裝置，包含有：一電荷泵，用以接收一相位訊號並輸出一電流，其中，該相位訊號代表一相位偵測的結果，該電流係流動於一內部節點及一輸出節點之間；一電容性負載，耦接該輸出節點；一電流感測器，耦接在該內部節點及該輸出節點之間，用以感測該電 流；以及一補償電流產生器，係回應該電流感測器的輸出，用以輸出一補償電流至該內部節點；其中該補償電流產生器包含一控制電路，該控制電路包含有一開關，該開關用以接收該相位訊號，當該相位訊號處於一不活動狀態(inactive)時，該開關切換該控制電路使該控制電路根據該電流感測器的輸出，調整該電流感測器的該補償電流。
  20. 如申請專利範圍第19項所記載之裝置，其中該補償電流產生器更包含：一電流源，用以提供該補償電流至該內部節點。
TW100121737A 2011-06-22 2011-06-22 具有電荷洩漏補償之電荷泵裝置及其方法 TWI469525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100121737A TWI469525B (zh) 2011-06-22 2011-06-22 具有電荷洩漏補償之電荷泵裝置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100121737A TWI469525B (zh) 2011-06-22 2011-06-22 具有電荷洩漏補償之電荷泵裝置及其方法

Publications (2)

Publication Number Publication Date
TW201301770A TW201301770A (zh) 2013-01-01
TWI469525B true TWI469525B (zh) 2015-01-11

Family

ID=48137678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100121737A TWI469525B (zh) 2011-06-22 2011-06-22 具有電荷洩漏補償之電荷泵裝置及其方法

Country Status (1)

Country Link
TW (1) TWI469525B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800601B (zh) * 2018-07-13 2023-05-01 南韓商三星電子股份有限公司 積體電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248086B2 (en) * 2003-08-11 2007-07-24 Rambus, Inc. Leakage compensation for capacitors in loop filters
US20110140767A1 (en) * 2009-12-14 2011-06-16 Realtek Semiconductor Corp. Method and Apparatus for Charge Leakage Compensation for Charge Pump with Leaky Capacitive Load

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248086B2 (en) * 2003-08-11 2007-07-24 Rambus, Inc. Leakage compensation for capacitors in loop filters
US20110140767A1 (en) * 2009-12-14 2011-06-16 Realtek Semiconductor Corp. Method and Apparatus for Charge Leakage Compensation for Charge Pump with Leaky Capacitive Load

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800601B (zh) * 2018-07-13 2023-05-01 南韓商三星電子股份有限公司 積體電路

Also Published As

Publication number Publication date
TW201301770A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI509960B (zh) 電荷泵裝置及其控制方法
Ingino et al. A 4-GHz clock system for a high-performance system-on-a-chip design
US8040167B1 (en) Method and apparatus for charge leakage compensation for charge pump
Wu et al. An on-chip calibration technique for reducing supply voltage sensitivity in ring oscillators
TWI411208B (zh) 電荷幫浦裝置及其方法
KR100639677B1 (ko) 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치
CN101588178A (zh) 自偏置锁相环
US8258836B2 (en) Locked loops, bias generators, charge pumps and methods for generating control voltages
CN103346784A (zh) 一种用于锁相环的匹配型电荷泵电路
Ko et al. Reference spur reduction techniques for a phase-locked loop
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
KR20080004072A (ko) 높은 개시 이득과 함께 위상 노이즈/지터를 줄일 수 있는전압 제어 발진기 및 그 방법
TWI469525B (zh) 具有電荷洩漏補償之電荷泵裝置及其方法
Singh et al. Low power low jitter phase locked loop for high speed clock generation
US7961016B2 (en) Charge pump and charging/discharging method capable of reducing leakage current
TWM487576U (zh) 自偏壓鎖相迴路設備及包含自偏壓鎖相迴路設備之以處理器為基礎的系統
Hsieh et al. Minimizing the supply sensitivity of a CMOS ring oscillator through jointly biasing the supply and control voltages
JP2012034212A (ja) 位相ロックループ回路
US7812650B2 (en) Bias voltage generation circuit and clock synchronizing circuit
WO2015143980A1 (zh) 电荷泵的实现电路
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质
JP5799828B2 (ja) 位相ロックループ回路
Xie et al. An Ultra-Low Power Fully Differential Voltage-to-Time Converter with DC Offset Calibration for RF Wake-Up Receivers
TW201547209A (zh) 時脈數據恢復電路
Tajalli et al. A 9 pW/Hz adjustable clock generator with 3-decade tuning range for dynamic power management in subthreshold SCL systems