TW201547209A - 時脈數據恢復電路 - Google Patents

Abstract

一種時脈數據恢復電路，藉由鎖相迴路或延遲鎖定迴路來達成時脈數據恢復的功能。並且所述的時脈數據恢復電路包括控制電壓調整模組，此控制電壓調整模組耦接至鎖相迴路或延遲鎖定迴路中的時脈框選模組，用以調整控制電壓於一個預設電壓範圍中。

Description

時脈數據恢復電路

本發明係關於一種時脈數據恢復電路，特別關於一種具有防鎖死機制的時脈數據恢復電路。

時脈數據恢復電路(Clock and Data Recovery circuit,CDR)被廣泛的應用於各種資料傳輸相關的裝置上。在時脈數據恢復電路中往往藉由鎖相迴路(Phase-Locked Loop,PLL)或是延遲鎖定迴路(Delay-Locked Loop,DLL)來達成時脈數據恢復的功能。然而，鎖相迴路或延遲鎖定迴路在運作上都可能發生「鎖死」的狀態，從而導致整個時脈數據恢復電路乃至於整個資料傳輸裝置的停擺或錯誤。因此，如何避免發生「鎖死」狀態，是一個亟待解決的課題。

有鑑於以上的問題，本發明提出一種時脈數據恢復電路，在判斷其中的迴路鎖死時，重置整個時脈數據恢復電路，以試圖讓其中的迴路正常地鎖定。

依據本發明一個或多個實施例所揭露的一種時脈數據恢復電路，包括時脈延遲模組、相位偵測模組、時脈框選模組與控制電壓調整模組。時脈延遲模組用以接收參考時脈並延遲一 延遲時間後，產生第一時脈。相位偵測模組耦接至時脈延遲模組，用以比較參考時脈與第一時脈間的相位差。時脈框選模組耦接至相位偵測模組與時脈延遲模組，依據相位差以產生控制電壓，所述控制電壓用以控制前述延遲時間。控制電壓調整模組耦接至時脈框選模組與時脈延遲模組，用以調整控制電壓於一個預設電壓範圍中。於本發明一實施例中，當控制電壓小於預設電壓範圍的下限時，控制電壓調整模組至少提升控制電壓至預設電壓範圍的上限。與本發明另一實施例中，當控制電壓大於預設電壓範圍的上限時，控制電壓調整模組至少降低控制電壓至預設電壓範圍的下限。

依據本發明一個或多個實施例所揭露的另一種時脈數據恢復電路，包括震盪模組、相位頻率偵測模組、時脈框選模組與控制電壓調整模組。震盪模組受控於控制電壓，以產生第二時脈。相位頻率偵測模組耦接至震盪模組，用以比較一個參考時脈與第二時脈間的相位差與頻率差。時脈框選模組耦接至相位頻率偵測模組與震盪模組，依據相位差與頻率差以產生前述控制電壓。控制電壓調整模組耦接至時脈框選模組與震盪模組，用以調整控制電壓於一個預設電壓範圍中。其中當控制電壓小於預設電壓範圍的下限時，控制電壓調整模組提升控制電壓至預設電壓範圍的上限。

以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之 專利申請範圍更進一步之解釋。

1、4‧‧‧時脈數據恢復電路

11‧‧‧時脈延遲模組

13‧‧‧相位偵測模組

15、45‧‧‧時脈框選模組

17、47‧‧‧控制電壓調整模組

171‧‧‧開關單元

173、175‧‧‧比較器

177‧‧‧閂鎖器

178、179、182‧‧‧反相器

180、181‧‧‧反及閘

183‧‧‧電晶體

185‧‧‧溫度補償單元

41‧‧‧震盪模組

43‧‧‧相位頻率偵測模組

G_ND‧‧‧接地端

LOCK‧‧‧鎖定訊號

R₁₇‧‧‧電阻

T₁‧‧‧第一時間點

T₂‧‧‧第二時間點

T3‧‧‧第三時間點

V_ctrl‧‧‧控制電壓

V_DD‧‧‧高電壓端點

V_REFH‧‧‧第一參考電壓

V_REFL‧‧‧第二參考電壓

V_XLOCK‧‧‧鎖死指示訊號

V_LOCK‧‧‧鎖定指示訊號

Q‧‧‧輸出端

S、R‧‧‧輸入端

mode1、mode2‧‧‧模示訊號

第1圖係依據本發明一實施例的時脈數據恢復電路功能方塊圖。

第2圖係依據本發明一實施例的時脈延遲模組電路示意圖。

第3圖係依據本發明一實施例的控制電壓調整模組電路示意圖。

第4圖係依據本發明一實施例的時脈數據恢復電路功能方塊圖。

第5圖係依據本發明一實施例的時脈數據恢復電路中各信號的時序圖。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

關於依據本發明一實施例所揭露的一種時脈數據恢復電路(clock-data recovery circuit,DCR)請參照第1圖，其係依據本發明一實施例的時脈數據恢復電路功能方塊圖。如第1圖所 示，時脈數據恢復電路1可以包括時脈延遲模組11、相位偵測模組13、時脈框選模組15與控制電壓調整模組17。其中相位偵測模組13耦接至時脈延遲模組11，時脈框選模組15耦接至相位偵測模組13與時脈延遲模組11，控制電壓調整模組17耦接至時脈框選模組15與時脈延遲模組11。

時脈延遲模組11用以接收參考時脈並延遲一延遲時間後，產生第一時脈。實作上，請參照第2圖，其係依據本發明一實施例的時脈延遲模組電路示意圖。如第2圖所示，時脈延遲模組11可以包含三個串接的壓控延遲單元(voltage control delay cell)111至115。以壓控延遲單元111舉例來說，壓控延遲單元111的傳輸延遲(propagation delay)可以依據一個控制電壓而在0.1奈秒(nano-second)與0.5奈秒之間變動。因此時脈延遲模組11可以受控於控制電壓，而提供0.3奈秒至1.5奈秒的延遲時間。也就是說，當時脈延遲模組11受控於控制電壓而提供1.0奈秒的延遲時間，時脈延遲模組11在接收參考時脈後產生第一時脈，並於1.0奈秒後送出第一時脈。

相位偵測模組13用以比較參考時脈與第一時脈以得到參考時脈與第一時脈之間的相位差。在一種實作方式中，相位偵測模組13可以包含一個互斥或閘(exclusive-or gate)，這個互斥或閘的兩個輸入端分別用來接收參考時脈與第一時脈。而當參考時脈的邏輯位準(logic level)與第一時脈的邏輯位準不同的時候，這個互斥或閘的輸出訊號的邏輯位準為高，當參考時脈的邏 輯位準與第一時脈的邏輯位準相同的時候，這個互斥或閘的輸出訊號的邏輯位準為低。藉此，可以由這個輸出訊號的邏輯位準為高的時間區間的長短，來判斷並計算第一時脈與參考時脈之間的相位差。

時脈框選模組15依據相位差以產生控制電壓，所述控制電壓透過耦接至時脈延遲模組11的一個電壓節點而傳輸給時脈延遲模組11，以控制時脈延遲模組11的延遲時間。在一種實施方式中，時脈框選模組15可以包含一個電荷泵浦(charge pump)與一個迴路濾波器(loop filter)。電荷泵浦電性連接至相位偵測模組13以依據相位差來決定對迴路濾波器注入或抽出電荷(電流)的時間長短，迴路濾波器因此相應的調整其中的一個電壓節點上，要傳遞給時脈延遲模組11的控制電壓。

控制電壓調整模組17用以調整控制電壓於一個預設電壓範圍中。於一個實施例中，當該控制電壓小於該預設電壓範圍的下限時，該控制電壓調整模組至少提升該控制電壓至該預設電壓範圍的上限。具體而言，於此實施例中，控制電壓調整模組17藉由將時脈框選模組15中用來將控制電壓傳送給時脈延遲模組11的那個電壓節點耦接到一個高電壓端點來將控制電壓提升至預設電壓範圍的上限。於另一個實施例中，當該控制電壓大於該預設電壓範圍的上限時，該控制電壓調整模組至少降低該控制電壓至該預設電壓範圍的下限。具體而言，於此實施例中，控制電壓調整模組17藉由將時脈框選模組15中用來將控制電壓傳送 給時脈延遲模組11的那個電壓節點耦接到一個低電壓端點來將控制電壓提升至預設電壓範圍的上限。

以下以控制電壓調整模組17將時脈框選模組15中用來將控制電壓傳送給時脈延遲模組11的那個電壓節點耦接到一個高電壓端點，來將控制電壓提升至預設電壓範圍的上限的實施例來舉例說明其運作方式。具體來說，請參照第3圖，其係依據本發明一實施例的控制電壓調整模組電路示意圖。如第3圖所示，控制電壓調整模組17可以包括開關單元171、比較器173、比較器175與閂鎖器(latch)177。其中開關單元171的第一端171a耦接至高電壓端點V_DD，開關單元171的第二端171b耦接至前述電壓節點以用來選擇性地在控制電壓V_ctrl與高電壓端點間建立電力路徑，使控制電壓V_ctrl被拉高。比較器173的負輸入端連接至前述電壓節點，而比較器173的正輸入端連接至一個電壓源以接收第一參考電壓V_REFH。比較器175的正輸入端連接至前述電壓節點，而比較器175的負輸入端連接至一個電壓源以接收第二參考電壓V_REFL。

比較器173用來比較第一參考電壓V_REFH與控制電壓V_ctrl。而比較器175用來比較第二參考電壓V_REFL與控制電壓V_ctrl。藉此，可以從比較器173與比較器175一共得到兩個比較結果，從這兩個比較結果得知控制電壓V_ctrl的電壓值是否介於第一參考電壓V_REFH的電壓值與第二參考電壓V_REFL的電壓值之間。也就是說，如果第一參考電壓V_REFH的電壓值大於第二參考 電壓V_REFL的電壓值，則所述的預設電壓範圍的上限可以是第一參考電壓V_REFH而下限可以是第二參考電壓V_REFL。更明確來說，當控制電壓V_ctrl大於第一參考電壓V_REFH則比較器173的輸出電壓的邏輯位準為低電壓，而同時因為控制電壓V_ctrl大於第二參考電壓V_REFL因此比較器175的輸出電壓邏輯位準為高電壓。當控制電壓V_ctrl介於第一參考電壓V_REFH與第二參考電壓V_REFL之間，則比較器173的輸出電壓的邏輯位準為高電壓，而比較器175的輸出電壓邏輯位準為高電壓。當控制電壓V_ctrl小於第二參考電壓V_REFL則比較器173的輸出電壓的邏輯位準為高電壓，而比較器175的輸出電壓邏輯位準為低電壓。因此可以藉由兩個比較器所輸出的電壓的邏輯位準，來判斷控制電壓V_ctrl是否介於兩個參考電壓之間。

閂鎖器(Latch)177的輸入端S接收前述比較器173比較結果，而閂鎖器177的輸入端R接收前述比較器175的比較結果，也就是兩個比較器的輸出電壓的邏輯位準，並且閂鎖器177的輸出端Q耦接至開關單元171的控制端171c。藉此，閂鎖器177根據前述比較器173比較結果與比較器175的比較結果選擇性地控制開關單元177的導通與否。於一個具體的實施例中，請一併參照第3圖與下表一，其中表一係依據本發明一實施例的閂鎖器的輸入輸出真值表。

藉由如表一的真值表，如第3圖所示把閂鎖器177的輸入端S耦接到比較器173的輸出端，把閂鎖器177的輸入端R耦接到比較器175的輸出端，可以把閂鎖器177的輸出端Q更耦接一個反相器(inverter)178的輸入端，並且把反相器178的輸出端耦接至開關單元171的控制端171c。如果當開關單元171如第3圖所示是一個P型金屬氧化物場效電晶體，則當控制電壓V_ctrl小於第二參考電壓V_REFL時，因為反相器178的輸出端的邏輯位準會是低電壓，所以開關單元171會被導通而在高電壓端點V_DD與所述電壓節點之間形成電力路徑，從而將控制電壓V_ctrl的電壓值拉至與高電壓端點V_DD的電壓值接近。接著，當控制電壓V_ctrl的電壓值被拉高到稍微大於第一參考電壓V_REFH的電壓值時，如上述表一可以知道閂鎖器177的輸出端Q的電壓位準會是低電壓，從而使的反相器178的輸出端的邏輯位準會是高電壓。因此開關單元171會被截止(cut-off)，因此從高電壓端點V_DD到前述電壓節點的電力路徑被中斷，前述電壓節點上的控制電壓V_ctrl的電壓值因此被維持在稍高於第一參考電壓V_REFH的電壓值，如此一來等於整個時脈數據恢復電路1被重置了。之後當相位偵測模組13與時脈框選模組15重新開始依據參考時脈與第一時脈來調 整控制電壓V_ctrl時，控制電壓V_ctrl的電壓值會被拉低，而介於第一參考電壓V_REFH與第二參考電壓V_REFL之間，此時依據表一的真值表，因為閂鎖器177的輸出端Q的電壓位準會延續前一次的電壓位準，所以反相器178的輸出端的電壓位準會保持在高電壓，開關單元171因此在這個「正常鎖定範圍」內不會被導通。於另一個實施例中，也可以直接把栓鎖器177的輸出端Q’(未繪示)用來控制前述開關單元171。

於本發明一實施例中，控制電壓調整模組17可以更包括耦接於反相器178的輸出端的反相器179、反及閘180、反及閘181、反相器182、電晶體183與電阻R₁₇。其中反及閘180的一個輸入端耦接至反相器179的輸出端以接收鎖定指示訊號V_LOCK，而另一個輸入端耦接至一個模式訊號mode1。反及閘181的一個輸入端耦接至反及閘180的輸出端，而另一個輸入端耦接至一個模式訊號mode2。反相器182的輸入端耦接至反及閘181的輸出端，而反相器182的輸出端耦接至電晶體183的控制端。電晶體183的一端耦接於接地端G_ND，而電晶體183的另一端與高電壓端點V_DD之間耦接了電阻R₁₇，藉此來輸出鎖定訊號LOCK。當時脈數據恢復電路1發生鎖死，則依據鎖定指示訊號V_LOCK、模式訊號mode1與模式訊號mode2可以調整鎖定訊號LOCK，以對外部的裝置請求送出較易於鎖定的參考時脈。

於本發明再一實施例中，如第3圖所示，控制電壓調整模組17可以更包括一個用來提供第一參考電壓V_REFH與第二 參考電壓V_REFL的溫度補償單元185。更明確的說，於此實施例中，第一參考電壓V_REFH與第二參考電壓V_REFL不是定值，而會隨溫度而改變。於一種實作方式中，溫度補償單元185是一個能隙參考電壓電路(bandgap reference)，其輸出電壓值與溫度的關係可以是一次曲線或二次曲線。於另一種實作方式中，溫度補償單元185可以包括溫度感測元件、一個控制電路、一個數位類比轉換器與一個儲存元件。其中溫度感測元件、儲存元件與數位類比轉換器都與控制電路電性連接。溫度感測元件用以感測時脈數據恢復電路所在的環境的溫度。儲存元件中可以儲存有第一參考電壓V_REFH與溫度的關係的對照表以及第二參考電壓V_REFL與溫度的關係的對照表。所述的兩個對照表可以由時脈數據恢復電路的設計者預先依據實際量策結果來設計並儲存。

控制電路接收到溫度感測元件所感測到的溫度後，從儲存元件中查找到對應的第一參考電壓V_REFH的電壓值與第二參考電壓V_REFL的電壓值，而後控制電路據此控制數位類比轉換器輸出第一參考電壓V_REFH與第二參考電壓V_REFL。於此實施例中，因為第一參考電壓V_REFH與第二參考電壓V_REFL會隨溫度而改變，因此預設電壓範圍也會隨溫度而改變。如此的時脈數據恢復電路在高溫或低溫的環境下，預設電壓範圍也會對應的改變，從而更能適應高溫環境或低溫環境。

依據本發明一實施例所揭露的另一種時脈數據恢復電路，請參照第4圖，其係依據本發明一實施例的時脈數據恢復 電路功能方塊圖。如第4圖所示，時脈數據恢復電路4可以包括震盪模組41、相位頻率偵測模組43、時脈框選模組45與控制電壓調整模組47。相位頻率偵測模組43耦接至震盪模組41，時脈框選模組45耦接至相位頻率偵測模組43與震盪模組41，控制電壓調整模組47耦接至時脈框選模組45與震盪模組41。

震盪模組41受控於控制電壓，以產生第二時脈。具體而言，震盪模組41可以是一個壓控震盪器(voltage control oscillator,VCO)。關於壓控震盪器(VCO)的技術細節於此不再贅述。

相位頻率偵測模組43用以比較一個參考時脈與第二時脈間的相位差與頻率差。在一般的作法中，震盪模組41的輸出端與相位頻率偵測模組43之間可以更耦接一個除頻器(frequency divider)，用來將第二時脈除頻，並且相位頻率偵測模組43比較被除頻後的時脈與參考時脈間的相位差與頻率差，實作方法大致類似於前述相位偵測模組13，於此不再贅述。

時脈框選模組45依據相位差與頻率差以產生前述控制電壓。控制電壓調整模組47用以調整控制電壓於一個預設電壓範圍中。其中當控制電壓小於預設電壓範圍的下限時，控制電壓調整模組提升控制電壓至預設電壓範圍的上限。實作方法分別類似於前述時脈框選模組15與前述控制電壓調整模組17，因此不再贅述。

接下來，請一併參照第1圖、第3圖與第5圖以說 明本發明實作上的效果，其中第5圖係依據本發明一實施例的時脈數據恢復電路中各信號的時序圖。如第5圖所示，在第一時間點T₁時，由於參考時脈CLK_REF與第一時脈CLK₁在系統中受到干擾，導致相位偵測模組13沒辦法偵測到正常的相位差，因此導致控制電壓V_ctrl的電壓值從第一時間點開始異常下降，最後在第二時間點T₂的時候，控制電壓V_ctrl的電壓值下降到低於第二參考電壓V_REFL的電壓值。因此，在第二時間點T₂開始，控制電壓調整模組17中的閂鎖器177的輸出端Q的輸出訊號，也就是「鎖死指示訊號V_XLOCK」的邏輯位準變成高電壓，表示此時整個時脈數據恢復電路1發生了鎖死。因此控制電壓調整模組17中的開關單元171被導通，而在時脈框選模組15中用來耦接至時脈延遲模組11的電壓節點與高電壓端點V_DD之間形成電力路徑，因此可以從第5圖中看到控制電壓V_ctrl的電壓值從第二時間點T₂左右開始上升。而到了第三時間點T₃時，控制電壓V_ctrl的電壓值恰好大於第一參考電壓V_REFH的電壓值，此時鎖死指示訊號V_XLOCK的邏輯位準變成低電壓，因此開關單元171被截止，而使得從高電壓端點V_DD到控制電壓V_ctrl所在的電壓節點之間的電力路徑中斷，也就是控制電壓調整模組17停止「重置」控制電壓V_ctrl，而由相位偵測模組13與時脈框選模組15來重新試圖調整控制電壓V_ctrl以使整個時脈數據恢復電路1重新鎖定。

藉由本發明所揭露的時脈數據恢復電路，利用控制電壓調整模組判斷用來控制延遲時間或震盪頻率的控制電壓是否 低於預設電壓範圍的下限。並且當控制電壓低於預設電壓範圍的下限時，將控制電壓提高至預設電壓範圍的上限，並藉此試圖讓迴路重新達到鎖定。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

17‧‧‧控制電壓調整模組

171‧‧‧開關單元

173、175‧‧‧比較器

177‧‧‧閂鎖器

178、179、182‧‧‧反相器

180、181‧‧‧反及閘

183‧‧‧電晶體

185‧‧‧溫度補償單元

R₁₇‧‧‧電阻

G_ND‧‧‧接地端

LOCK‧‧‧鎖定訊號

V_ctrl‧‧‧控制電壓

V_DD‧‧‧高電壓端點

V_REFH‧‧‧第一參考電壓

V_REFL‧‧‧第二參考電壓

V_XLOCK‧‧‧鎖死指示訊號

V_LOCK‧‧‧鎖定指示訊號

S、R‧‧‧輸入端

Q‧‧‧輸出端

mode1、mode2‧‧‧模示訊號

Claims (18)

1. 一種時脈數據恢復電路，包括：一時脈延遲模組，用以接收一參考時脈並延遲一延遲時間後，產生一第一時脈；一相位偵測模組，耦接該時脈延遲模組，用以比較該參考時脈與該第一時脈間的一相位差；一時脈框選模組，耦接該相位偵測模組與該時脈延遲模組，依據該相位差以產生一控制電壓，該控制電壓用以控制該延遲時間；以及一控制電壓調整模組，耦接該時脈框選模組與該時脈延遲模組，用以調整該控制電壓於一預設電壓範圍中。
2. 如申請專利範圍第1項所述的時脈數據恢復電路，其中該時脈延遲模組與該時脈框選模組之間定義有一電壓節點，該時脈框選模組經該電壓節點傳輸該控制電壓至該時脈延遲模組，且該控制電壓調整模組耦接該電壓節點。
3. 如申請專利範圍第2項所述的時脈數據恢復電路，其中該控制電壓調整模組選擇性地將該電壓節點耦接至一高電壓端點。
4. 如申請專利範圍第3項所述的時脈數據恢復電路，其中該控制電壓調整模組包括：一開關單元，具有一控制端、一第一端與一第二端，該第一端耦接至該高電壓端點，該第二端耦接該電壓節點；一第一比較器，用以接收並比較一第一參考電壓與該控 制電壓；一第二比較器，用以接收並比較一第二參考電壓與該控制電壓；以及一閂鎖器，耦接該控制端、該第一比較器與該第二比較器，分別接收該第一比較器與該第二比較器的比較結果，據以選擇性地導通該開關單元；其中該預設電壓範圍的上限為該第一參考電壓，該預設電壓範圍的下限為該第二參考電壓。
5. 如申請專利範圍第4項所述的時脈數據恢復電路，其中當該控制電壓小於該第一參考電壓與該第二參考電壓時，該閂鎖器導通該開關單元。
6. 如申請專利範圍第4項所述的時脈數據恢復電路，其中當該控制電壓大於該第一參考電壓與該第二參考電壓時，該閂鎖器截止該開關單元。
7. 如申請專利範圍第4項所述的時脈數據恢復電路，其中該控制電壓調整模組更包括一溫度補償單元，該溫度補償單元電性耦接至該第一比較器與該第二比較器，該溫度補償單元用以依據一環境溫度，調整該第一參考電壓與該第二參考電壓。
8. 如申請專利範圍第1項所述的時脈數據恢復電路，其中當該控制電壓小於該預設電壓範圍的下限時，該控制電壓調整模組至少提升該控制電壓至該預設電壓範圍的上限。
9. 如申請專利範圍第1項所述的時脈數據恢復電路，其中當該控 制電壓大於該預設電壓範圍的上限時，該控制電壓調整模組至少降低該控制電壓至該預設電壓範圍的下限。
10. 一種時脈數據恢復電路，包括：一震盪模組，受控於一控制電壓，以產生一第二時脈；一相位頻率偵測模組，耦接該震盪模組，用以比較一參考時脈與該第二時脈間的一相位差與一頻率差；一時脈框選模組，耦接該相位頻率偵測模組與該震盪模組，依據該相位差與該頻率差以產生該控制電壓；以及一控制電壓調整模組，耦接該時脈框選模組與該震盪模組，用以調整該控制電壓於一預設電壓範圍中。
11. 如申請專利範圍第10項所述的時脈數據恢復電路，其中該震盪模組與該時脈框選模組之間定義有一電壓節點，該時脈框選模組經該電壓節點傳輸該控制電壓至該震盪模組，且該控制電壓調整模組耦接該電壓節點。
12. 如申請專利範圍第11項所述的時脈數據恢復電路，其中該控制電壓調整模組選擇性地將該電壓節點耦接至一高電壓端點。
13. 如申請專利範圍第12項所述的時脈數據恢復電路，其中該控制電壓調整模組包括：一開關單元，具有一控制端、一第一端與一第二端，該第一端耦接至該高電壓端點，該第二端耦接該電壓節點；一第一比較器，用以接收並比較一第一參考電壓與該控制電壓； 一第二比較器，用以接收並比較一第二參考電壓與該控制電壓；以及一閂鎖器，耦接該控制端、該第一比較器與該第二比較器，分別接收該第一比較器與該第二比較器的比較結果，據以選擇性地導通該開關單元；其中該預設電壓範圍的上限為該第一參考電壓，該預設電壓範圍的下限為該第二參考電壓。
14. 如申請專利範圍第13項所述的時脈數據恢復電路，其中當該控制電壓小於該第一參考電壓與該第二參考電壓時，該閂鎖器導通該開關單元。
15. 如申請專利範圍第13項所述的時脈數據恢復電路，其中當該控制電壓大於該第一參考電壓與該第二參考電壓時，該閂鎖器截止該開關單元。
16. 如申請專利範圍第13項所述的時脈數據恢復電路，其中該控制電壓調整模組更包括一溫度補償單元，該溫度補償單元電性耦接至該第一比較器與該第二比較器，該溫度補償單元用以依據一環境溫度，調整該第一參考電壓與該第二參考電壓。
17. 如申請專利範圍第10項所述的時脈數據恢復電路，其中當該控制電壓小於該預設電壓範圍的下限時，該控制電壓調整模組至少提升該控制電壓至該預設電壓範圍的上限。
18. 如申請專利範圍第10項所述的時脈數據恢復電路，其中當該控制電壓大於該預設電壓範圍的上限時，該控制電壓調整模組 至少降低該控制電壓至該預設電壓範圍的下限。