TWI406506B - 頻率合成器中防止週期差異之改良式系統及方法 - Google Patents

頻率合成器中防止週期差異之改良式系統及方法 Download PDF

Info

Publication number
TWI406506B
TWI406506B TW098115034A TW98115034A TWI406506B TW I406506 B TWI406506 B TW I406506B TW 098115034 A TW098115034 A TW 098115034A TW 98115034 A TW98115034 A TW 98115034A TW I406506 B TWI406506 B TW I406506B
Authority
TW
Taiwan
Prior art keywords
vco
phase
flip
phase error
flop
Prior art date
Application number
TW098115034A
Other languages
English (en)
Other versions
TW201014191A (en
Inventor
Tudor Lipan
Original Assignee
Hittite Microwave Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hittite Microwave Corp filed Critical Hittite Microwave Corp
Publication of TW201014191A publication Critical patent/TW201014191A/zh
Application granted granted Critical
Publication of TWI406506B publication Critical patent/TWI406506B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

頻率合成器中防止週期差異之改良式系統及方法
本發明係關於一種頻率合成器中防止週期差異之改良式方法及系統。
相關申請案
本申請案主張根據U.S.C.第35條第119、120、363、365款及C.F.R.第37條第1.55與1.78款於2008年5月6日申請的美國臨時申請案序號61/126,702之權利及優先權，其係以此引用的方式併入於此。
頻率合成器實際上係用於所有無線裝置中以建立該無線裝置操作之基本頻率。無線通信常常需要改變該操作頻率。改變該無線裝置的頻率所需要之時間量一般係期間該無線裝置無法正常發揮功能(即，其無法在改變頻率時發送或接收資料)之時間。無線應用對成本極敏感，因此用於實現頻率的快速切換之一方法極重要。無線器件之可靠性亦極重要，而類比方法趨向於更大、成本更大且常常不及其數位對應物可靠。大多數現代的整合式頻率合成器使用稱為一相位頻率偵測器(PFD)之一裝置，其測量該參考(REF)與該壓控振盪器(VCO)之間的相位及頻率之差異。經典的PFD受困於一稱為週期差異之問題，其導致改變頻率之時間更長。建立輸出向上與向下切換信號之PFD遵照該等REF及VCO輸入來行動，該等切換信號進而將電流驅動至控制該壓控振盪器之一迴路濾波器上。當該等REF與 VCO信號係同相時，向上與向下脈衝兩者皆短暫而相等。當該合成器改變頻率時，最初該VCO信號頻率不再等於該REF信號頻率。若該VCO頻率略不同於該REF，則該相位誤差將積聚而該等向上/向下脈衝將具有不同的持續時間，此與該相位誤差成比例。隨著該誤差增加，該充電幫浦將開啟更長時間，因此抽吸至該迴路濾波器內的電荷將成比例增加。但是，當該相位誤差超過360度時，其繞回至零，而總結果係將該充電幫浦接通很短的時間週期，因此受推動至迴路濾波器內的校正電荷往回朝零下降，而無關於在頻率方面存在明顯誤差之事實。此導致該經VCO分割的信號相對於該REF相差一週期，而在所需新頻率之方向上調諧該VCO之速率將減小或甚至可以暫時反轉。淨結果係該VCO從開始頻率改變為最終頻率之時間增加，而鎖定至該新頻率之總時間亦增加。一方法偵測到一週期差異即將出現而接通一額外的充電幫浦電流單元。此向該迴路濾波器輸出一恆定電流或從該迴路濾波器移除一恆定電流(取決於該VCO調諧電壓是否需要增加或減小以獲取新的頻率)。效果係增加該PFD之線性範圍。由於該電流係恆定而非一脈動電流而保持穩定性。若該相位誤差再次增加至另一週期差異係可能之一點，則其接通另一充電幫浦單元。此一直繼續到偵測到該VCO頻率已越過所需頻率為止。接著開始逐個切斷該等額外的充電幫浦單元直至已將其全部切斷，而使得該頻率安定。此方法之一缺點係其需要給該幫浦添加成本、複雜性及寄生電容而因此限制其上 部操作頻率之額外的類比電路。在大多數應用中，將週期差異一起消除而產生快得多之鎖定時間便足矣。其他方法應用可能相當複雜之類似技術。一些方法需要該VCO之更複雜而敏感的時序，其他則需要多工器與計數器之一複雜的混合。
因此，本發明之一目的係提供一種頻率合成器中防止週期差異之改良式系統及方法。
本發明之另一目的係提供不需任何額外類比電路之用於防止週期差異之此一改良式系統及方法。
本發明之另一目的係提供可在數位電路中實施之用於防止週期差異之此一改良式系統及方法。
本發明之另一目的係提供無需額外之大而昂貴的類比硬體而實現頻率獲取時間的明顯減少之用於防止週期差異之此一改良式系統及方法。
本發明之另一目的係提供其中所添加的數位電路在面積及成本方面係最小之用於防止週期差異之此一改良式系統及方法。
本發明係由以下認識產生，即可藉由決定經分割的VCO與該參考之間的相位誤差及一週期差異是否即將出現及在哪一方向上、接著在數量及方向方面修改經分割的VCO之相位以將該相位誤差減小至小於一週期來防止在一頻率合成器中的週期差異；可藉由暫時修改該VCO除數來實現相移。淨效果係令該充電幫浦在所需極性保持處於或接近其 最大增益。
但是，在其他具體實施例中，本標的發明無需實現所有此等目的，而其申請專利範圍不會受限於能夠實現此等目的之結構或方法。
本發明之特徵係一種具有防止週期差異之頻率合成器系統，其包括一壓控振盪器(VCO)、一VCO除法器及用於為該VCO除法器定義一預定除數之一VCO除法器控制器。一相位頻率偵測器(PFD)係回應於一參考及該VCO除法器輸出以決定在該參考與VCO除法器輸出之間的任何相位誤差、一完整週期差異之一相位誤差是否已出現及該週期差異之方向。一狀態機係回應於該週期差異之方向以重設該相位頻率偵測器並驅動該VCO除法器控制器來修改該預定除數以在該方向上改變在該相位偵測器處的經分割信號之相位以將該相位誤差減小為小於一參考週期。
在較佳具體實施例中，該相位頻率偵測器可包括用於指示一週期差異何時已出現及其方向之一飽和電路。該相位頻率偵測器可包括一用於識別在一重設週期期間出現之一週期差異飽和的重設飽和解析器電路。該相位頻率偵測器可包括用於回應於一參考脈衝來設定之一主參考正反器、用於回應於一VCO脈衝來設定之一主VCO正反器及用於重設該等主正反器之一重設電路。該飽和電路可包括：一飽和參考正反器，其係用於回應於在將該主參考正反器設定用以提供識別一向上週期差異之一向上飽和信號時出現之一第二參考脈衝來進行設定；一飽和VCO正反器，其係用 於回應於在將該主VCO正反器設定用以提供指示一向下週期差異之一向下飽和信號時出現之一第二VCO脈衝來進行設定。該重設飽和解析器電路可包括：一參考飽和OR閘極，其具有來自該主參考正反器的設定輸出之一輸入與來自用於在該第二參考脈衝出現於該重設期間時設定該飽和參考正反器的重設電路之一第二反相輸入；及一VCO飽和OR閘極，其具有來自該主VCO正反器的設定輸出之一輸入與來自用於在該第二VCO脈衝出現於該重設期間時設定該VCO飽和正反器的重設電路之一第二反相輸入。
本發明之特徵還係一種頻率合成器中防止週期差異之改良式方法，其包括：決定在一經分割的VCO與參考之間的相差誤差；決定一完整週期差異之一相位誤差是否已出現及在哪一方向上；以及在數量及方向上改變該經VCO分割的相位以將該相位誤差減小為小於一參考週期以令該充電幫浦保持處於或接近最大增益直至該VCO接近鎖定而該相位誤差保持低於2＊ PI為止。
在較佳具體實施例中，可藉由修改該VCO除數來偏移該經分割的VCO之相位，從而改變該相位。
本發明之特徵還係一種防止週期差異之改良式方法，其包括：決定在一經分割的VCO與一參考之間的相位誤差；驅動一主動迴路濾波器來提供大小與在範圍+/- 2＊ PI內的相位誤差成比例之一輸出；以及令該經分割的VCO相位誤差接近但小於絕對值(2＊ PI)，從而使得當該VCO係失鎖時在正確極性該控制信號之輸出保持處於或接近最大值而僅 在該VCO接近鎖定且經分割的相位誤差係小於絕對值(2＊ PI)時減小該校正信號。
在一較佳具體實施例中，該主動迴路濾波器可包括一充電幫浦。
除較佳具體實施例或下面揭示的具體實施例外，本發明能夠採取其他具體實施例而且能夠以各種方式來實作或實施。因此，應瞭解本發明在其應用方面不限於下面說明中所提出或圖中所解說的組件構造及配置之細節。若本文僅說明一具體實施例，則本發明之申請專利範圍不限於該具體實施例。此外，除非有明確而令人信服的證據表示一特定的排除、限制或否認，否則不應從限制的角度來解讀其申請專利範圍。
圖1中顯示一先前技術的相位頻率偵測器(PFD)10，其包括一對正反器：主參考正反器12及主VCO正反器14，連同NAND閘極16及延遲電路18。在正常操作中，一參考信號在線20上呈現於主參考正反器12處並將其設定為在輸出22上提供該向上信號。該VCO信號呈現於線24上，而此進而設定VCO正反器14，該VCO正反器14進而在輸出26上提供該向下信號。當該參考輸入與VCO輸入同相出現，在輸出22與26上該等向上與向下信號亦會如此，從而使得該迴路濾波器中的電荷幫浦受到同樣影響。當其係異相時，例如，當在輸入24上的VCO信號落後於在輸入20上的參考信號時，則在輸出22上的向上信號將開始得較早而因此比在 輸出26上稍後呈現的向下信號更長。此透過在該迴路濾波器中的充電幫浦提供一更大電荷，而稍快一點地驅動該VCO信號24以再一次趕上該參考信號20。在該向上與向下信號兩者皆出現後，在NAND閘極16的每一輸入28與30處存在一邏輯一，該NAND閘極16在其輸出32處提供一邏輯零，此透過延遲18重設主正反器12及14。此先前技術相位頻率偵測器所存在之一問題係若在輸入20與24上的參考信號與經VCO分割信號之間的相位差或相位誤差變成大於一完整週期，則該相位頻率偵測器10仍然不知道此點而一所謂的週期差異將出現。例如，若該相位誤差低於360°，則該系統按設計來工作。但是，若該相位誤差超過360°，例如365°，則該系統僅看見一5°誤差，並回應於僅一5°誤差而仍然不知道一額外的360°完整週期差異已出現之事實。換言之，PFD至CP的輸出電流係與輸入相位差成比例，較大的相位誤差引起大輸出電流來校正該VCO。但是，當該相位誤差超過360度時，該輸出電流下降至零而其係與相位誤差模數2＊ PI成比例。
可參考圖2A及2B來看出此點，圖中該經VCO分割的信號40係顯示為越來越落後於該參考信號42。用於該頻率合成器44之除法器比率係設定於某一值，例如100，如圖2A所示。由於該經VCO分割的信號40越來越落後於該參考信號42，因此該向上信號46變得越來越大直至最後在一完整週期差異處(如在48處)，該系統反轉來僅針對該完整週期與剩餘誤差之間的差進行補償而忽略已相差一完整週期之 事實。向下信號50已對應於該VCO除法器信號40如平常一樣繼續。在迴路52中的圖2A之區域在圖2B中係顯示為放大。在該圖中可看出隨著該向上信號46隨每一增加的脈衝54、56、58、60變得越大，其最終超過一完整週期(如在48處，在此58與60合併)而該系統再次作出反應而忽略該完整週期差異。當在相同的經VCO分割週期期間接收兩個參考時脈或在相同的參考週期期間接收來自該VCO除法器的兩個VCO時脈時，此週期差異問題出現。來自該充電幫浦之所得輸出電流61(圖2C)增加至Imax ，接著在週期差異出現時往回下降至零。
若採用一相位頻率偵測器10a(圖3)，則依據本發明藉由包括飽和參考正反器72與飽和VCO正反器74之飽和電路70來與主正反器12a、14a、NAND閘極16a及延遲18a之習知的相位頻率偵測器組件互補。亦可存在一重設飽和解析器電路76，其包括參考OR閘極78與反相器80及具有反相器84之VCO OR閘極82。藉由此電路，當滿足該兩個條件(即在相同VCO週期期間接收的兩個參考時脈或在相同參考週期期間接收的兩個VCO時脈)之任一者時，適當的互補飽和正反器72、74係設定並令在輸出22a與26a處之適當的向上與向下脈衝保持為高。其亦提供傳出至一小狀態機之up sat(向上飽和)與down sat(向下飽和)旗標(將相對於圖4來說明)，其通知該狀態機該相位頻率偵測器已在哪一方向上飽和。
在操作中，在輸入20a上之一第一參考脈衝設定主參考 正反器12a，該主參考正反器12a接著向飽和參考正反器72在輸出22a上提供一般的向上信號且還透過OR閘極78提供一信號。若在藉由一VCO脈衝之呈現來重設該系統以致能NAND閘極16a並透過延遲18a來向主參考正反器12a以及主VCO正反器14a提供重設之前出現一第二參考脈衝，則該第二參考脈衝會向飽和參考正反器72提供在線86上之第二輸入。此接著提供在線88上之up sat信號並提供在線90上之一設定信號，該設定信號係回授至主參考正反器12a以將其保持於開啟位置。該第二參考脈衝之此呈現指示該VCO信號係落後於該參考信號。
相反，若當在線20a上僅存在一參考脈衝時出現在線24a上的兩個VCO脈衝而指示該VCO信號正領先於該參考信號，則在該第二VCO信號出現於線92上後隨即透過OR閘極82設定該飽和VCO正反器74。因此，飽和VCO正反器74提供在線94上之向下飽和信號且還提供在線96上之設定信號以將主VCO正反器14a保持於該設定狀態。如先前一樣，在輸出22a及26a上的向上及向下信號去往在該迴路濾波器中的充電幫浦。但是，在線88及94上的up sat及down sat信號去往該狀態機。因此，依據本發明之相位頻率偵測器10a可識別一週期差異已於何時出現及在哪一方向上並通知該狀態機，該狀態機接著會藉由控制該VCO除法器來補償，相對於圖4來說明此點。另一改良係由包括OR閘極78及82連同其反相器80及84的飽和電路70之實施而產生。飽和電路70確保出現於線86上之一第二參考脈衝或出現於 線92上之一第二VCO脈衝可真正設定相關聯的飽和正反器72、74，即使可能已藉由延遲18a設定一重設信號以重設主正反器12a及14a。該問題之產生係由於，在佔據一有限時間週期的主正反器12a、14a之此重設期間，該第二脈衝(無論其係參考還係VCO)可能出現而該系統可能對其茫然不知。為防止此情況，將該零邏輯重設信號提交給反相器80及84，該等反相器將邏輯一提交給OR閘極78及82。因此，若該第二脈衝出現於線86或92上(實際情況可能如此)，則在一重設期間，透過反相器80或84及相關聯的OR閘極78及82之重設本身將分別向相關聯的飽和正反器72、74提供另一輸入以使得不會忽視該第二脈衝而遺失完整的週期差異。為實現此點，主正反器12a、14a必須係可安定而在線90、96上的setb必須具有比來自延遲18a的rstb更高之優先權。
圖4中顯示依據本發明具有相位頻率偵測器10a之一頻率合成器100連同一壓控振盪器VCO 102與VCO除法器104。圖4中還顯示VCO除法器控制器106與狀態機108。在正常操作中，VCO 102向VCO除法器104提供該信號，在VCO除法器104中藉由除數N0 來分割該信號：在此處之說明中N0 等於100。此一般呈現於線110上且係多工器112向VCO除法器104之預設輸出。但是，隨著向上信號46脈衝(圖5)變得越來越長，最終當處於48時，超過完整週期。此刻，由於該VCO信號落後於該參考信號，因此藉由飽和參考正反器72(圖3)之操作來提供該up sat信號，該飽和參考正反 器72已辨識一完整週期差異。此立即從飽和參考正反器72(圖3)提供該信號ffR1 130(圖5)，其係該up sat信號。繼接收此信號後，狀態機108(圖4)將該除數從顯示於44處的100(圖5)切換為顯示於44'處的84。在132處之接下來參考信號42的負向部分後，狀態機108(圖4)隨即將該除數從在44'處的84改變回到在44"處的100(圖5)，ffR1返回至在131處的零而該系統再次開始以一正常方式操作。當該問題再次出現時(例如在48'處)，再次產生該up sat(FFR1)信號130'，狀態機108(圖4)從在44"處的100切換至在44'''處的84(圖5)，而再一次於參考時脈42之負向斜坡132'上藉由狀態機108(圖4)將在44'''處的84切換回到在44''''處的100(圖5)。此時，狀態機108(圖4)再次傳送出在線114上的飽和重設信號，該信號亦將飽和參考正反器72重設於131'。當藉由在線88、94上之一up sat/down sat信號來通知狀態機108該飽和及其方向時，該狀態機108向多工器112傳送在線116上之一控制信號以從在線110上之正常輸入偏移至在線118上之輸入。其亦傳送在線119上之符號信號以設定在加總器121中的正確符號來加或減在線120上的N1 輸入。例如，若該VCO信號落後於該參考信號，則命令加法器121採用一減號，而正常除數比率N0 (例如100)已從其減去N1 (例如16)以透過多工器112向VCO除法器104提供一84之除數。
本發明還涉及一種頻率合成器中防止週期差異之方法，其係藉由：決定在一經分割的VCO與參考信號之間的相差 誤差；決定一完整週期之一相位誤差是否已出現及在哪一方向上；以及接著在數量及方向上改變該經VCO分割的信號以將該相位誤差減小為小於一參考週期以將該充電幫浦保持處於或接近最大增益直至該VCO接近鎖定而該相位誤差保持低於2＊ PI為止。此係顯示於圖6中，其中方法150藉由偵測在該經分割的VCO與參考信號152之間的相位誤差而開始。就該相位誤差是否大於一週期而作一決定154。若否，則以正常方式對該等充電幫浦作一調整156而該系統返回至步驟152。若其大於一週期(即，該PFD相差一週期)，則決定該週期差異之方向158。若該VCO領先於該參考信號，則增加該除數，即，在步驟160中將N1 與N0 相加。若VCO落後於該參考信號，則減小該除數而從N0 減去該相位調整N1 ，162。在一典型的具體實施例中，決定在一經分割的VCO與一參考之間的相位誤差。一輸出控制信號將一充電幫浦或其他類型的主動迴路濾波器驅動成使得該輸出之大小與在範圍+/-2＊ PI內的相位誤差成比例。接著，藉由修改該VCO除法器並將該經分割的VCO相位誤差保持接近但小於絕對值(2＊ PI)而使得當該VCO係失鎖時在正確極性該控制信號之輸出停止於或接近最大值而僅在該VCO係接近鎖定且該經分割的相位誤差係小於絕對值(2＊ PI)時減小該校正信號，來控制在該PFD處的相位誤差。
在200處解說習知的週期差異(圖7)，連同隨附的VCO頻率202、經相位分割的VCO 204及充電幫浦電流206。圖7A 中顯示所得轉移函數208。相反，在210處顯示對依據本發明之防止週期差異的解說(圖8)，連同隨附的VCO頻率212、經相位分割的VCO 214及充電幫浦電流216。所得之改良式轉移函數218呈現於圖8A中。
儘管在一些圖面而未在其他圖面中顯示本發明之特定特徵，但此僅係為方便起見，因為依據本發明可將每一特徵與其他特徵之任何或所有特徵組合。本文中所使用之詞彙「包括」、「包含」、「有」及「具有」應作廣義及涵蓋的解釋而不限於任何實體互連。此外，不應將標的申請案中所揭示之任何具體實施例視作唯一可行的具體實施例。
此外，在提交本專利之專利申請案期間提出的任何修正案並不否認所申請的申請案中提出之任何請求元件：在合理範圍內預期熟習此項技術者無法草擬一會從字面上涵蓋所有可能等效物之申請專利範圍，許多等效物在修正時係不可預見的而且超出對要提交內容(若有)的合理解釋，作為該修正案之基礎的基本原理與許多等效物可能僅有一切線關係，且/或基於許多其他原因而預期申請者無法說明任何所修正請求項元件之特定非實質替代物。
其他具體實施例將為熟習此項技術者所明白且在隨附申請專利範圍內。
10a‧‧‧相位頻率偵測器
12‧‧‧主參考正反器
12a‧‧‧主參考正反器
14‧‧‧主VCO正反器
14a‧‧‧主VCO正反器
16‧‧‧NAND閘極
16a‧‧‧NAND閘極
18‧‧‧延遲電路/延遲
18a‧‧‧延遲
20‧‧‧參考信號
20a‧‧‧輸出
22‧‧‧輸出
22a‧‧‧輸出
24‧‧‧線
24a‧‧‧線
26‧‧‧輸出
26a‧‧‧輸出
28‧‧‧NAND閘極16的輸入
30‧‧‧NAND閘極16的輸入
32‧‧‧NAND閘極16的輸出
40‧‧‧VCO分割器信號
42‧‧‧參考信號
44‧‧‧頻率合成器
44'‧‧‧頻率合成器
44"‧‧‧頻率合成器
44'''‧‧‧頻率合成器
46‧‧‧向上信號
48‧‧‧完整週期差異處
50‧‧‧向下信號
54、56、58、60‧‧‧脈衝
61‧‧‧輸出電流
70‧‧‧飽和電路
72‧‧‧飽和參考正反器
74‧‧‧飽和VCO正反器
76‧‧‧重設飽和解析器電路
78‧‧‧參考OR閘極
80‧‧‧反相器
82‧‧‧VCO OR閘極
84‧‧‧反相器
86‧‧‧線
88‧‧‧線
90‧‧‧線
92‧‧‧線
94‧‧‧線
96‧‧‧線
100‧‧‧頻率合成器
102‧‧‧壓控振盪器VCO
104‧‧‧VCO除法器
106‧‧‧VCO分割器控制器
108‧‧‧狀態機
110‧‧‧線
112‧‧‧多工器
114‧‧‧線
116‧‧‧線
118‧‧‧線
119‧‧‧線
120‧‧‧線
121‧‧‧加總器
130‧‧‧信號ffR1
152‧‧‧參考信號
202‧‧‧隨附的VCO頻率
204‧‧‧經相位分割的VCO
206‧‧‧充電幫浦電流
214‧‧‧經相位分割的VCO
216‧‧‧充電幫浦電流
熟習此項技術者從上文關於一較佳具體實施例的說明及附圖中可明白其他目的、特徵及優點，圖中：圖1係在一習知的頻率合成器中使用之一先前技術的相 位頻率偵測器(PFD)之一示意性方塊圖；圖2A顯示在解說週期差異的圖1之PFD中出現的特定波形；圖2B係圖2A之波形之一部分的一放大視圖；圖2C顯示來自該充電幫浦之所得輸出電流之一極大放大視圖，其增加至Imax，接著在週期差異出現時往回下降至零；圖3係用於克服週期差異之一依據本發明的改良式PFD之一示意性方塊圖；圖4係使用依據本發明之圖3的改良式PFD之一改良式頻率合成器之一示意性方塊圖；圖5顯示在圖3之PFD中出現的特定波形；圖6係顯示依據本發明防止週期差異之改良式方法之一流程圖；圖7顯示PFD、充電幫浦、經分割VCO之相位及採用習知PFD之VCO的頻率；圖7A顯示針對一習知PFD之一轉移函數；圖8顯示PFD、CP、經分割VCO之相位及採用此防止週期差異之發明的VCO之頻率；及圖8A顯示針對本發明之改良式系統之一轉移函數。
10a‧‧‧相位頻率偵測器
12a‧‧‧主參考正反器
14a‧‧‧主VCO正反器
16a‧‧‧NAND閘極
18a‧‧‧延遲
20a‧‧‧輸出
22a‧‧‧輸出
24a‧‧‧線
26a‧‧‧輸出
70‧‧‧飽和電路
72‧‧‧飽和參考正反器
74‧‧‧飽和VCO正反器
76‧‧‧重設飽和解析器電路
78‧‧‧參考OR閘極
80‧‧‧反相器
82‧‧‧VCO OR閘極
84‧‧‧反相器
86‧‧‧線
88‧‧‧線
90‧‧‧線
92‧‧‧線
94‧‧‧線
96‧‧‧線
114‧‧‧線

Claims (9)

  1. 一種具有防止週期差異之頻率合成器系統，其包含：一壓控振盪器(VCO)；一VCO除法器；一VCO除法器控制器，其用於為該VCO除法器定義一預定除數；一相位頻率偵測器(PFD)，其係回應於一參考及該VCO除法器輸出以決定在該參考與VCO除法器輸出之間的任何相位誤差，該相位頻率偵測器包括一飽和電路，其用於指示一完整週期差異之一相位誤差是否已出現及該週期差異之方向；以及一狀態機，其係回應於該週期差異之該方向以重設該相位頻率偵測器並驅動該VCO除法器控制器來修改該預定除數以在該方向上改變在該相位頻率偵測器處的該經分割信號之相位以將該相位誤差減小為小於一參考週期。
  2. 如請求項1之頻率合成器系統，其中該相位頻率偵測器包括一用於識別在一重設週期期間出現之一週期差異飽和的重設飽和解析器電路。
  3. 如請求項2之頻率合成器系統，其中該相位頻率偵測器包括：一主參考正反器，其用於回應於一參考脈衝來設定；一重設電路，其用於回應於一VCO脈衝來設定之一主VCO正反器及用於重設該主參考正反器及該主VCO正反器。
  4. 如請求項3之頻率合成器系統，其中該飽和解析器電路包括：一飽和參考正反器，其係用於回應於在將該主參考正反器設定用以提供識別一向上週期差異之一向上飽和信號時出現之一第二參考脈衝來進行設定；及一飽和VCO正反器，其係用於回應於在將該主VCO正反器設定用以提供指示一向下週期差異之一向下飽和信號時出現之一第二VCO脈衝來進行設定。
  5. 如請求項4之頻率合成器系統，其中該飽和解析器電路包括：一參考飽和OR閘極，其具有來自該主參考正反器的該設定輸出之一輸入與來自用於在一該第二參考脈衝出現於該重設期間時設定該飽和參考正反器的該重設電路之一第二反相輸入；及一VCO飽和OR閘極，其具有來自該主VCO正反器的該設定輸出之一輸入與來自用於在一該第二VCO脈衝出現於該重設期間時設定該飽和VCO正反器的該重設電路之一第二反相輸入。
  6. 一種頻率合成器中防止週期差異之改良式方法，其包含：決定在一經分割的VCO與參考之間的相位誤差；決定一完整週期差異之一相位誤差是否已出現及在哪一方向上；以及在數量及方向上改變該經分割之VCO之相位以將該相位誤差減小為小於一參考週期，以將該充電幫浦保持處於或接近最大增益直至該VCO係接近鎖定而該相位誤差保持低於2＊ PI。
  7. 如請求項6之頻率合成器中防止週期差異之改良式方法，其中藉由修改該經分割之VCO除數以偏移該經分割的VCO之該相位來改變該相位錯誤。
  8. 一種防止週期差異之改良式方法，其包含：決定在一經分割的VCO與一參考之間的該相位誤差；驅動一主動迴路濾波器來提供大小與在該範圍+/- 2＊ PI內的該相位誤差成比例之一輸出；以及將該經分割的VCO相位誤差保持接近但小於絕對值(2＊ PI)以使得當該VCO係失鎖時在正確極性中之一控制信號之該輸出保持處於或接近最大值而僅在該VCO係接近鎖定且該經分割的相位誤差係小於絕對值(2＊ PI)時減小該控制信號。
  9. 如請求項8之防止週期差異之改良式方法，其中該主動迴路濾波器包括一充電幫浦。
TW098115034A 2008-05-06 2009-05-06 頻率合成器中防止週期差異之改良式系統及方法 TWI406506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12670208P 2008-05-06 2008-05-06
US12/387,525 US7889012B2 (en) 2008-05-06 2009-05-04 System and method for cycle slip prevention in a frequency synthesizer

Publications (2)

Publication Number Publication Date
TW201014191A TW201014191A (en) 2010-04-01
TWI406506B true TWI406506B (zh) 2013-08-21

Family

ID=41264870

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115034A TWI406506B (zh) 2008-05-06 2009-05-06 頻率合成器中防止週期差異之改良式系統及方法

Country Status (5)

Country Link
US (1) US7889012B2 (zh)
EP (1) EP2283575B1 (zh)
CN (1) CN102067452B (zh)
TW (1) TWI406506B (zh)
WO (1) WO2009137031A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165187A (ja) * 2011-02-07 2012-08-30 Fujitsu Telecom Networks Ltd Ｐｌｌ回路
JP5703882B2 (ja) * 2011-03-22 2015-04-22 富士通株式会社 デジタルｐｌｌ回路及びクロック生成方法
CN104160626B (zh) * 2013-03-04 2017-02-22 华为技术有限公司 数字信号的跳周检测方法和纠正方法及相关装置
US9444471B2 (en) 2013-06-06 2016-09-13 Freescale Semiconductor, Inc. Phase detector and phase-locked loop
US9225349B2 (en) * 2013-08-20 2015-12-29 Skyworks Solutions, Inc. Dither-less multi-stage noise shaping fractional-N frequency synthesizer systems and methods
US9584303B1 (en) 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
CN110166045B (zh) * 2019-04-25 2021-06-04 复旦大学 一种提取信号变化沿的快照电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493243A (en) * 1994-01-04 1996-02-20 Level One Communications, Inc. Digitally controlled first order jitter attentuator using a digital frequency synthesizer
US6504437B1 (en) * 2001-06-26 2003-01-07 Agere Systems Inc. Low-noise, fast-lock phase-lock loop with “gearshifting” control

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902920A (en) * 1988-09-26 1990-02-20 General Signal Corporation Extended range phase detector
JP3453006B2 (ja) * 1995-07-07 2003-10-06 パイオニア株式会社 位相同期回路及びディジタル信号再生装置
US6256362B1 (en) * 1998-06-30 2001-07-03 Texas Instruments Incorporated Frequency acquisition circuit and method for a phase locked loop
US6265902B1 (en) * 1999-11-02 2001-07-24 Ericsson Inc. Slip-detecting phase detector and method for improving phase-lock loop lock time
US6441691B1 (en) * 2001-03-09 2002-08-27 Ericsson Inc. PLL cycle slip compensation
US7003065B2 (en) * 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
US6556086B2 (en) * 2001-05-31 2003-04-29 Analog Devices, Inc. Fractional-N synthesizer and method of synchronization of the output phase
US6771096B1 (en) * 2002-03-25 2004-08-03 Cypress Semiconductor Corp. Circuit, system, and method for using hysteresis to avoid dead zone or non-linear conditions in a phase frequency detector
US6624705B1 (en) * 2002-04-04 2003-09-23 National Semiconductor Corporation Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock
US7463710B2 (en) * 2003-06-27 2008-12-09 Analog Devices, Inc. Fractional-N synthesizer and method of programming the output phase
US7012471B2 (en) * 2003-06-27 2006-03-14 Analog Devices, Inc. Gain compensated fractional-N phase lock loop system and method
US7317360B2 (en) * 2006-04-20 2008-01-08 Analog Devices, Inc. Fractional-N synthesizer system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493243A (en) * 1994-01-04 1996-02-20 Level One Communications, Inc. Digitally controlled first order jitter attentuator using a digital frequency synthesizer
US6504437B1 (en) * 2001-06-26 2003-01-07 Agere Systems Inc. Low-noise, fast-lock phase-lock loop with “gearshifting” control

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Diorio, C., "A low-noise, GaAs/AlGaAs, microwave frequency-synthesizer IC," Solid-State Circuits, IEEE Journal of , vol.33, no.9, pp.1306-1312, Sep 1998。 *

Also Published As

Publication number Publication date
TW201014191A (en) 2010-04-01
WO2009137031A1 (en) 2009-11-12
EP2283575B1 (en) 2017-04-26
US20090278618A1 (en) 2009-11-12
EP2283575A1 (en) 2011-02-16
EP2283575A4 (en) 2013-08-21
US7889012B2 (en) 2011-02-15
CN102067452B (zh) 2013-08-28
CN102067452A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
TWI406506B (zh) 頻率合成器中防止週期差異之改良式系統及方法
KR100411551B1 (ko) 멀티-위상 클럭을 발생시키기 위한 지연-동기 루프 및 그 방법
KR940001724B1 (ko) 위상동기회로
US9503105B2 (en) Phase frequency detector (PFD) circuit with improved lock time
US5406592A (en) First order FLL/PLL system with low phase error
KR970002219B1 (ko) 최적 조정 및 레벨형 동기 표시를 구현한 디지탈 위상 검출기를 가진 주파수 합성기
US7598775B2 (en) Phase and frequency detector with zero static phase error
US20110227616A1 (en) Phase locked loop circuit, method of detecting lock, and system having the circuit
KR100973222B1 (ko) 타이밍 제어를 위한 지연동기 루프 장치
JP2009302692A (ja) クロック及びデータ復元回路
US10615804B2 (en) Clock and data recovery circuit
JP2011040943A (ja) 位相ロックループ回路
US8866556B2 (en) Phase shift phase locked loop
US6940323B2 (en) Phase locked loop circuit with an unlock detection circuit and a switch
US9374038B2 (en) Phase frequency detector circuit
US8432191B2 (en) Phase-locked loop having high-gain mode phase-frequency detector
US20120076180A1 (en) Phase-locked loop and radio communication device
US20110199135A1 (en) Pll circuit
US9843333B2 (en) Reference-frequency-insensitive phase locked loop
JP3849368B2 (ja) Ｐｌｌ回路
US6181758B1 (en) Phase-locked loop with small phase error
JP2011147039A (ja) 位相周波数比較器およびシリアル伝送装置
JP2000269807A (ja) 位相ロックループおよび信号同期方法
TW201547209A (zh) 時脈數據恢復電路
US6466635B1 (en) Process and device for generating a clock signal