CN106941352B - 一种振荡器输出频率信号的校准方法及其电路 - Google Patents

一种振荡器输出频率信号的校准方法及其电路 Download PDF

Info

Publication number
CN106941352B
CN106941352B CN201710136618.4A CN201710136618A CN106941352B CN 106941352 B CN106941352 B CN 106941352B CN 201710136618 A CN201710136618 A CN 201710136618A CN 106941352 B CN106941352 B CN 106941352B
Authority
CN
China
Prior art keywords
signal
frequency
phase
oscillator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710136618.4A
Other languages
English (en)
Other versions
CN106941352A (zh
Inventor
韩志强
沙伊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Shunjiu Electronic Technology Co ltd
Original Assignee
Shanghai Shunjiu Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Shunjiu Electronic Technology Co ltd filed Critical Shanghai Shunjiu Electronic Technology Co ltd
Priority to CN201710136618.4A priority Critical patent/CN106941352B/zh
Publication of CN106941352A publication Critical patent/CN106941352A/zh
Application granted granted Critical
Publication of CN106941352B publication Critical patent/CN106941352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明实施例提供了一种振荡器输出频率信号的校准方法及其电路,该方法包括:对振荡器输出的频率信号进行分频,输出分频信号;当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号;将所述调整信号发送至所述振荡器,所述振荡器依据所述调整信号调整输出的频率信号的频率;当监控到保持信号时,检测当前预设的多个时间周期内分频信号与所述参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号。本发明实施例在振荡器输出频率稳定后可切断频率信号的校准电路从而降低了功耗。

Description

一种振荡器输出频率信号的校准方法及其电路
技术领域
本发明涉及振荡器频率校准技术领域,特别是涉及一种振荡器输出频率信号的校准方法和一种振荡器输出频率信号的校准电路。
背景技术
为了给数字电路提供时钟,需要将时钟生成器放置于集成电路板内。传统的时钟生成器通过相位比较器检测输入频率和压控振荡器生成的时钟频率,电荷泵根据相位差来做充/放电,其电流流过低通滤波器后转换成电压,根据此电压可得到对应之振荡器的振荡频率。当系统进入稳态后,参考时钟和反馈时钟之间的相位呈现对齐且频率达到平衡,输出频率保持稳定。然而,整个反馈系统需要持续跟踪压控振荡器的输出频率去维持所需要的调谐电压,进行相位比较并放大信号,因此会消耗较大的能量。
发明内容
本发明实施例所要解决的技术问题是提供一种振荡器输出频率信号的校准方法,以解决现有频率校准技术功耗大,校准精度低的难题。
相应的,本发明实施例还提供了一种振荡器输出频率信号的校准电路,用以保证上述方法的实现及应用。
为了解决上述问题,本发明公开了一种振荡器输出频率信号的校准方法,包括:
对振荡器输出的频率信号进行分频,输出分频信号;
当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号;
将所述调整信号发送至所述振荡器,所述振荡器依据所述调整信号调整输出的频率信号的频率;
当监控到保持信号时,检测当前预设的多个时间周期内分频信号与所述参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号。
可选的,所述当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号的步骤,包括:
对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号;所述相位超前信号和所述相位滞后信号均包括第一脉冲信号和第二脉冲信号,所述第一脉冲信号的脉宽与所述第二脉冲信号的脉宽不相等;
根据所述第一脉冲信号的脉宽与所述第二脉冲信号的脉宽,生成脉冲宽度检测信号;
采用所述脉冲宽度检测信号滤除所述相位超前信号和所述相位滞后信号中的第二脉冲信号;
当过滤后的相位超前信号或相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号。
可选的,所述对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号的步骤,包括:
当所述预置的参考频率信号的相位超前所述分频信号的相位时,所述相位超前信号为第一脉冲信号,所述相位滞后信号为第二脉冲信号;
当所述预置的参考频率信号的相位滞后所述分频信号的相位时,所述相位超前信号为第二脉冲信号,所述相位滞后信号为第一脉冲信号;
当所述预置的参考频率信号与所述分频信号的无相位差时,所述相位超前信号和所述相位滞后信号均为第二脉冲信号。
可选的,所述调整信号包括增加信号和减小信号;
所述当过滤后的相位超前信号或相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号的步骤,包括:
当所述相位超前信号为第一脉冲信号时,输出增加信号;
当所述相位滞后信号为第一脉冲信号时,输出减小信号;
当所述相位超前信号和所述相位滞后信号都不包含第一脉冲信号时,输出保持信号。
可选的,所述多个时间周期内的相位差总和的确定步骤包括:
检测当前第二预设周期内的分频信号与所述预置的参考频率信号的相位差;
若所述第二预设周期内生成的相位差在预设误差范围内,则生成频率稳定信号,并检测当前第三预设周期内的分频信号与所述预置的参考频率信号的相位差;
将所述第三预设周期内生成的相位差确定为所述相位差总和。
可选的,所述预设误差范围为所述预置的参考频率信号的半个周期宽度。
可选的,所述若所述相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号的步骤之后,还包括:
当所述相位差在预设的误差范围内时,生成当前所述分频信号与所述预置的参考频率信号的频率偏差。
本发明还公开了一种振荡器输出频率信号的校准电路,包括:振荡器、分频器、判决电路和频率锁定检测电路;
所述振荡器,用于输出频率信号,以及,依据调整信号调整输出频率;
所述分频器,用于对所述振荡器输出的频率信号进行分频,输出分频信号;
所述判决电路,用于当所述分频信号与参考频率信号存在第一相位差时,输出调整信号,否则,输出保持信号;以及,将所述调整信号发送至所述振荡器;
所述频率锁定检测电路,用于当监控到保持信号时,检测当前预设的多个时间周期内分频信号与所述参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则触发所述判决电路停止向所述振荡器输出调整信号。
可选的,所述判决电路包括:
判决子电路,用于对比所述分频信号和预置的参考频率信号的相位关系;若所述分频信号与参考频率信号存在相位差,则生成频率增加信号或频率减少信号,否则,生成频率保持信号;
指令子电路,用于针对所述频率增加信号或频率减少信号,生成指令信息;以及,针对所述频率保持信号,生成保持信号;
编码译码子电路,用于针对所述指令信息,生成调整信号,以及,将所述调整信号发送给所述振荡器;
可选的,所述判决子电路包括:
鉴频器,用于对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号;
窗口区间生成器,用于依据所述相位超前信号和所述相位滞后信号,生成脉冲宽度检测信号;
脉波移除电路模块,用于采用所述脉冲宽度检测信号对所述相位超前信号和所述相位滞后信号进行过滤;
数字延迟电路模块,用于拓宽过滤后的相位超前信号和相位滞后信号;
逻辑电路模块,用于当拓宽后的所述相位超前信号或所述相位滞后信号为第一脉冲信号时,生成频率增加信号或频率减小信号;否则生成频率保持信号。
与现有技术相比,本发明实施例包括以下优点:
本发明实施例在输出频率稳定后可切断频率信号的校准电路从而降低了功耗,并且采用了功耗较低的数字电路进行频率校正,克服了工艺、电压和温度对电路的影响;本发明实施例通过对振荡器输出频率信号以及预置的参考频率信号进行相位差比较,得到精确的调节信息对输出频率进行精确的校准;本发明实施例能够识别出输出频率已经稳定,可依然存在相位误差的情况,从而避免由于相位差的误导影响频率的校准,从而得到精准的校准频率。
附图说明
图1是本发明的一种振荡器输出频率信号的校准方法实施例的步骤流程图;
图2是本发明的一种振荡器输出频率信号的校准方法实施例中频率校准过程中生成的时序图;
图3是本发明的一种振荡器输出频率信号的校准方法实施例中步骤102的流程图;
图4是本发明的一种RC振荡器实施例的电路原理图;
图5是本发明的一种振荡器输出频率信号的校准方法实施例中分频信号与预置的参考频率信号的频率相等,但存在相位误差时的时序图;
图6是本发明一个实施例中的振荡器与校准电路的连接原理图;
图7是本发明的一种振荡器输出频率信号的校准电路实施例中校准电路的结构框图;
图8是本发明的一种振荡器输出频率信号的校准电路实施例中判决子电路的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1,示出了本发明的一种振荡器输出频率信号的校准方法实施例的步骤流程图。为清楚地说明该方法,提供了频率校准过程中生成的时序图,如图2所示。该方法具体可以包括如下步骤:
步骤101,对振荡器输出的频率信号进行分频,输出分频信号,如图2所述的波形Fvco。
步骤102,当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号。
在具体实现中,可以通过对比所述分频信号和预置的参考频率信号,确定该分频信号是否与预置的参考频率信号存在相位差。若该分频信号与预置的参考频率信号存在相位差,可以生成对应的调整信号,以采用该调整信号对振荡器输出的频率信号的频率进行调整;若该分频信号与预置的参考频率信号不存在相位差,则可以生成对应的保持信号,以使振荡器保持当前输出的频率信号的频率。
预置的参考频率信号,如图2所示的波形Fref,用来调整振荡器的输出频率趋近于目标频率,即预置的参考频率信号。
调整信号可以包括增加信号、减小信号。
在本发明的一种优选实施例中,如图3所示,步骤102可以包括如下子步骤:
子步骤11,对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号,分别如图2所示的波形UP和波形DNNB;所述相位超前信号和所述相位滞后信号均可以包括第一脉冲信号和第二脉冲信号;第一脉冲信号的脉冲宽度(简称为脉宽)与所述第二脉冲信号的脉宽不相等。该第二脉冲信号是为了解决检测死区问题而产生的,在此不对第二脉冲产生与否做限定。例如,第一脉冲信号的脉宽可以大于第二脉冲信号的脉宽,具体的,可以将第一脉冲信号称为宽脉冲信号,以及可以将第二脉冲信号称为窄脉冲信号。
在具体实现中,正常情况下,生成的相位超前信号,如图2所示的波形UP,和相位滞后信号,如图2所示的波形DNNB,包括以下三种情况:
(1)当所述预置的参考频率信号的相位超前所述分频信号的相位时,所述相位超前信号为第一脉冲信号,所述相位滞后信号为第二脉冲信号;
(2)当所述预置的参考频率信号的相位滞后所述分频信号的相位时,所述相位超前信号为第二脉冲信号,所述相位滞后信号为第一脉冲信号;
(3)当所述预置的参考频率信号与所述分频信号的无相位差时,所述相位超前信号和所述相位滞后信号均为第二脉冲信号。
子步骤12,根据所述第一脉冲信号的脉宽与所述第二脉冲信号的脉宽,生成脉冲宽度检测信号。
在本申请实施例中,可以针对所述相位超前信号和所述相位滞后信号,生成脉冲宽度检测信号,如图2所示的波形MASKR和波形MASKF。脉冲宽度检测信号可以低电平区间脉冲。其中,脉冲宽度检测信号的脉宽小于第一脉冲信号的脉宽,且大于第二脉冲信号的脉宽。
子步骤13,采用所述脉冲宽度检测信号滤除所述相位超前信号和所述相位滞后信号中的第二脉冲信号。
在具体实现中,可采用脉冲宽度检测信号对所述相位超前信号和所述相位滞后信号进行过滤,滤掉其中的第二脉冲信号,如可以将相位超前信号和所述相位滞后信号与低电平区间脉冲做逻辑运算,其中第二脉冲信号被移除,而第一脉冲信号可通过,从而检测出振荡器输出的频率信号的相位是超前还是滞后于预置的参考频率信号的相位。
作为本申请的一个具体示例,如图2所示,若图2所示的波形UP中的脉冲宽度大于图2所示的波形MASKR的脉冲宽度,则可以允许波形UP的脉冲通过;否则,波形UP的脉冲被过滤,即过滤掉波形UP中窄脉冲信号,从而可以得到过滤后的相位超前信号,如图2所示的波形UPMSK。同理,若图2所示的波形DNNB中的脉冲宽度大于图2所示的波形MASKF的脉冲宽度,则可以允许波形DNNB的脉冲通过;否则,波形DNNB的脉冲被过滤,即过滤掉波形DNNB中窄脉冲信号,从而可以得到过滤后的相位滞后信号,如图2所示的波形DNMSK。
显然,经过过滤的相位超前信号和相位滞后信号只包括第一脉冲信号,如图2所示的波形UPMSK和波形DNMSK。在过滤后,可以直接采用过滤后的相位超前信号和相位滞后信号,确定所述分频信号是否与所述参考频率信号存在相位差;若存在则输出调整信号,否则输出保持信号。作为本申请的一个具体示例,当过滤后的相位超前信号或相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号。具体而言,当相位超前信号为第一脉冲信号时,如图2所示,在波形UPMSK具有第一脉冲信号时,输出增加信号;当相位滞后信号为第一脉冲信号时,如图2所示,在波形DNMSK具有第一脉冲信号时,输出减少信号;当相位超前信号和相位滞后信号都不包含第一脉冲信号时,如图2所示,在波形UPMSK和波形DNMSK都不具有第一脉冲信号时,输出保持信号;当所述相位超前信号和所述相位滞后信号同时为第一脉冲信号时,输出增加信号。优选的,在在采用过滤后的相位超前信号和相位滞后信号,生成调整信号或保持信号的过程中,可以先对过滤后的相位超前信号和相位滞后信号进行拓宽,以获取到数据操作所需的保持时间,以及采用拓宽后的相位超前信号和相位滞后信号生成调整信号或保持信号。
子步骤14,拓宽过滤后的相位超前信号和相位滞后信号。
拓宽过滤后的相位超前信号和相位滞后信号,如图2所示的波形RLCK_L和波形FLCK_L,能够延长处于高电平信号的时间,从而获得数据操作所需的保持时间。
在具体实现中,每一个工作周期可以由相位超前信号UP和相位滞后信号DNNB之和组成,所有的逻辑运算与操作必须在此周期内完成。
子步骤15,当拓宽后的所述相位超前信号或所述相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号。
在本申请实施例中,可采用拓宽后的所述相位超前信号和所述相位滞后信号,确定所述分频信号是否与预置的参考频率信号存在相位差;若存在则输出调整信号,否则输出保持信号。
在具体实现中,正常情况下,拓宽后的所述相位超前信号和所述相位滞后信号会对应以下三种状态:
状态【10】:当所述相位超前信号为第一脉冲信号时,输出增加信号;
状态【01】:当所述相位滞后信号为第一脉冲信号时,输出减少信号;
状态【00】:当所述相位超前信号和所述相位滞后信号都不包含第一脉冲信号时,输出保持信号。
其中状态【ab】中的a表示相位超前信号对应的信息,b表示相位滞后信号对应的信息。其中,当出现第一脉冲信号时为1,否则为0。
但是,在刚开始上电的情况下,由于信号不稳定,相位超前信号和相位滞后信号可能都会变为第一脉冲信号,即会出现状态【11】。此时规定,输出增加信号。例如,在刚开始上电时,振荡器处于充电不稳定的状态,需要使振荡器离开这种不稳定状态,如可以减少振荡器的偏置电路的电阻,以增大振荡器的充电电流,从而可以缩短振荡器的充电时间,使得振荡器可以快速达到稳定状态。其中,振荡器输出频率与振荡器的偏置电路的电阻存在一定关系,电阻越小,振荡器输出频率就越大。
状态【10】和状态【01】对应着发出指令来增加或减小振荡器的输出频率,从而使振荡器的输出频率不断地逼近参考频率信号,最终达到状态【00】。
步骤103,将所述调整信号发送至所述振荡器;所述振荡器依据所述调整信号调整输出频率。
在本发明的实施例中,可以将生成的调整信号发送给振荡器,以触发振荡器依据该整信号调整输出频率。可选的,输出调整信号的步骤具体可以包括:针对所述频率增加信号或频率减少信号,生成指令信息;以及针对所述指令信息,生成调整信号。
在具体实现中,当分频信号与参考频率信号存在相位差时,可以生成频率增加信号或频率减少信号,如可以在相位超前信号为第一脉冲信号时生成频率增加信号,并针对该频率增加信号生成对应的指令信息,进而可以针对该指令信息,生成对应的增加信号,以采用该增加信号触发振荡器增加输出频率信号的频率;以及可以在相位滞后信号为第一脉冲信号时生成频率减少信号,并针对该频率减少信号生成对应的指令信息,进而可以针对该指令信息,生成对应的减少信号,以采用该减少信号触发振荡器减少输出频率信号的频率。
本申请实施例在分频信号与参考频率信号无相位差时,可以生成频率保持信号;以及,可针对所述频率保持信号,生成保持信号,然后执行步骤104。
本发明实施例中的振荡器采用RC振荡器。该RC振荡器的电路原理图如图4所示。RC振荡器包括偏置电路410和振荡电路420。
偏置电路410包括第一P沟道场效应管PMOS1、第二P沟道场效应管PMOS2、第一N沟道场效应管NMOS1、第二N沟道场效应管NMOS2、多个电阻R以及多个控制该多个电阻是否被短路的开关管K。开关管K可以为场效应管。
第一P沟道场效应管PMOS1和第一N沟道场效应管NMOS1,用于为振荡电路420提供偏置电压。
振荡电路420包括多个用于为振荡器提供充电电流的第三P沟道场效应管PMOS3和多个用于为振荡器提供放电电流的第三N沟道场效应管NMOS3。第三P沟道场效应管PMOS3的偏置电压由第一P沟道场效应管PMOS1提供,第三N沟道场效应管NMOS3的偏置电压由第一N沟道场效应管NMOS1提供。
调整信号可以控制开关管K的栅极,从而选择偏置电路410中接入的电阻R。通过控制偏置电路410中总电阻的大小,控制第一P沟道场效应管PMOS1和第一N沟道场效应管NMOS1输出的偏置电压。从而控制震荡电路420的偏置电流,该偏置电流的大小与振荡器输出的频率大小成正比例关系。
该偏置电路410有着可以有效抵御温度变化的能力。
在本发明的实施例中,偏置电路310包括4096个电阻R和4096个开关管K。
相应地,调整信号包含4096个数字地址来选择偏置电路中接入的电阻,从而对振荡器的输出频率进行校准。
步骤104,当监控到保持信号,检测当前预设的多个时间周期内的分频信号与所述预置的参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号。
该调整信号也可以称为调频控制信息具体可以用于校准振荡器的输出频率。
所述可以依据预置的参考频率信号的周期宽度进行设置,其中,预设误差范围小于预设的参考频率信号的周期,如可以将预设误差范围设置为所述预置的参考频率信号的半个周期宽度。
由于数字电路的量化误差,因此微量的周期性偏差,会出现在每一工作周期的分频信号及预置的参考频率信号之间,且此微量的相位误差会随时间的进行而累积,不断地增大,此积累的相位误差会影响对输出频率的调整。通过步骤104能够判断出虽然存在相位误差,但已达到频率平衡的情况,所以能够实现不被相位误差误导,及时关闭程序停止向振荡器输出调整信号,最后得到精准的校准频率。
在本发明的一种优选实施例中,所述多个时间周期内的相位差总和的确定的步骤具体可以包括如下子步骤:
子步骤31,依据所述保持信号,检测当前第二预设周期内的分频信号与所述预置的参考频率信号的相位差;
子步骤32,若所述第二预设周期内生成的相位差在预设误差范围内,则生成频率稳定信号;
子步骤33,若生成所述频率稳定信号,则检测当前第三预设周期内的分频信号与所述预置的参考频率信号的相位差;
子步骤34,将所述第三预设周期内生成的相位差确定为所述相位差总和。
具体的,第三预设周期内生成的相位差可以作为这三个周期内累积的相位差总和。因此,当所述第三预设周期内生成的相位差在预设误差范围内时,可以停止向所述振荡器输出信号。
为清楚说明上述实施例,提供了分频信号与预置的参考频率信号的频率相等,但存在相位误差时的时序图,如图5所示。
当接收到保持信号后,需要观察频率稳定后的前几个周期内频率是否稳定,这里设定第二预设周期为3个周期,如图5中的波形FB2、FB3和FB4分别为分频信号,如图5中的波形Fvco所示,延迟1、2、3个周期后的波形。在此不对第二预设周期的设定值做限定。预置的参考频率信号,图5中的波形Fref所示,的周期为A。若第二预设周期内(如3个周期A内)的分频信号与所述预置的参考频率信号的相位偏移不超过A/2,则生成频率稳定信号,所以状态判断信号,如图5中的波形C所示,状态判断信号C变依旧保持高电平。
其中,状态判断信号C可以用于确定分频信号与预设参考频率信号的相位是否对齐。作为本申请的一个具体示例,当分频信号与预设参考频率信号的相位对齐,即在生成频率保持信号时,状态判断信号C为高电平;当分频信号与预设参考频率信号的相位不对齐(如分频信号与预设参考频率信号的相位差超出预设误差范围),即在生成频率增加信号或频率减少信号时,状态判断信号C为低电平。
基于保持信号,状态判断信号C会变为高电平,但是如果任由相位误差的不断积累下去,则输出的分频信号与预置的参考频率信号之间的相位差就可能超出预设误差范围。当输出的分频信号与预置的参考频率信号之间的相位差超出预设误差范围,状态判断信号C会变低电平,该低电平会误导对频率的校准。本实施例能够避免在输出频率稳定的情况下,状态判断信号C变为低电平。
设定第三预设周期为N个周期,图5中的分频信号Fvco延迟N+3个周期后,形成波形FB(N+3),若当前第三预设周期(N个周期)内的分频信号与所述预置的参考频率信号的相位偏移不超过A/2,状态判断信号C一直保持高电平,则N个周期后,控制校准程序的信号变为高电平,如图5中的波形LK_H所示。控制校准程序的信号LK_H变为高电平后,停止向振荡器输出调整信号,即控制关闭整个校准程序,从而减小功耗。
在本发明的一种优选实施例中,在步骤104之后,所述方法还包括:当所述相位差在预设的误差范围内时,生成当前所述分频信号与所述预置的参考频率信号的频率偏差。具体的,当校准程序关闭后,振荡器输出频率被锁定,此时可以计算出当前所述分频信号(锁定后的频率信号)与所述预置的参考频率信号的频率偏差。
分频信号Fvco每延迟一个周期的相位斜移偏差为A/2N,所以可以得到分频信号Fvco的周期大约为B=A+A/2N,由此计算出频率偏差。当N的值很大时,分频信号Fvco的周期B的值越接近预置的参考频率信号Fref的周期A。
综上所述,本发明实施例在输出频率稳定后可切断振荡器输出频率信号的校准电路从而降低了功耗,并且采用了功耗较低的数字电路进行频率校正,克服了工艺、电压和温度对电路的影响;本发明实施例通过对振荡器输出频率信号以及预置的参考频率信号进行相位差比较,得到精确的调节信息对输出频率进行精确的校准;本发明实施例能够识别出输出频率已经稳定,可依然存在相位误差的情况,从而避免由于相位差的误导影响频率的校准,从而得到精准的校准频率
需要说明的是,对于方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本发明实施例所必须的。
参照图6,示出了本发明一个实施例中的振荡器与校准电路的连接原理图。
在本申请实施例中,一种振荡器输出频率信号的校准电路具体可以包括:振荡器601和校准电路600。振荡器601可以输出频率信号并反馈给校准电路600,校准电路600根据频率信号Fout与预置的参考频率信号Fref的对比结果,输出调整信号Rout给振荡器601,从而进行频率校准。
其中,振荡器601,用于输出频率信号,以及,依据调整信号调整输出频率。
校准电路600可以通过4096根信号线连接振荡器601,该4096根信号线用于传输调整信号Rout,4096根信号线分别连接振荡器中偏置电路中的4096个开关管,用于控制偏置电路中接入的电阻,从而控制偏置电压,进而通过控制偏置电流调节振荡器的输出频率,即频率信号Fout。
如图7所示,校准电路600具体可以包括:
分频器602,用于对所述振荡器输出的频率信号进行分频,输出分频信号。
判决电路603,用于当所述分频信号与参考频率信号存在第一相位差时,输出调整信号,否则,输出保持信号;以及,将所述调整信号发送至所述振荡器。
在本申请实施例中,可选的,判决电路603具体可以包括:
判决子电路6031,用于对比所述分频信号和预置的参考频率信号;若所述分频信号与参考频率信号存在相位差,则生成频率增加信号或频率减少信号,否则,输出保持信号。
指令子电路6032,用于针对所述频率增加信号或频率减少信号,生成指令信息;以及,针对所述频率保持信号,生成保持信号,如图6中所示的状态判断信号C。
编码译码子电路6033,用于针对所述指令信息,生成调整信号,以及,将所述调整信号发送给所述振荡器。
编码译码子电路6033可使用数字标准单元,包括3个4位输入编码器,其中一个产生16个MSB,另外两个排列出256个数字地址选择。译码器输出4096个数字地址来选择偏置电路中接入的电阻,校准振荡器的输出频率。
在本发明的一种优选实施例中,如图8所示,判决子电路6033具体可以包括:
鉴频器801,用于对比所述分频信号和预置的参考频率信号,生成相位超前信号和相位滞后信号。
窗口区间生成器802,用于依据所述相位超前信号和所述相位滞后信号,生成脉冲宽度检测信号。脉冲宽度检测信号可以为低电平区间脉冲。
脉波移除电路模块803,用于采用所述脉冲宽度检测信号对所述相位超前信号和所述相位滞后信号进行过滤。
数字延迟电路模块804,用于拓宽过滤后的相位超前信号和相位滞后信号。
逻辑电路模块805,用于采用拓宽后的所述相位超前信号和所述相位滞后信号,生成增加信号、减少信号或保持信号。
在本申请的另一种优选实施例中,判决子电路6033可以不包含数字延迟电路模块804。此时,逻辑电路模块805可以采用脉波移除电路模块803过滤后的相位超前信号和相位滞后信号,生成增加信号、减少信号或保持信号。
频率锁定检测电路604,用于当监控到保持信号,检测当前预设的多个时间周期内的分频信号与所述预置的参考频率信号的相位差,确定所述多个时间周期内的相位差总和;若所述相位差总和在预设的误差范围内,则关闭校准电路,停止向所述振荡器输出信号(如调整信号),如可以触发所述判决电路603停止向所述振荡器输出调整信号,亦即,可触发编码译码子电路6033停止向振荡器输出调整信号。具体地,可以关闭分频器602、判决子电路6031、指令子电路6032以及编码译码子电路6033,从而减低功耗。
例如,在相位差在预设的误差范围内时,频率锁定检测电路604可以向指令子电路6032发送控制校准程序的信号LK_H,使得指令子电路6032依据信号LK_H停止向针对频率增加信号或频率减少信号),生成指令信息,从而可以触发编码译码子电路6033停止向振荡器输出调整信号(包括增加信号、减少信号)。
在本发明的一种优选实施例中,频率锁定检测电路604具体可以包括:
第一检测单元,用于当监控到保持信号时,检测当前第二预设周期内的分频信号与所述预置的参考频率信号的相位差;
频率稳定信号生成单元,用于若所述第二预设周期内生成的相位差在预设误差范围内,则生成频率稳定信号;
第二检测单元,用于若所述频率稳定信号生成单元生成所述频率稳定信号,则检测当前第三预设周期内的分频信号与所述预置的参考频率信号的相位差。可选的,第二检测单元还可以用于将所述第三预设周期内生成的相位差确定为所述相位差总和。
关闭单元,用于当所述多个时间周期内的相位差总和在预设误差范围内时,触发编码译码子电路6033停止向所述振荡器输出调整信号。
本发明实施例可以通过设定频率锁定检测电路中的起始编程值和计数结束的编程值,来设定时间周期,如第二预设周期何第三预设周期。
对于电路装置实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白,本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此,本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以生成一个机器,使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令生成用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令生成包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上,使得在计算机或其他可编程终端设备上执行一系列操作步骤以生成计算机实现的处理,从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种振荡器输出频率信号的校准方法和一种振荡器输出频率信号的校准电路,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种振荡器输出频率信号的校准方法,其特征在于,包括:
对振荡器输出的频率信号进行分频,输出分频信号;
当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号;
将所述调整信号发送至所述振荡器,所述振荡器依据所述调整信号调整输出的频率信号的频率;
当监控到保持信号时,检测当前预设的多个时间周期内分频信号与所述参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号;
所述当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号的步骤,包括:
对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号;所述相位超前信号和所述相位滞后信号均包括第一脉冲信号和第二脉冲信号,所述第一脉冲信号的脉宽与所述第二脉冲信号的脉宽不相等;
根据所述第一脉冲信号的脉宽与所述第二脉冲信号的脉宽,生成脉冲宽度检测信号;
采用所述脉冲宽度检测信号滤除所述相位超前信号和所述相位滞后信号中的第二脉冲信号;
当过滤后的相位超前信号或相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号。
2.根据权利要求1所述的方法,其特征在于,
所述对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号的步骤,包括:
当所述预置的参考频率信号的相位超前所述分频信号的相位时,所述相位超前信号为第一脉冲信号,所述相位滞后信号为第二脉冲信号;
当所述预置的参考频率信号的相位滞后所述分频信号的相位时,所述相位超前信号为第二脉冲信号,所述相位滞后信号为第一脉冲信号;
当所述预置的参考频率信号与所述分频信号无相位差时,所述相位超前信号和所述相位滞后信号均为第二脉冲信号。
3.根据权利要求2所述的方法,其特征在于,所述调整信号包括增加信号和减小信号;
所述当过滤后的相位超前信号或相位滞后信号为第一脉冲信号时,输出调整信号,否则输出保持信号的步骤,包括:
当所述相位超前信号为第一脉冲信号时,输出增加信号;
当所述相位滞后信号为第一脉冲信号时,输出减小信号;
当所述相位超前信号和所述相位滞后信号都不包含第一脉冲信号时,输出保持信号。
4.根据权利要求1所述的方法,其特征在于,所述多个时间周期内的相位差总和的确定步骤包括:
检测当前第二预设周期内的分频信号与所述预置的参考频率信号的相位差;
若所述第二预设周期内生成的相位差在预设误差范围内,则生成频率稳定信号,并检测当前第三预设周期内的分频信号与所述预置的参考频率信号的相位差;
将所述第三预设周期内生成的相位差确定为所述相位差总和。
5.根据权利要求4所述的方法,其特征在于,所述预设误差范围为所述预置的参考频率信号的半个周期宽度。
6.根据权利要求1所述的方法,其特征在于,所述若所述相位差总和在预设的误差范围内,则停止向所述振荡器输出调整信号的步骤之后,还包括:
当所述相位差在预设的误差范围内时,生成当前所述分频信号与所述预置的参考频率信号的频率偏差。
7.一种振荡器输出频率信号的校准电路,其特征在于,包括:振荡器、分频器、判决电路和频率锁定检测电路;
所述振荡器,用于输出频率信号,以及,依据调整信号调整输出频率;
所述分频器,用于对所述振荡器输出的频率信号进行分频,输出分频信号;
所述判决电路,用于当所述分频信号与参考频率信号存在相位差时,输出调整信号,否则,输出保持信号;以及,将所述调整信号发送至所述振荡器;
所述频率锁定检测电路,用于当监控到保持信号时,检测当前预设的多个时间周期内分频信号与所述参考频率信号的相位差;若所述多个时间周期内的相位差总和在预设的误差范围内,则触发所述判决电路停止向所述振荡器输出调整信号;
判决子电路包括:
鉴频器,用于对比所述分频信号和预置的参考频率信号的相位关系,生成相位超前信号和相位滞后信号;
窗口区间生成器,用于依据所述相位超前信号和所述相位滞后信号,生成脉冲宽度检测信号;
脉波移除电路模块,用于采用所述脉冲宽度检测信号对所述相位超前信号和所述相位滞后信号进行过滤;
数字延迟电路模块,用于拓宽过滤后的相位超前信号和相位滞后信号;
逻辑电路模块,用于当拓宽后的所述相位超前信号或所述相位滞后信号为第一脉冲信号时,生成频率增加信号或频率减小信号;否则生成频率保持信号。
8.根据权利要求7所述的振荡器输出频率信号的校准电路,其特征在于,所述判决电路包括:
所述判决子电路,用于对比所述分频信号和预置的参考频率信号的相位关系;若所述分频信号与参考频率信号存在相位差,则生成频率增加信号或频率减少信号,否则,生成频率保持信号;
指令子电路,用于针对所述频率增加信号或频率减少信号,生成指令信息;以及,针对所述频率保持信号,生成保持信号;
编码译码子电路,用于针对所述指令信息,生成调整信号,以及,将所述调整信号发送给所述振荡器。
CN201710136618.4A 2017-03-08 2017-03-08 一种振荡器输出频率信号的校准方法及其电路 Active CN106941352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710136618.4A CN106941352B (zh) 2017-03-08 2017-03-08 一种振荡器输出频率信号的校准方法及其电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710136618.4A CN106941352B (zh) 2017-03-08 2017-03-08 一种振荡器输出频率信号的校准方法及其电路

Publications (2)

Publication Number Publication Date
CN106941352A CN106941352A (zh) 2017-07-11
CN106941352B true CN106941352B (zh) 2021-03-09

Family

ID=59469298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710136618.4A Active CN106941352B (zh) 2017-03-08 2017-03-08 一种振荡器输出频率信号的校准方法及其电路

Country Status (1)

Country Link
CN (1) CN106941352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115864914B (zh) * 2023-02-17 2023-07-21 广州匠芯创科技有限公司 一种任意正交脉冲分频输出方法、系统、装置与存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022717A (ja) * 1988-06-16 1990-01-08 Fujitsu Ltd デェジタルpll回路
CN1494216A (zh) * 2002-10-31 2004-05-05 百利通电子(上海)有限公司 用一条延时链产生多个频点时钟信号的数字锁相环
CN101313508A (zh) * 2005-11-22 2008-11-26 松下电器产业株式会社 相位比较器和相位调整电路
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101436859A (zh) * 2007-11-16 2009-05-20 安凡微电子(上海)有限公司 一种快速锁定的频率发生器
JP5006417B2 (ja) * 2010-01-28 2012-08-22 日本電波工業株式会社 Pll発振回路
CN101799658A (zh) * 2010-02-24 2010-08-11 华中科技大学 一种gps校准的守时钟
JP5839291B2 (ja) * 2013-03-25 2016-01-06 ヤマハ株式会社 Pll回路
TWI525999B (zh) * 2013-11-12 2016-03-11 智原科技股份有限公司 頻率鎖定裝置及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022717A (ja) * 1988-06-16 1990-01-08 Fujitsu Ltd デェジタルpll回路
CN1494216A (zh) * 2002-10-31 2004-05-05 百利通电子(上海)有限公司 用一条延时链产生多个频点时钟信号的数字锁相环
CN101313508A (zh) * 2005-11-22 2008-11-26 松下电器产业株式会社 相位比较器和相位调整电路
CN101867368A (zh) * 2009-04-20 2010-10-20 索尼公司 时钟数据恢复电路和倍频时钟生成电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-Gb/s Inductorless CDRs With Digital Frequency Calibration;Che-Fu Liang 等;《IEEE Transactions on Circuits and Systems I: Regular Papers》;20080307;第55卷(第9期);第2514-2524页 *
快速锁定频率综合器的设计与实现;刘晓鸣;《中国优秀硕士学位论文全文数据库 信息科技辑》;20110715;第I135-232页 *

Also Published As

Publication number Publication date
CN106941352A (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
US10594326B2 (en) Compensation for digitally controlled oscillator apparatus and method
CN108123712B (zh) 混合锁相环及其运行方法
US10090994B2 (en) Automatic detection of change in PLL locking trend
US9285778B1 (en) Time to digital converter with successive approximation architecture
JP5682281B2 (ja) Pll回路
US8686768B2 (en) Phase locked loop
US9537490B2 (en) Duty cycle detection circuit and semiconductor apparatus including the same
CN101483430A (zh) 具有用于dco同步的自适应滤波器的锁相环
US7920000B2 (en) PLL circuit and method of controlling the same
US11418204B2 (en) Phase lock loop (PLL) with operating parameter calibration circuit and method
KR20150054508A (ko) 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법
CN106941352B (zh) 一种振荡器输出频率信号的校准方法及其电路
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
US7236025B2 (en) PLL circuit and program for same
US11736113B2 (en) Automatic hybrid oscillator gain adjustor circuit
TW201316150A (zh) 多相位時脈產生系統及其時脈校準方法
US9252784B2 (en) Device and method for controlling output amplitude of voltage control oscillator in electronic device
TWI542157B (zh) 時脈數據恢復電路
KR20170096976A (ko) 위상 검출기
US8410835B1 (en) Leakage tolerant phase locked loop circuit device
KR101022414B1 (ko) 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
KR101546250B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
KR101599196B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
KR20160083427A (ko) 주파수 미세 조정이 가능한 인젝션 락킹 기반 주파수 체배기 및 그 구동방법
KR101621382B1 (ko) 위상 고정 루프 및 그 인젝션 락킹 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant