CN101483430A

CN101483430A - 具有用于dco同步的自适应滤波器的锁相环

Info

Publication number: CN101483430A
Application number: CNA2008101876703A
Authority: CN
Inventors: 靳取
Original assignee: Zarlink Semiconductor AB
Current assignee: Microsemi Semiconductor ULC; Microsemi Semiconductor AB
Priority date: 2008-01-08
Filing date: 2008-12-29
Publication date: 2009-07-15
Also published as: FR2926172A1; US7786811B2; US20090174490A1; GB0800251D0; DE102008062526A1

Abstract

本发明涉及一种具有用于DCO同步的自适应滤波器的锁相环。本发明涉及一种数字锁相环，该数字锁相环包括数字控制振荡器，耦合到所述数字控制振荡器的输出的反馈回路，用于将来自所述反馈回路的反馈信号与一个基准信号比较以产生相位误差信号的鉴相器，和用于滤除供控制所述数字控制振荡器的相位误差信号的低通滤波器。带宽计算单元基于该相位误差计算需要的滤波器带宽。该带宽计算单元然后控制所述低通滤波器的带宽，从而其被按照该相位误差自适应地调整。

Description

具有用于DCO同步的自适应滤波器的锁相环

发明领域

本发明涉及时钟同步领域，尤其是，涉及允许本地时钟锁定到期望的基准时钟上的锁相环(PLL)。

发明背景

在电信领域中存在本地时钟必须同步到某个外部基准时钟的许多的应用。这个操作典型地是以锁相环实施的。

传统的PLL在图1中示出。在这个例子中，输出频率是由压控振荡器(VCO)10产生的，并且经由除数N的除法器16反馈到鉴相器18的一个输入端，该鉴相器18具有接收来自数字控制振荡器(DCO)20的基准时钟的第二输入端。该鉴相器18获得在VCO输出(除以N之后，这里N是一个整数)和DCO 20的输出之间的相位差。在穿过模拟低通滤波器12之后，该鉴相器18的输出用于控制该VCO 10。

该鉴相器18的输出是具有或者-1、0或者1电平的脉冲。该脉冲的宽度等于在DCO输出和VCO输出(在除以之后)二个上升沿之间的时间。该除数N表示在DCO 20和VCO 10之间的频率比。如果DCO的上升沿早于VCO脉冲，该鉴相器18的输出具有正脉冲。如果其更迟抵达，该输出是负脉冲。如果两个上升沿同时抵达，该输出是零。

该DCO 20被锁定到主基准源，如图2所示，并且形成数字PLL的一部分，该数字PLL包括除数M的除法器22、用于推导出在反馈信号和基准源之间的相位差的减法器26，以及数字低通滤波器24。DCO 20的输出是每当DCO计数器值达到一个预定的阈值时产生的脉冲。该DCO输出完整的相位信息或者整个DCO值。如在图1中，该除数M表示在DCO和基准信号之间的频率比。

减法器26将DCO相位与输入基准相位比较，并且结果相位误差由数字低通滤波器24滤除，并且用于调整DCO 20的频率。

DCO频率f_DCO(图1)和f_DCO1(图2)可以是相同的值，或者可以是成比例的差值。

由于DCO 20被锁定到主基准源，并且VCO 10被锁定到DCO 20，由此可见，该VCO也锁定到主基准源。频率锁定的质量是通过抖动(短期的变化)和漂移(长期的变化)测量的。在图2中示出的数字滤波器是在相位误差的降低方面非常重要的因素。对于少量的抖动，比如小于1ps，该滤波器应该具有非常小的带宽，典型地，小于1Hz。但是，使用这样的低带宽滤波器意味着将花费非常长的时间去获取频率锁定。

现有技术实施例也是复杂的，并且非常不适合于电路集成化。

发明概述

按照本发明的原理，该锁相环包括能够取决于该相位误差自适应地调整的数字滤波器。这使得在相对短的时间内以少量的抖动实现最终的锁定误差成为可能。

按照本发明的第一个方面，提供了一种数字锁相环，包括：数字控制振荡器；耦合到所述数字控制振荡器的输出并且具有带宽B的反馈回路；用于将来自所述反馈回路的反馈信号与一个基准信号比较以产生控制数字控制振荡器的相位误差信号的鉴相器；用于滤除控制的相位误差信号的一阶IIR低通滤波器；和耦合到低通滤波器用于按照公式

B = [\frac{E}{P}] \cdot C

计算需要的滤波器带宽B的带宽计算单元，这里E是相位误差并且p是常数，以按照该相位误差自适应地调整低通滤波器的带宽。

按照本发明实施例的锁相环将容纳频率获取和抖动性。这也要求较少的比特(bits)数用于具有相同的频率锁定精度和动态范围的数据和存储器，并且当偶尔的尖峰噪声使得相位误差越出该范围之外的时候，避免相位误差跳变。

在本发明的再一个方面中，提供了一种控制带有数字控制振荡器的数字锁相环的方法，该方法包括：将所述数字控制振荡器的输出与一个基准信号比较以推导出相位误差信号；以具有带宽B的一阶IIR低通滤波器滤除所述相位误差信号；以滤除之后的所述相位误差信号控制所述数字控制振荡器；和按照公式

B = [\frac{E}{P}] \cdot C

自适应地调整所述低通滤波器的带宽B，这里E是相位误差并且p是常数。

附图简要说明

现将参考所附的附图仅通过举例来更详细地描述本发明，其中：

图1是现有技术模拟锁相环的方框图；

图2是具有外部主基准源的数字锁相环的方框图，外部主基准源提供用于图1的锁相环的基准；

图3是具有双滤波器的锁相环的方框图；

图4是按照本发明一个实施例的具有自适应滤波器控制的锁相环的方框图；

图5是举例说明DCO滤波器的自适应控制的方框图；和

图6是示范的带宽计算单元的方框图。

优选实施例详细说明

一种对付锁定时间问题的方式是采用两个滤波器，如图3所示。在这种情况下，该鉴相器的输出被提供给两个低通滤波器24a和24b以及绝对值单元38，该绝对值单元38提供一个输入给具有接收一个阈值的第二输入端的比较器30。该滤波器24a的一个具有小的带宽，并且另一个24b具有很大的带宽。该比较器30的输出端连接到多路复用器32的选择输入端，以选择滤波器24a、24b的一个用于连接到DCO20的输入端。

当由减法器26(起鉴相器的作用)检测的相位误差小于给定的阈值(比如，1ps)的时候，选择小的带宽滤波器24a的该比较器的输出端被选择，并且当相位误差大于该阈值的时候，比较器30选择大的带宽滤波器24b。典型地，小的带宽滤波器24a具有小于0.5Hz的带宽，并且大的带宽滤波器24b具有3至10Hz的带宽。类似的结构可以在美国专利号No.7,242,740和7,126,429中找到，其内容作为参考资料结合在此处。在这种情况下，该滤波器24b用于频率获取，并且滤波器24a用于频率跟踪(在频率锁定之后)。在该参考资料中，两个滤波器实际是一种具有两组参数的滤波器。

在跟踪模式期间，当相位误差P_rdf-P_DCO恰好在阈值上具有一个时间峰值的时候，这种方法只好地遭受错误传播。这个时间误差将触发24b仅仅一次，但是由于其大的带宽，该滤波器输出误差将具有很大的变化。这个很大的变化将被传递至DCO输出频率，然后到DCO相位，然后到滤波器24a的存储器。这个完整的反馈回路将允许很大的误差长时间保持在环路中。该滤波器24b的小的带宽对于小的相位误差将让误差结果停留甚至更长的时间，该小的相位误差只是仅仅传递该阈值一次。

按照本发明一个实施例的锁相环在图4中示出。在这种情况下，鉴相器/减法器26连接到具有可控制带宽的低通数字滤波器24，该可控制的带宽是由带宽计算单元32确定的，该带宽计算单元32可以是以数字信号处理器的形式，该数字信号处理器以软件执行计算以基于检测的相位误差推导出该带宽。做为选择，该带宽计算单元可以以硬件实现。

该滤波器24的带宽被设计成取决于检测的相位误差增加。如果我们假设由在图4中的鉴相器26输出的相位误差是E＝|P_ref-P_DCO|，一种适宜的找到滤波器24带宽B的方式是按照该公式确定的，

B = [\frac{E}{P}] \cdot C

这里C是最小可接受的带宽，并且p是控制用于滤波器带宽步骤的常数。该最小可接受的带宽是可为跟踪频率偏差所接受的最小值。如果该带宽过高，该环路将包括太多的噪声；如果该带宽过低，该环路不能足够地跟踪该频率偏差。

该括弧表示使用最大的整数。应该理解，这仅仅是一个例子，并且可以基于设计考虑采用其它的公式，关键特点是该滤波器的带宽随着相位误差自适应地调整。

一种简单的方式，并且尤其地实现该数字滤波器24有效的方式是作为采用两个乘法器的一阶IIR滤波器。这样一个实施例在图5中示出，这里f_s是用于数字实现的采样频率，并且f_c是DCO中心频率。该DCO 20是包括累加器44和延迟46单元的一阶相位累加器。

在图5中，该鉴相器26的输出作为相位误差E出现，该相位误差E被作为缩放因子输入给乘法器40的一个输入端。在穿过可选择的限幅器34之后，该带宽计算单元的输出被施加于乘法器36的一个输入端，该乘法器36的第二输入是信号1/f_s。该乘法器36的输出被施加于该乘法器40的第二输入端，并且因此按照该带宽计算的结果起到自适应地调整施加于累加器42的输入端的缩放因子的作用。

可以需要该限幅器34将计算的带宽B限制在某个范围内。

图6示出一个示范的带宽计算电路的实施例。输入E和p被馈送进除法器60，除法器60的输出被馈送给加法器62和乘法器64。除法器60的输出增加1。这确保在除法器之后存在带宽最高限度。硬件实现提供一个整数输出，因此，该除法器的输出是一个整数。

用于该滤波器带宽计算的典型值是p＝每个10ns周期0.01ps，并且C＝0.1Hz。该限幅器典型地可以将B限制在0.1Hz至3Hz的范围内。

该带宽计算还可以基于该相位误差输出使用一个累加器，或者任何简单或者复杂的低通滤波器。

应该理解，其他类型的低通滤波器可以由带宽计算单元控制。

所描述的实施例的一个重要的优点是非常低的复杂度，因此，非常适合于用于结合在一个芯片上的集成化。

Claims

1、一种数字锁相环，该数字锁相环包括：

数字控制振荡器；

耦合到所述数字控制振荡器的输出并且具有带宽B的反馈回路；

用于将来自所述反馈回路的反馈信号与一个基准信号比较以产生控制数字控制振荡器的相位误差信号的鉴相器；

用于滤除控制的相位误差信号的一阶IIR低通滤波器；和耦合到低通滤波器用于按照公式

B = [\frac{E}{P}] \cdot C

2、根据权利要求1的数字锁相环，其中，该低通滤波器包括具有耦合到带宽计算单元的输出端的第一输入端和接收l/f_S的第二输入端的第一乘法器，这里f_S是采样频率；和耦合到鉴相器的输出端和所述第一乘法器的输出端的第二乘法器，第二乘法器具有耦合到数字控制振荡器的输入端的输出端。

3、根据权利要求2的数字锁相环，还包括用于限制施加于第一乘法器的第一输入端的带宽计算单元的输出的限幅器。

4、根据权利要求3的数字锁相环，其中，第二乘法器的输出被施加于加法器的第一输入端，该加法器在第二输入端上接收数字控制振荡器的中心频率，并且该加法器具有施加于数字控制振荡器的输入端的输出。

5、根据权利要求1～4中任一所述的数字锁相环，其中，带宽计算单元包括用于将相位误差E除以常数p的除法器，和用于将结果乘以常数C的乘法器。

6、根据权利要求3的数字锁相环，其中，所述限幅器将带宽限制在0.1Hz至3Hz的范围内。

7、根据权利要求1的数字锁相环，其中，p＝每个10ns周期0.01ps，并且C＝0.1Hz。

8、一种控制带有数字控制振荡器的数字锁相环的方法，该方法包括：

将所述数字控制振荡器的输出与一个基准信号比较以推导出相位误差信号；

以具有带宽B的一阶IIR低通滤波器滤除所述相位误差信号；

以滤除之后的所述相位误差信号控制所述数字控制振荡器；和

按照公式

B = [\frac{E}{P}] \cdot C

自适应地调整所述低通滤波器的带宽B，这里E是相位误差，并且p是常数。

9、根据权利要求8的方法，其中，带宽计算单元的输出被输入给具有接收l/f_S的第二输入端的第一乘法器的第一输入端，这里f_S是采样频率，以及第一乘法器的输出被输入给第二乘法器，第二乘法器耦合到鉴相器的输出端，并且一个输出端耦合到数字控制振荡器的一个输入端。

10、根据权利要求9的方法，还包括将计算的带宽限制在预定的频率范围内。

11、根据权利要求10的方法，其中，所述预定的频率范围是0.1Hz至3Hz。

12、根据权利要求8的方法，其中，p＝每个10ns周期0.01ps，并且C＝0.1Hz。