KR20150054508A - 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 - Google Patents

전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20150054508A
KR20150054508A KR1020130137017A KR20130137017A KR20150054508A KR 20150054508 A KR20150054508 A KR 20150054508A KR 1020130137017 A KR1020130137017 A KR 1020130137017A KR 20130137017 A KR20130137017 A KR 20130137017A KR 20150054508 A KR20150054508 A KR 20150054508A
Authority
KR
South Korea
Prior art keywords
circuit
signal
current
electronic device
vco
Prior art date
Application number
KR1020130137017A
Other languages
English (en)
Inventor
이준희
부영건
최종원
이성준
이영택
한상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130137017A priority Critical patent/KR20150054508A/ko
Priority to PCT/KR2014/006260 priority patent/WO2015072649A1/en
Priority to CN201480061776.2A priority patent/CN105723620B/zh
Priority to US14/468,939 priority patent/US9467121B2/en
Publication of KR20150054508A publication Critical patent/KR20150054508A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1234—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device and comprising means for varying the output amplitude of the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전자 장치에 공정 편차를 보상하기 위한 것으로, 전자 장치는, 전류를 소비하는 제1회로와, 상기 제1회로로 공급되는 전류량을 제어하는 제2회로를 포함하며, 상기 제2회로는, 상기 제1회로에 포함된 소자와 동종의 소자를 이용하여 생성한 펄스 신호의 주파수에 기초하여 상기 전류량을 제어하는 신호를 생성한다. 또한, 본 발명은 상술한 실시 예와 다른 실시 예들도 포함한다.

Description

전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법{APPARATUS AND METHOD FOR COMPENSATING PROCESS DEVIATION IN ELECTRONIC DEVICE}
본 발명은 전자 장치에서 공정 편차(process deviation)에 따른 회로 소자의 특성 차를 보상하기 위한 것이다.
전자 장치는 수많은 회로들로 구성된다. 특히, 통신을 위한 전자 장치는 RF(Radio Frequency)를 제어하기 위한 회로를 포함할 수 있으며, 상기 RF 회로는 사인(sinusoidal) 신호를 생성하는 주파수 합성기(FS: Frequency Synthesizer)를 포함하는 것이 일반적이다. 상기 주파수 합성기의 일부 구성 중, 원하는 주파수의 신호를 생성해 주는 블럭을 VCO(Voltage Controlled Oscillator)라 하며, 상기 VCO는 비교적 전력 소모가 큰 회로 중 하나이다.
반도체 회로를 제작함에 있어서, 웨이퍼(wafer) 상의 위치 등으로 인해 공정 편차가 발생할 수 있다. CMOS(Complementary Metal-Oxide Semiconductor) 공정의 경우, 트랜지스터(transistor)에서 상기 공정 편차가 비교적 크게 나타난다. 예를 들어, 상기 공정 편차에 따라서 분류하면, 트랜지스터의 동작 속도가 느려지는 SS(Slow Slow) 코너(Corner), 동작 속도가 빨라지는 FF(Fast Fast) 코너, 정상 동작하는 TT(Typical Typical) 코너가 존재한다. 상기 VCO와 같은 회로는 공정이 변하더라도 안정적으로 동작할 수 있도록 설계되어야 하므로, 공정이 가장 열악한 조건, 즉, 트랜지스터의 동작 속도가 가장 느린 공정 특성에 기준하여 설계되는 것이 일반적이다. 이로 인해, 동작 속도가 비교적 다른 공정 특성의 소자들은 필요 이상의 전류가 소모되는 문제가 발생할 수 있다.
본 발명의 일 실시 예는 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법을 제공한다.
본 발명의 다른 실시 예는 전자 장치에서 공정 편차로 인해 과전류가 공급되는 경우를 방지하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 공정 편차에 따른 소자의 특성을 모니터링(monitoring)하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 공정의 편차에 따라서 전류를 증가시키거나 감소시킴으로써 소모 전력을 최적화하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 공정의 편차에 따라서 변화하는 회로의 출력 신호의 크기 레벨이 일정하도록 전류를 증가시키거나 감소시킴으로써 전류의 편차를 최소화하기 위한 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 전자 장치에서 공정 편차를 모니터링하고 보상하기 위해 소모되는 전류를 최소화하기 위한 장치 및 방법을 제공한다.
본 발명의 실시 예에 따른 전자 장치는, 전류를 소비하는 제1회로와, 상기 제1회로로 공급되는 전류량을 제어하는 제2회로를 포함하며, 상기 제2회로는, 상기 제1회로에 포함된 소자와 동종의 소자를 이용하여 생성한 펄스 신호의 주파수에 기초하여 상기 전류량을 제어하는 신호를 생성하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 전자 장치의 동작 방법은, 전류를 소비하는 회로에 포함된 소자와 동종의 소자를 이용하여 생성한 펄스 신호를 생성하는 과정과, 상기 펄스 신호의 주파수에 기초하여 상기 제1회로로 공급되는 전류량을 제어하는 신호를 생성하는 과정을 포함하는 것을 특징으로 한다.
전자 장치에서 공정 편차에 따라 회로의의 공급 전류량을 조절함으로써 전류를 최적화할 수 있다. 나아가, 구현이 간단한 디지털 회로(Digital Circuit)를 이용하여 공정 편차를 모니터링 및 제어하므로, 회로 공정이 변환되더라도 손쉽게 설계 가능하다. 또한, 디지털 출력으로 인해서 다양한 회로에 널리 적용될 수 있다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 블록 구성을 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 전자 장치에서 공정 편차 모니터링 회로의 블록 구성을 도시하는 도면,
도 3은 본 발명의 실시 예에 따른 전자 장치에서 공정 편차 모니터링 회로의 동작 내용의 일 예를 도시하는 도면,
도 4는 본 발명의 실시 예에 따른 VCO(Voltage Controlled Oscillator)의 회로 구성의 예를 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 VCO의 신호 발생 수단의 회로 구성의 예를 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 예를 도시하는 도면,
도 7은 본 발명의 실시 예에 따른 VCO의 회로 구성 다른 예를 도시하는 도면,
도 8은 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 다른 예를 도시하는 도면,
도 9는 본 발명의 실시 예에 따른 VCO의 회로 구성 또 다른 예를 도시하는 도면,
도 10은 본 발명의 실시 예에 따른 전자 장치의 동작 절차를 도시하는 도면,
도 11은 본 발명의 다른 실시 예에 따른 전자 장치의 동작 절차를 도시하는 도면.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하 본 발명은 전자 장치에서 공정 편차(process deviation)을 보상하기 위한 기술에 대해 설명한다.
이하 설명에서, 상기 공정 편차는 반도체 제조 공정에서 물리적/환경적 요인에 따라 소자의 성능 상 발생하는 차이를 의미한다. 예를 들어, 동작 속도가 느려지는 SS(Slow Slow) 코너(Corner), 동작 속도가 빨라지는 FF(Fast Fast) 코너, 정상 동작하는 TT(Typical Typical) 코너가 존재할 수 있으며, 분류 방식에 따라 상술한 3가지 외 다른 경우가 더 포함될 수 있다. 이하 설명의 편의를 위해, 본 발명은 제1공정 특성, 제2공정 특성, 제3공정 특성 등 3가지 공정 특성을 예시하여 설명한다. 이하 설명에서, 상기 제1공정 특성은 동작 속도가 빨라지는 경우로서, 상기 FF 코너와 대응하며, 상기 제2공정 특성은 동작 속도가 정상인 경우로서, 상기 TT 코너와 대응하며, 상기 제3공정 특성은 동작 속도가 느려지는 경우로서, 상기 SS 코너와 대응한다.
도 1은 본 발명의 실시 예에 따른 전자 장치의 블록 구성을 도시하고 있다.
상기 도 1을 참고하면, 상기 전자 장치는 위상-주파수 검출부(phase frequency detector)(110), 차지 펌프(charge pump)(120), 루프 필터(loop filter)(130), VCO(140), N-분배부(N-divider)(150), 모니터링부(monitoring unit)(160)를 포함한다.
상기 위상-주파수 검출부(110)는 기준 클럭(reference clock) 및 상기 N-분배부(150)로부터의 피드백 신호 Fdiv를 제공받고, 상기 기준 클럭 및 상기 피드백 신호의 주파수 차 및 위상 차 존재 여부를 판단한다. 그리고, 상기 위상-주파수 검출부(110)는 상기 기준 클럭 및 상기 Fdiv 신호에 기초하여 업-신호 UP 및 다운-신호 DN 중 하나를 출력한다. 즉, 상기 위상-주파수 검출부(110)는 상기 기준 클럭 및 피드백된 상기 피드백 신호의 위상을 비교하고, 상기 비교 결과에 따라 상기 업-신호 및 상기 다운-신호 중 하나를 출력한다. 구체적으로, 상기 위상-주파수 검출부(110)는 상기 기준 클럭의 위상이 상기 피드백 신호의 위상보다 빠른(lead) 경우 상기 업-신호를 출력하고, 상기 기준 클럭의 위상이 상기 피드백 신호의 위상보다 느린(lag) 경우 상기 다운-신호를 출력한다.
상기 차지 펌프(120)는 상기 위상-주파수 검출부(110)로부터 출력된 신호에 기초하여 특정량의 전하(charge)를 상기 루프 필터(130)로 공급하거나, 회수(pump)한다. 기준 전압 값에서 상기 기준 클럭 및 상기 피드백 신호 간 차이에 따라 전압을 상승 또는 하강시켜야하므로, 상기 차지 펌프(120)는 2가지 분기 동작을 수행한다. 즉, 상기 차지 펌프(120)는 전압을 상승시키고자 하는 경우 전하를 공급하고, 전압을 하강시키고자 하는 경우 전하를 회수한다. 다시 말해, 상기 차지 펌프(120)는 상기 업-신호 입력 시 전하를 공급하고, 상기 다운-신호 입력 시 전하를 회수한다.
상기 루프 필터(130)는 상기 차지 펌프(120)에서 공급하거나 회수하는 전하를 축적 및 방출한다. 이때, 상기 루프 필터(130) 내에 축정되는 전하량은 상기 차지 펌프(120)에 의해 달라진다. 예를 들어, 상기 루프 필터(130)는 LPF(Low Pass Filter) 형태를 가질 수 있다. 그리고, 상기 루프 필터(130)는 상기 VCO(140)로 제어 전압을 인가한다. 즉, 상기 루프 필터(130)는 상기 VCO(140)의 제어 전압을 가변한다.
상기 VCO(140)는 제어 전압에 대응하는 주파수의 신호를 출력한다. 즉, 상기 VCO(140)는 상기 루프 필터(130)로부터 입력되는 전압에 대응하는 주파수의 신호를 출력한다. 또한, 본 발명의 실시 예에 따라, 상기 VCO(140)는 상기 모니터링부(160)의 제어에 따라 전류 공급량, 출력 진폭을 조절한다.
상기 N-분배부(150)는 상기 VCO(140)의 출력 신호를 분배한 후, 상기 위상-주파수 검출부(110)로 제공한다. 즉, 상기 N-분배부(150)는 상기 위상-주파수 검출부(110)의 위상 비교에 적합한 주파수로 상기 VCO(140)의 출력 신호의 주파수를 변경한다. 예를 들어, 상기 N-분배부(150)는 디지털 카운터(digital counter)와 유사하게 구성될 수 있다,
상기 모니터링부(160)는 상기 VCO(140)에 사용된 회로 소자의 공정 편차를 판단하고, 상기 공정 편차에 기초하여 상기 VCO(140)의 전류 공급량을 제어한다. 본 발명의 실시 예에 따라, 상기 모니터링부(160)는 상기 VCO(140)로 전류 제어 신호를 출력한다. 예를 들어, 상기 전류 제어 신호는 상기 VCO(140)의 전류 소스(current source)를 제어하거나, 또는, 레귤레이터(regulator)를 제어할 수 있다. 상기 전류 소스를 제어하는 경우, 상기 제어 비트열은 전류를 공급하는 트랜지스터들 각각의 활성화 여부를 지시할 수 있다. 상기 모니터링부(160)의 구체적인 구성의 예는 하기 도 2와 같다.
도 2는 본 발명의 실시 예에 따른 전자 장치에서 공정 편차 모니터링 회로의 블록 구성을 도시하고 있다. 상기 도 2는 상기 도 1의 상기 모니터링부(160)의 일 예를 도시한다.
상기 도 2를 참고하면, 상기 모니터링부(160)는 링(ring) VCO(262), 카운터(counter)(264), 감산부(substractor)(266), 비교부(comparator)(268)를 포함한다.
상기 링 VCO(262)는 상기 VCO(140)에 포함된 트랜지스터들과 동일한 공정 특성을 가지는 트랜지스터들을 이용하여 구성된다. 상기 링 VCO(262)는 일정 주파수의 펄스(pulse) 신호를 생성하며, 상기 주파수는 상기 링 VCO(262)를 구성하는 트랜지스터의 공정 특성에 따라 달라질 수 있다. 예를 들어, 상기 링 VCO(262)는 트랜지스터를 이용한 홀수 개의 인버터(invertor)들을 직렬 연결하고, 마지막 단의 인터버 출력을 최초 단의 인버터로 입력함으로써 구성될 수 있다.
상기 카운터(264)는 상기 링 VCO(262)에서 출력되는 펄스 신호에서 일정 시간 구간 동안의 펄스 개수를 카운팅(counting)한다. 상기 카운터(264)는 디지털 소자로서, 카운팅 결과를 나타내는 디지털 데이터, 즉, 비트열을 출력한다. 예를 들어, 상기 카운터(264)는 기준 클럭의 하나의 펄스 폭 구간 동안 상기 링 VCO(262)에서 출력되는 신호의 펄스 개수를 카운팅할 수 있다.
상기 감산부(266)는 상기 카운터(264)로부터 제공되는 카운팅 값에서 미리 정의된 기준 값(reference value)을 감산한다. 상기 감산부(266)는 디지털 소자로서, 감산 결과를 비트열로 출력한다. 즉, 상기 감산부(266)는 상기 카운팅 값이 상기 기준 값에 비하여 얼마나 큰지를 나타내는 정보를 출력한다.
상기 비교부(268)는 상기 감산부(260)로부터 제공되는 감산 결과 값에 따라 상기 VCO(140)의 전류 공급량을 제어하기 위한 전류 제어 신호를 생성한다. 상기 전류 제어 신호의 값은 상기 감산 결과 값에 속하는 범위에 대응하여 결정된다. 즉, 상기 비교부(268)는 제1공정 특성, 제2공정 특성, 제3공정 특성 각각에 대응하는 값의 범위들 중 상기 감산부(260)로부터 제공되는 감산 결과 값이 어느 범위에 속하는지 확인하고, 확인된 범위에 따른 전류 제어 신호를 출력한다. 예를 들어, 제1공정 특성에 속하는 경우 동일 회로 소자에 의한 전류 공급량이 비교적 클 것이므로, 이 경우, 상기 비교부(268)는 다른 공정 특성이 판단된 경우에 비하여 더 많은 회로 소자가 불활성화되도록 제어하는 전류 제어 신호를 출력한다.
구체적으로, 상기 제1공정 특성을 가지는 경우, 상기 VCO(140)의 전류가 상대적으로 증가하므로, 상기 제2공정 특성을 가지는 경우에 비하여 상기 VCO(140)의 전류 소스에서 활성화되는 트랜지스터 개수를 감소시키도록 상기 전류 제어 신호의 값이 결정된다. 반대로, 상기 제3공정 특성을 가지는 경우, 상기 링 VCO(262) 출력의 주파수가 비교적 낮으므로, 상기 VCO(140)의 전류 소스에서 활성화되는 트랜지스터 개수를 증가시키도록 상기 전류 제어 신호의 값이 결정된다.
상기 도 2와 같은 구조에 기초하여 공정 편차 모니터링 및 보상 과정의 일 예를 살펴보면 하기 도 3과 같다.
도 3은 본 발명의 실시 예에 따른 전자 장치에서 공정 편차 모니터링 회로의 동작 내용의 일 예를 도시하고 있다. 상기 도 3은 상기 도 2에 도시된 모니터링부(160)의 각 블록에서 수행되는 동작들을 예시한다.
상기 도 3을 참고하면, 상기 링 VCO(262) 및 상기 카운터(264)에 의해 카운팅 동작(371)이 수행된다. 상기 도 3의 경우, 기준 클럭의 하나의 펄스 폭이 카운팅 구간으로 정의되며, 상기 링 VCO(262)는 하나의 카운팅 구간 동안 31개의 펄스들을 출력한다. 상기 카운터(264)는 상기 31개의 펄스들이 출력됨을 카운팅하고, 5비트의 카운팅 결과 값을 출력한다. 이에 따라, 카운팅 출력은 31의 바이너리(binary) 값이 된다. 상기 도 3에서, 상기 카운팅 구간은 상기 기준 클럭에 기초하여 정의되었으나, 상기 모니터링부(160)는 상기 카운팅 구간을 구획하기 위한 별도의 클럭 발생부를 더 포함할 수 있다.
상기 감산부(266)에 의해 감산 동작(373)이 수행된다. 상기 도 3의 경우, 카운팅 출력은 31이고, 기준 값은 16으로 예시된다. 이에 따라, 감산 결과는 15가 된다. 상기 기준 값은 구체적인 실시 예에 따라 다르게 정의될 수 있다. 예를 들어, 상기 기준 값은 사용되는 공정, 상기 VCO(140)의 주파수 범위 등을 기초로 정의될 수 있다. 또는, 상기 감산부(266)는 외부로부터 상기 기준 값을 제공받을 수 있다. 상기 기준 값은 모의 실험(Simulation)을 통해서 예측 및 정의될 수 있으며, 또는, 상기 제2공정 특성을 가지는, 즉, 정상 동작하는 소자를 기준으로 정의될 수 있다.
상기 비교부(268)에 의해 제어 신호 출력 동작(375)이 수행된다. 상기 도 3의 경우, 제1공정 특성 및 제2공정 특성 간 경계 값은 5로, 제2공정 특성 및 제3공정 특성 간 경계 값은 -5로 정의된다. 다시 말해, 감산 결과가 5 이상이면 상기 제1공정 특성으로, 감산 결과가 5 미만 -5 이상이면 상기 제2공정 특성으로, 감산 결과가 -5 미만이면 상기 제3공정 특성으로 판단된다. 상기 경계 값은 구체적인 실시 예에 따라 다르게 정의될 수 있다. 예를 들어, 상기 경계 값은 사용되는 공정, 상기 VCO(140)의 주파수 범위 등을 기초로 정의될 수 있다. 또는, 상기 비교부(268)는 외부로부터 상기 경계 값을 제공받을 수 있다. 상기 경계 값들은 모의 실험을 통해서 예측 및 정의될 수 있으며, 또는, 상기 제2공정 특성을 가지는, 즉, 정상 동작하는 소자를 기준으로 정의될 수 있다. 그리고, 상기 제1공정 특성 시 전류 제어 신호 값은 '1100'으로, 상기 제2공정 특성 시 상기 전류 제어 신호 값은 '1110'으로, 상기 제3공정 특성 시 상기 전류 제어 신호 값은 '1111'로 정의된다. 상기 도 3의 경우, 감산 결과가 15이므로, 상기 제1공정 특성으로 판단되고, 전류 제어 신호의 값은 '1100'이 된다.
상기 전류 제어 신호는 상기 VCO(140)의 전류 소스 또는 레귤레이터를 제어할 수 있다. 예를 들어, 상기 전류 제어 신호가 전류 소스를 제어하는 경우, 상기 전류 제어 신호는 상기 전류 소스에 포함된 전류를 공급하는 트랜지스터들 각각의 활성화 여부를 지시할 수 있다. 이 경우, 상기 도 3에 도시된 전류 제어 신호는 4개의 트랜지스터들의 활성화 여부를 지시할 수 있다. 예를 들어, '1100'은 4개 중 2개의 트랜지스터를 활성화함을, '1110'은 4개 중 3개의 트랜지스터를 활성화함을, '1111'은 4개 중 4개의 트랜지스터를 활성화함을 지시할 수 있다. 상기 전류 제어 신호가 레귤레이터를 제어하는 경우, 상기 전류 제어 신호는 상기 레귤레이터에서 상기 VCO 내부 회로로 인가되는 전압 레벨(level)을 지시할 수 있다.
도 4는 본 발명의 실시 예에 따른 VCO의 회로 구성의 예를 도시하고 있다.
상기 도 4를 참고하면, 상기 VCO는 신호 발생 회로(410) 및 전류 소스(420)를 포함한다. 상기 신호 발생 회로(410)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자(port) VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(410)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(410)은 하기 도 5와 같이 구성될 수 있다.
도 5는 본 발명의 실시 예에 따른 VCO의 신호 발생 수단(410)의 회로 구성의 예를 도시하고 있다. 상기 도 5를 참고하면, 상기 신호 발생 수단(410)은 제1PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터(502) 제2PMOS 트랜지스터(504), 캐패시터(capacitor)(506), 인덕터(inductor)(508), 가변 캐패시터들(510, 612), 제1NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터(514), 제2NMOS 트래지스터(516)를 포함한다. 상기 제1PMOS 트랜지스터(502) 및 상기 제2PMOS 트랜지스터(504)의 소스(source)는 상기 단자 IIN에 연결되고, 상기 제1PMOS 트랜지스터(502)의 게이트(gate)는 상기 제2PMOS 트랜지스터(504)의 드레인(drain)과 연결되고, 상기 제2PMOS 트랜지스터(504)의 게이트는 상기 제1PMOS 트랜지스터(502)의 드레인과 연결된다. 상기 캐패시터(506) 및 상기 인덕터(508)의 양단은 각각 단자 VOUT 및 단자 VOUTB와 연결되고, 상기 가변 캐패시터들(510, 612)의 일단은 서로 연결되고, 타단은 각각 단자 VOUT 및 단자 VOUTB와 연결된다. 상기 제1NMOS 트랜지스터(514) 및 상기 제2NMOS 트랜지스터(516)의 소스는 상기 단자 IOUT에 연결되고, 상기 제1NMOS 트랜지스터(514)의 게이트는 상기 제2NMOS 트랜지스터들(516)의 드레인과 연결되고, 상기 제2NMOS 트랜지스터(516)의 게이트는 상기 제1PMOS 트랜지스터(514)의 드레인과 연결된다.
상기 전류 소스(420)는 상기 단자 IOUT과 연결되며, 상기 신호 발생 회로(410)의 동작을 위한 전류를 공급한다. 상기 단자 IOUT과 연결된 상기 전류 소스(420)는 NMOS 트랜지스터를 이용한 경우의 전류 소스로서, PMOS 트랜지스터를 이용한 경우에 비하여 작은 크기를 가지나, 상대적으로 큰 잡음을 발생시킬 수 있다. 상기 전류 소스(420)는 전류 제어 신호에 따라 공급하는 전류량을 조절한다. 예를 들어, 상기 전류 소스(420)는 전류를 공급하는 다수의 트랜지스터들을 포함하며, 상기 전류 제어 신호에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수만큼의 트랜지스터만을 활성화시킴으로써, 공급하는 전류량을 조절할 수 있다. 예를 들어, 상기 전류 소스(420)는 이하 도 6과 같이 구성될 수 있다.
도 6은 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 예를 도시하고 있다. 상기 도 6을 참고하면, 상기 전류 소스(420)는 N개의 NMOS 트랜지스터들(602-1 내지 602-N)을 포함한다. 상기 N개의 NMOS 트랜지스터들(602-1 내지 602-N) 각각은 전류 제어 신호의 각 비트의 값에 따라 전류를 공급한다. 상기 N개의 NMOS 트랜지스터들(602-1 내지 602-N)의 드레인들은 단자 IOUT에 연결되고, 소스들은 접지(grounded)된다. 상기 전류 제어 신호의 각 비트는 상기 N개의 NMOS 트랜지스터들(602-1 내지 602-N) 각각의 게이트로 인가된다. 이때, 긍정의 값(예: 1)을 인가받은 NMOS 트랜지스터만이 전류를 공급한다. 즉, 병렬 연결된 상기 N개의 NMOS 트랜지스터들(602-1 내지 602-N) 중 상기 전류 제어 신호에 의해 지시되는 전부 또는 일부만이 전류를 공급함으로써, 상기 전류 소스(420)의 전체 공급 전류량이 조절될 수 있다.
도 7은 본 발명의 실시 예에 따른 VCO의 회로 구성 다른 예를 도시하고 있다.
상기 도 7을 참고하면, 상기 VCO는 신호 발생 회로(710) 및 전류 소스(720)를 포함한다. 상기 신호 발생 회로(710)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자 VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(710)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(710)는 상기 도 5와 같이 구성될 수 있다.
상기 전류 소스(720)는 상기 단자 IIN과 연결되며, 상기 신호 발생 회로(710)의 동작을 위한 전류를 공급한다. 상기 단자 IOUT과 연결된 상기 전류 소스(720)는 PMOS 트랜지스터를 이용한 경우의 전류 소스로서, NMOS 트랜지스터를 이용한 경우에 비하여 큰 크기를 가지나, 상대적으로 작은 잡음을 발생시킬 수 있다. 상기 전류 소스(720)는 전류 제어 신호에 따라 공급하는 전류량을 조절한다. 예를 들어, 상기 전류 소스(720)는 전류를 공급하는 다수의 트랜지스터들을 포함하며, 상기 전류 제어 신호에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수만큼의 트랜지스터만을 활성화시킴으로써, 공급하는 전류량을 조절할 수 있다. 예를 들어, 상기 전류 소스(720)는 이하 도 8와 같이 구성될 수 있다.
도 8는 본 발명의 실시 예에 따른 VCO의 전류 소스의 회로 구성의 다른 예를 도시하고 있다. 상기 도 8를 참고하면, 상기 전류 소스(720)는 N개의 PMOS 트랜지스터들(802-1 내지 802-N)을 포함한다. 상기 N개의 PMOS 트랜지스터들(802-1 내지 802-N) 각각은 전류 제어 신호의 각 비트의 값에 따라 전류를 공급한다. 상기 N개의 PMOS 트랜지스터들(802-1 내지 802-N)의 드레인들은 단자 IIN에 연결된다. 상기 전류 제어 신호의 각 비트는 상기 N개의 PMOS 트랜지스터들(802-1 내지 802-N) 각각의 게이트로 인가된다. 이때, 긍정(positive)의 값(예: 1)을 인가받은 PMOS 트랜지스터만이 전류를 공급한다. 즉, 병렬 연결된 상기 N개의 PMOS 트랜지스터들(802-1 내지 802-N) 중 상기 전류 제어 신호에 의해 지시되는 전부 또는 일부만이 전류를 공급함으로써, 상기 전류 소스(720)의 전체 공급 전류량이 조절될 수 있다.
도 9은 본 발명의 실시 예에 따른 VCO의 회로 구성 또 다른 예를 도시하고 있다.
상기 도 9을 참고하면, 상기 VCO는 신호 발생 회로(910) 및 LDO(Low Drop Output) 레귤레이터(920)를 포함한다. 상기 신호 발생 회로(910)는 주파수 신호를 생성하며, 상기 주파수 신호는 단자 VOUT 및 단자 VOUTB로 출력된다. 그리고, 상기 신호 발생 회로(910)는 동작을 위해 전류를 소비하며, 상기 전류는 단자 IIN으로 입력되어 단자 IOUT으로 흐른다. 상기 신호 발생 회로(910)는 상기 도 5와 같이 구성될 수 있다.
상기 LDO 레귤레이터(920)는 상기 단자 IIN에 연결되며, 공급 전압(supply voltage)를 제공하며, 이때, 상기 LDO 레귤레이터(920)는 상기 전류 제어 신호에 따라 상기 공급 전압을 조절한다. 예를 들어, 상기 LDO 레귤레이터(920)는 상기 전류 제어 신호에 포함된 긍정(positive) 값(예: 1)으로 설정된 비트 개수에 따라 상기 공급 전압의 값을 결정한다. 예를 들어, 상기 긍정의 값으로 설정된 비트 개수가 많을수록, 상기 공급 전압의 값이 높아질 수 있다.
상술한 실시 예들에서, 본 발명은 VCO를 보상할 회로로 예시하였다. 그러나, 본 발명의 실시 예에 따른 모니터링 회로는 디지털 회로로서, 디지털 출력을 가지므로, 공정 편차를 겪는 소자를 포함하는 모든 회로에 일반적으로 적용가능하다. 따라서, 본 발명이 상술한 VCO에 한정되는 것은 아니며, 트랜지스터와 같이 공정 편차를 겪는 소자를 포함하는 회로라면 동일하게 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 전자 장치의 동작 절차를 도시하고 있다.
상기 도 10을 참고하면, 상기 전자 장치는 1001단계에서 보상할 회로 내 소자와 동종의 소자를 이용하여 펄스 신호를 생성한다. 예를 들어, 상기 소자는 트랜지스터일 수 있다. 또한, 상기 펄스 신호는 상기 트랜지스터를 이용한 인버터들을 이용하여 구성된 링 VCO에 의해 생성될 수 있다. 상기 링 VCO의 출력 신호의 주파수는 상기 트랜지스터의 공정 특성에 따라 달라진다.
상기 펄스 신호를 생성한 후, 상기 전자 장치는 1003단계로 진행하여 상기 펄스 신호의 주파수 값에 기초하여 소자의 공정 특성을 판단한다. 즉, 상기 펄스 신호를 생성하기 위해 사용된 소자 및 상기 보상할 회로 내 소자는 동일하거나 매우 유사한 공정 특성을 가진다. 예를 들어, 상기 전자 장치는 미리 정의된 다수의 공정 특성들에 대한 주파수 값의 범위들에 기초하여 상기 공정 특성을 판단한다. 구체적으로, 상기 전자 장치는 일정 시간 구간 동안의 상기 펄스 신호의 펄스 개수를 각 범위들의 경계 값들과 비교할 수 있다. 이때, 범위 판단을 위한 정보의 비트 수를 감소시키기 위해, 상기 전자 장치는 상기 펄스 개수에서 기준 값을 감산한 감산 결과를 상기 경계 값들과 비교할 수 있다.
상기 공정 특성을 판단한 후, 상기 전자 장치는 1005단계로 진행하여 상기 공정 특성에 대응하는 전류 제어 신호를 생성하고, 상기 전류 제어 신호를 상기 보상할 회로에 인가한다. 상기 전류 제어 신호는 상기 보상할 회로에 공급되는 전류량을 조절한다. 예를 들어, 상기 전류 제어 신호는 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시하거나, 또는, 레귤레이터의 공급 전압을 지시할 수 있다. 즉, 상기 전류 제어 신호는 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시 비트들의 집합일 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 전자 장치의 동작 절차를 도시하고 있다.
상기 도 11을 참고하면, 상기 전자 장치는 1101단계에서 초기 구동되는지 여부를 판단한다. 예를 들어, 상기 전자 장치가 전원 오프 상태에서 전원 온되는지 판단한다.
상기 초기 구동되면, 상기 전자 장치는 1103단계로 진행하여 보상할 회로 내 소자와 동종의 소자를 이용하여 생성된 펄스 신호에 따라 회로의 전류 제어 신호를 생성한다. 예를 들어, 상기 펄스 신호는 트랜지스터를 이용한 인버터들을 이용하여 구성된 링 VCO에 의해 생성될 수 있다. 구체적으로, 상기 전자 장치는 미리 정의된 다수의 공정 특성들에 대한 주파수 값의 범위들에 기초하여 상기 공정 특성을 판단하고, 상기 공정 특성에 대응하는 전류 제어 신호를 생성할 수 있다. 상기 전류 제어 신호는 상기 보상할 회로에 공급되는 전류량을 조절한다.
이후, 상기 전자 장치는 1105단계로 진행하여 공정 편차 보상 회로를 오프한다. 다시 말해, 상기 전류 제어 신호의 값이 결정된 후, 다시 말해, 상기 공정 편차를 보상하기 위한 절차를 완료한 후, 상기 전자 장치는 상기 공정 편차 보상 회로를 오프한다. 즉, 상기 전자 장치는 상기 공정 편차 보상 회로 내 적어도 하나의 소자를 오프한다.
상술한 바와 같이, 상기 공정 편차 보상 절차는 상기 전자 장치의 초기 구동 시 수행된다. 구체적으로, 상기 공정 편차 보상 절차는 상기 전자 장치의 최초 전원 온 이후 일정 시간 이후에 수행될 수 있다. 적어도 상기 전자 장치 내 회로가 정상 동작하기까지의 시간이 요구될 수 있기 때문이다. 예를 들어, 공정 편차의 보상을 요하는 회로 및 상기 공정 편차 보상을 위한 회로가 정상 상태가 된 후, 상기 공정 편차 보상 절차가 수행될 수 있다. 즉, 본 발명에서, 상기 '초기 구동'은 정상 동작 가능한 상태가 된 경우를 포함한다.
상술한 바와 같이, 본 발명의 실시 예는 전자 장치 구동 초기에 켈리브레이션(Calibration)을 수행하고, 공정 편차 모니터링 및 보상 회로가 항상 동작하지는 아니한다. 이로 인해, 보상될 회로의 동작 외 공정 편차 보상을 위한 추가적인 전류 소모가 발생하지 아니하며, 보상될 회로의 위상 잡음(phase Noise) 열화 가능성도 매우 적다.
또한, 공정 편차를 디지털 출력으로 파악 가능하므로, 공정 편차에 민감한 회로들의 바이어스(Bias) 회로들을 전류 소스 어레이(Current Source Array)와 같은 방식으로 설계하면, 추가적인 회로 필요 없이 공정 편차를 보상할 수 있는 바이어스 전류가 설정될 수 있다.
본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: Read Only Memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: Electrically Erasable Programmable Read Only Memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(Local Area Network), WLAN(Wide LAN), 또는 SAN(Storage Area Network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 발명의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 발명의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 발명의 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 발명이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 전자 장치에 있어서,
    전류를 소비하는 제1회로와,
    상기 제1회로로 공급되는 전류량을 제어하는 제2회로를 포함하며,
    상기 제2회로는, 상기 제1회로에 포함된 소자와 동종의 소자를 이용하여 생성한 펄스 신호의 주파수에 기초하여 상기 전류량을 제어하는 신호를 생성하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서,
    상기 소자는, 트랜지스터를 포함하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 펄스 신호는, 링(ring) VCO(Voltage Controlled Oscillator)에 의해 생성되는 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 펄스 신호의 주파수는, 상기 소자의 공정 특성에 의해 달라지는 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 전류량을 제어하는 신호는, 상기 제1회로의 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서,
    상기 전류량을 제어하는 신호는, 상기 제1회로의 레귤레이터의 공급 전압을 지시하는 것을 특징으로 하는 장치.
  7. 제1항에 있어서,
    상기 제1회로는, VCO를 포함하는 것을 특징으로 하는 장치.
  8. 제1항에 있어서,
    상기 제2회로는, 상기 주파수에 기초하여 상기 제1회로에 포함된 소자의 공정 특성을 판단하고, 상기 공정 특성에 대응하는 값의 신호를 생성하는 것을 특징으로 하는 장치.
  9. 제1항에 있어서,
    상기 제2회로는, 상기 신호의 값을 결정한 후, 오프(off)되는 것을 특징으로 하는 장치.
  10. 제1항에 있어서,
    상기 제2회로는, 상기 전자 장치의 초기 구동 시 동작하는 것을 특징으로 하는 장치.
  11. 전자 장치의 동작 방법에 있어서,
    전류를 소비하는 회로에 포함된 소자와 동종의 소자를 이용하여 생성한 펄스 신호를 생성하는 과정과,
    상기 펄스 신호의 주파수에 기초하여 상기 제1회로로 공급되는 전류량을 제어하는 신호를 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서,
    상기 소자는, 트랜지스터를 포함하는 것을 특징으로 하는 방법.
  13. 제11항에 있어서,
    상기 펄스 신호는, 링(ring) VCO(Voltage Controlled Oscillator)에 의해 생성되는 것을 특징으로 하는 방법.
  14. 제11항에 있어서,
    상기 펄스 신호의 주파수는, 상기 소자의 공정 특성에 의해 달라지는 것을 특징으로 하는 방법.
  15. 제11항에 있어서,
    상기 전류량을 제어하는 신호는, 상기 제1회로의 전류 소스에서 전류를 공급하는 소자들 각각의 활성화 여부를 지시하는 것을 특징으로 하는 방법.
  16. 제11항에 있어서,
    상기 전류량을 제어하는 신호는, 상기 제1회로의 레귤레이터의 공급 전압을 지시하는 것을 특징으로 하는 방법.
  17. 제11항에 있어서,
    상기 회로는, VCO를 포함하는 것을 특징으로 하는 방법.
  18. 제11항에 있어서,
    상기 신호를 생성하는 과정은,
    상기 주파수에 기초하여 상기 제1회로에 포함된 소자의 공정 특성을 판단하는 과정과,
    상기 공정 특성에 대응하는 값의 신호를 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
  19. 제11항에 있어서,
    상기 신호의 값을 결정한 후, 상기 펄스 신호를 생성하고, 상기 신호를 생성하기 위한 회로를 오프(off)하는 과정을 더 포함하는 것을 특징으로 하는 방법.
  20. 제11항에 있어서,
    상기 전류량을 제어하는 신호는, 상기 전자 장치의 초기 구동 시 생성되는 것을 특징으로 하는 방법.
KR1020130137017A 2013-11-12 2013-11-12 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 KR20150054508A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130137017A KR20150054508A (ko) 2013-11-12 2013-11-12 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법
PCT/KR2014/006260 WO2015072649A1 (en) 2013-11-12 2014-07-11 Apparatus and method for compensating for process variation in electronic device
CN201480061776.2A CN105723620B (zh) 2013-11-12 2014-07-11 用于补偿电子设备中的工艺变化的装置和方法
US14/468,939 US9467121B2 (en) 2013-11-12 2014-08-26 Apparatus and method for compensating for process variation in electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137017A KR20150054508A (ko) 2013-11-12 2013-11-12 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20150054508A true KR20150054508A (ko) 2015-05-20

Family

ID=53043282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137017A KR20150054508A (ko) 2013-11-12 2013-11-12 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US9467121B2 (ko)
KR (1) KR20150054508A (ko)
CN (1) CN105723620B (ko)
WO (1) WO2015072649A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545564B2 (ja) * 2015-08-06 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置
US10291237B2 (en) * 2016-04-11 2019-05-14 Mediatek Inc. Oscillator circuit with reconfigurable oscillator amplifier and/or hybrid amplitude calibration circuit and associated method
US10284205B2 (en) 2016-10-21 2019-05-07 Infineon Technologies Ag Adaptive bandwidth systems and methods
CN110995158A (zh) * 2019-11-27 2020-04-10 芯创智（北京）微电子有限公司 一种补偿环形震荡器工艺角变化的电流结构
CN115390616B (zh) * 2022-10-25 2023-01-03 太景科技(南京)有限公司 一种偏置装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7019570B2 (en) * 2003-09-05 2006-03-28 Altera Corporation Dual-gain loop circuitry for programmable logic device
TWI264875B (en) 2005-01-14 2006-10-21 Ind Tech Res Inst Voltage controlled oscillator capable of resisting supply voltage variation and/or process variation
US7663415B2 (en) * 2005-12-30 2010-02-16 Stmicroelectronics Pvt. Ltd. Phase locked loop (PLL) method and architecture
KR100717103B1 (ko) * 2006-03-04 2007-05-10 삼성전자주식회사 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US7629856B2 (en) * 2006-10-27 2009-12-08 Infineon Technologies Ag Delay stage, ring oscillator, PLL-circuit and method
US7777577B2 (en) * 2007-09-28 2010-08-17 Texas Instruments Incorporated Dual path phase locked loop (PLL) with digitally programmable damping
CN101588178B (zh) * 2008-05-23 2011-08-17 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
CN101814917B (zh) * 2009-02-19 2012-03-28 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
US8611437B2 (en) * 2012-01-26 2013-12-17 Nvidia Corporation Ground referenced single-ended signaling
TWI500261B (zh) * 2012-03-07 2015-09-11 Realtek Semiconductor Corp 阻抗校正裝置與方法
US8390349B1 (en) * 2012-06-26 2013-03-05 Intel Corporation Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US8736387B2 (en) * 2012-07-24 2014-05-27 Nxp B.V. Chopper based relaxation oscillator
US9344065B2 (en) * 2012-10-22 2016-05-17 Mediatek Inc. Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
US9112484B1 (en) * 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US8963649B2 (en) * 2012-12-31 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. PLL with oscillator PVT compensation
EP2849345B1 (en) * 2013-09-12 2020-11-04 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
EP2849344B1 (en) * 2013-09-12 2019-11-06 Socionext Inc. Circuitry and methods for use in mixed-signal circuitry
US9374099B2 (en) * 2014-03-25 2016-06-21 Mediatek Inc. Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator

Also Published As

Publication number Publication date
US20150130514A1 (en) 2015-05-14
CN105723620B (zh) 2019-01-18
US9467121B2 (en) 2016-10-11
CN105723620A (zh) 2016-06-29
WO2015072649A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
US10749537B2 (en) Hybrid phase lock loop
US9838025B1 (en) Method for reducing lock time in a closed loop clock signal generator
US8306175B2 (en) Clock and data recovery circuit
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
US8610473B2 (en) Phase lock loop with adaptive loop bandwidth
US9257994B2 (en) Apparatus and system for digitally controlled oscillator
US10284210B2 (en) Open-loop voltage regulation and drift compensation for digitally controlled oscillator (DCO)
JP4482524B2 (ja) リーク電流補償回路を備えたｐｌｌ回路
KR20150054508A (ko) 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법
US7764129B1 (en) Phase-lock loop startup circuit and voltage controlled oscillator reference generator
US7920000B2 (en) PLL circuit and method of controlling the same
US9490824B1 (en) Phase-locked loop with frequency bounding circuit
US9252784B2 (en) Device and method for controlling output amplitude of voltage control oscillator in electronic device
TWI785765B (zh) 時鐘電路及為cpu提供時鐘的方法
JP5975066B2 (ja) チャージポンプ回路及びｐｌｌ回路
CN106941352B (zh) 一种振荡器输出频率信号的校准方法及其电路
KR100905826B1 (ko) 위상 동기 루프 장치
JP2008109452A (ja) Ｐｌｌ回路
US8558591B1 (en) Phase locked loop with power supply control
US11870450B1 (en) Jitter and reference spur management with adaptive gain by voltage controlled oscillator calibration
US11843389B1 (en) Low-power, reduced-area VCO design with power supply noise rejection
JP5643725B2 (ja) Ｐｌｌ
KR101373205B1 (ko) 위상 고정 루프, 위상 고정 루프용 주파수 조정회로, 위상 고정 루프의 락킹 방법
TWI489752B (zh) 一種可控制共用電晶體接通時間之電荷泵

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application