CN101814917B - 可实现频段选择的自校正锁相环频率综合器 - Google Patents
可实现频段选择的自校正锁相环频率综合器 Download PDFInfo
- Publication number
- CN101814917B CN101814917B CN2009100773634A CN200910077363A CN101814917B CN 101814917 B CN101814917 B CN 101814917B CN 2009100773634 A CN2009100773634 A CN 2009100773634A CN 200910077363 A CN200910077363 A CN 200910077363A CN 101814917 B CN101814917 B CN 101814917B
- Authority
- CN
- China
- Prior art keywords
- signal
- self
- frequency
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 25
- 238000012937 correction Methods 0.000 claims abstract description 24
- 230000000295 complement effect Effects 0.000 claims abstract description 16
- 230000000630 rising effect Effects 0.000 claims description 9
- 101100156752 Caenorhabditis elegans cwn-1 gene Proteins 0.000 claims description 4
- 230000000052 comparative effect Effects 0.000 claims description 4
- 238000006880 cross-coupling reaction Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000002789 length control Methods 0.000 claims description 3
- 238000010845 search algorithm Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000013461 design Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 3
- 238000011088 calibration curve Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种可实现频段选择的自校正锁相环频率综合器，由锁相环路和自校正环路构成，其中，锁相环路由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器依次连接而成，自校正环路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器依次连接而成，锁相环路和自校正环路共用鉴相鉴频器、压控振荡器和分频器。本发明通过调节压控振荡器的一组固定电容来实现其中心频率校正，使得能在较低的压控振荡器增益下获得较宽的频率调谐范围，这能补偿由于集成电感和可变变容管制作中带来的误差，减小锁相环频率综合器的相位噪声，使得采用CMOS工艺实现单芯片锁相环频率综合器成为可能。
Description
技术领域
本发明涉及无线收发机中频率综合器设计技术领域，特别涉及一种可实现频段选择的自校正锁相环频率综合器。
背景技术
锁相环频率综合器是无线收发机设计中的一个关键模块，它输出一系列高精度频率信号，为收发机的频率变换提供本振信号。常用的锁相环频率综合器结构如图1所示，由依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和连接在鉴相鉴频器输入端和压控振荡器输出端之间的分频器构成。锁相环频率综合器中压控振荡器结构如图2所示，由谐振电感L1、L2、变容管Cvar1、Cvar2以及一个由PMOS管M1和M2交叉耦合构成的负阻放大器组成，电感L1、L2和变容管Cvar1、Cvar2构成LC振荡器，负阻放大器提供振荡所需的能量，振荡器频率的变化是通过改变变容管的电容值实现，模拟控制电压来自低通滤波器的输出。
锁相环频率综合器的工作原理为：鉴相鉴频器比较输入信号fref和fdiv信号的频差和相差，输出一个频/相差信号，当fref信号领先fdiv信号时，输出U信号，或者当fref信号落后fdiv信号时，输出D信号，这里相差信号的宽度代表两个输入信号差值的幅值。电荷泵产生一定数量的等效于相差信号的电荷。环路滤波器把输入电荷转化成压控振荡器的控制电压，控制电压升高或者降低是依赖于相差信号(U或者D信号)。压控振荡器的周期输出信号的频率是输入电压的函数。分频器是反馈路径上的模块，可以是整数型或者分数型，其主要作用是提供环路的反馈系数。
采用上述结构的锁相环频率综合器由于理论和技术最为成熟、设计所用的电路比较简单，因此一直以来应用最为广泛，但该结构仍然存在问题，即由于工艺、温度以及偏置等的影响，压控振荡器的输出频率会偏离设计值。为了解决这个问题，一种方法是通过在出厂之前经过手动校正来校正输出频率值，该办法效率很低，增加了锁相环的成本，限制了锁相环的应用范围。另外一种办法是使得压控振荡器设计的频率工作范围远大于实际所需要的频率工作范围。这种方法将增加压控振荡器增益。大的增益使得压控振荡器对输入调制噪声更加敏感，放大了环路中的电荷泵的纹波噪声，环路滤波器的热噪声等。
在无线收发机越来越走向单芯片设计过程中，上述因素制约了传统锁相环频率综合器的高度集成，无法实现单芯片设计以节约成本。因此，开发新型结构的频率综合器以适应单芯片集成就成了一个很紧迫的问题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于克服传统锁相环频率综合器在单芯片集成中存在的问题，提供一种可实现频段选择的自校正锁相环频率综合器，当上电复位或者分频比改变的时候，能自动地选择一条适宜的压控振荡器工作曲线。本发明使得压控振荡器能在较低的增益下获得较宽的频率校正范围，有利于提高噪声性能和单芯片集成。
(二)技术方案
为达到上述目的，本发明提供了一种可实现频段选择的自校正锁相环频率综合器，由锁相环路和自校正环路构成，其中，锁相环路由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器依次连接而成，自校正环路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器依次连接而成，且分频器的输出端连接于鉴相鉴频器的输入端，鉴相鉴频器的输入端接收输入参考信号(fref)和反馈信号(fdiv)，锁相环路和自校正环路共用鉴相鉴频器、压控振荡器和分频器；
其中，所述触发器用来判断参考信号是领先还是滞后分频器反馈信号，当参考信号(fref)领先反馈信号(fdiv)时，输出U为高，将被紧接着的反馈信号(fdiv)的上升沿复位；当反馈信号(fdiv)领先参考信号(fref)时，输出D为高，将被紧接着的参考信号(fref)的上升沿复位；触发器的时钟输入为D信号，而触发端输入为U信号；因为鉴相鉴频器中存在复位延时，每个工作周期，U信号和D信号存在同时为高，然后被复位信号复位的短脉冲，这使得触发器的时钟输入端有输入时钟；当U信号领先D信号，触发器输出信号为高，当U信号滞后D信号时，触发器输出信号为低；触发器的输出信号作为控制器输入信号，用来决定压控振荡器的控制字；
所述控制器用来判定连续多个时钟周期内反馈频率是领先还是滞后参考频率，然后控制器根据领先和滞后的结果来选择合适的控制字，从而决定压控振荡器的输出频率；控制器是自校正环路中核心模块，当上电或者复位时，N比特长度控制字初始化到中间值，在N次自校正达到最优值时自校正停止；如果需要在正常工作后重新启动，通过三线接口输入自校正使能信号；重新启动控制器，在自校正过程，开关S1闭合，S2断开，目的是给压控振荡器的输入一个固定的参考电压；时钟信号(clk)是对参考信号(fref)经过M分频后的信号，M值的大小依据应用场合，M值太大，将使得每次控制字切换时间变长；在每个时钟信号(clk)的上升或者下降沿，对输入信号进行判断，如果连续多个周期内触发器的输出信号都是高电平或者低电平，说明输入频率过高或者过低，控制器将调整控制字；为了能使得控制器在有限次的调整中找到最优的值，避免自校正环路在几个控制字间反复跳动，采用二进制搜索算法；
该自校正锁相环频率综合器进一步包括一对互补开关S1和S2，S1位于固定电压与压控振荡器之间，该固定电压为电源电压的一半，S2位于环路滤波器与压控振荡器之间；在锁相环频率综合器上电或者复位时，自校正环路启动，互补开关S1闭合，S2断开，模拟输入电压固定为电源电压的一半，压控振荡器输出经过分频器后的信号fdiv，同参考信号fref比较，根据比较结果，控制器改变数字控制字，从而改变固定可变电容以实现频率调整；自校正完毕，控制器输出被锁存，互补开关S1断开，S2闭合，环路滤波器的输出用来控制模拟输入端，开始精调谐过程，最终实现频率的精细调整。
上述方案中，所述压控振荡器包括第一谐振电感L1、第二谐振电感L2、第一变容管Cvar1、第二变容管Cvar2、由第一PMOS管M1和第二PMOS管M2交叉耦合构成的负阻放大器，以及一组用于自校正环路的固定电容C0、C1、...、Cn-1，n为自然数，各个固定电容串接在一组开关SW0、SW1、...、SWn-1上，各开关受控于一组N位的控制字CW0、...CWn-1。
上述方案中，所述分频器连接在压控振荡器输出端与鉴相鉴频器输入端之间。
上述方案中，所述锁相环路和自校正环路非并行工作，首先自校正环路工作，然后是锁相环路工作，两个环路工作状态通过互补开关进行切换。
(三)有益效果
从上述技术方案可以看出，本发明具有如下特点及良好效果：
1、自校正电路把压控振荡器宽的频率调谐范围变成一组互相重叠的调谐范围更窄的曲线，任何一条曲线仅仅是调谐范围的一部分。图3显示了假定的压控振荡器校正曲线。一个特定的数字控制输入CW被用来选择一条合适的校正曲线。自校正电路使得压控振荡器的增益减小，有助于提高相位噪声性能。
2、压控振荡器用于校正输出频率的电容由固定电容和可变电容构成，而且固定电容占据整个校正电路的大部分，固定电容采用金属板电容组成，具有较好的线性度和高的品质因子，容易提高噪声性能。
3、环路滤波器的电容大小随着压控振荡器增益的增加而增加，压控振荡器增益的降低将有效地减少环路滤波器的面积，这将有助于锁相环频率综合器芯片片上集成，另外，增益的降低可以有效抑制由于电荷泵上下电流失配引起的纹波噪声。
4、本发明可应用于复位自校正和信道切换自校正，若应用于复位自校正，自校正相当对压控振荡器的初始化过程，不影响系统实际工作时的信道切换时间。若应用于信道切换自校正，锁定时间应包括自校正所需的时间。
附图说明
图1是传统锁相环频率综合器的电路结构示意图；
图2是图1中的传统压控振荡器的电路结构示意图；
图3是校正曲线；
图4是本发明提供的可实现频段选择的自校正锁相环频率综合器的结构示意图；
图5是本发明的模数混合控制的压控振荡器的电路结构示意图；
图6是本发明的自校正过程。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图4示出了本发明提供的可实现频段选择的自校正锁相环频率综合器的结构示意图，该自校正锁相环频率综合器由锁相环路和自校正环路构成，其中，锁相环路由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器依次连接而成，自校正环路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器依次连接而成，锁相环路和自校正环路共用鉴相鉴频器、压控振荡器和分频器。
鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器这些模块的连接关系和工作原理与前面介绍的传统锁相环频率综合器相同，增加的自校正环路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器构成。压控振荡器有模拟和数字控制端，模拟控制端用于精细调整，而数字控制端用于粗调谐过程。分频器连接在压控振荡器输出端与鉴相鉴频器输入端之间。
该自校正锁相环频率综合器进一步包括一对互补开关S1和S2，S1位于固定电压与压控振荡器之间，该固定电压为电源电压的一半，S2位于环路滤波器与压控振荡器之间。在锁相环频率综合器上电或者复位时，自校正环路启动，互补开关S1闭合，S2断开，模拟输入电压固定为电源电压的一半，压控振荡器输出经过分频器后的信号fdiv，同参考信号fref比较，根据比较结果，控制器改变数字控制字，从而改变固定可变电容以实现频率调整；自校正完毕，控制器输出被锁存，互补开关S1断开，S2闭合，环路滤波器的输出用来控制模拟输入端，开始精调谐过程，最终实现频率的精细调整。
在本发明的锁相环频率综合器结构中，由于粗调谐环路的增加，对传统锁相环频率综合器中的压控振荡器的结构进行了改进，该压控振荡器的实施例结构如图5所示，包括第一谐振电感L1、第二谐振电感L2、第一变容管Cvar1、第二变容管Cvar2、由第一PMOS管M1和第二PMOS管M2交叉耦合构成的负阻放大器，以及一组用于自校正环路的固定电容C0、C1、...、Cn-1，n为自然数，各个固定电容串接在一组开关SW0、SW1、...、SWn-1上，各开关受控于一组N位的控制字CW0、...CWn-1。
压控振荡器是在图2的基础上，增加了一组固定电容对(C0、C1、...、Cn-1)，每组固定电容对串接在一个开关(SW0、SW1、...SWn-1)上，各开关受控于一组N位的控制字(CW0、CW1、...、CWn-1)，这样通过改变控制字就能以数字化的方式调节可变电容值，从而改变压控振荡器输出频率。通过改进固定电容和开关的设计，粗调谐环路能达到很高的频率精确度，但是这样做的代价使得控制器变得非常复杂，且使得自校正时间过长，因此本方案中自校正环路只是把压控振荡器频率调至中心频率附近，精确校正任务仍由锁相环路在粗调谐完成之后进行。自校正环路主要用于补偿工艺制造中的电感和电容误差以及完成频率自校正，环路中的固定电容占整个压控振荡器可变电容的大部分，只有这样，才能够完成压控振荡器频率的自校正，而用于锁相环路中的可变电容值占整个校正电容的小部分，该可变电容仍由可变电容二极管组成。
在锁相环频率综合器上电或者复位时，启动自校正环路，互补开关S1闭合，S2断开，模拟输入电压固定为电源电压的一半，压控振荡器输出经过分频器后的信号(fdiv)，同参考信号(fref)比较，根据比较结果，控制器改变数字控制字，从而改变固定可变电容以实现频率调整；自校正完毕，控制器输出被锁存，互补开关S1断开，S2闭合，环路滤波器的输出用来控制模拟输入端，开始精调谐过程，最终实现频率的精细调整。锁相环路和自校正环路非并行工作，首先自校正环路工作，然后是精调谐环路工作，两个环路工作状态通过互补开关进行切换。自校正也能在信道切换时重新启动，此时，自校正过程所需时间计入锁定时间。而在上电或者复位时的自校正过程不计入锁定时间。因此对锁定时间要求苛刻的场合，自校正环路只需要工作在上电或者复位场合，而对锁定时间要求不苛刻的场合，可以应用上电或者复位自校正，也可以应用信道切换自校正。为了便于测试VCO，本发明也可以通过三线接口对VCO控制位直接赋值。
触发器用来判断参考信号是领先还是滞后分频器反馈信号，当参考频率(fref)领先反馈频率(fdiv)时，输出U为高，将被紧接着的反馈信号(fdiv)的上升沿复位。当反馈频率(fdiv)领先参考频率(fref)时，输出D为高，将被紧接着的参考信号(fref)的上升沿复位。触发器的时钟输入为D信号，而触发端输入为U信号。因为鉴相鉴频器中存在复位延时，每个工作周期，U信号和D信号存在同时为高，然后被复位信号复位的短脉冲，这使得触发器的时钟输入端有输入时钟。当U信号领先D信号，触发器输出信号为高，当U信号滞后D信号时，触发器输出信号为低。触发器的输出信号作为控制器输入信号，用来决定压控振荡器的控制字。
控制器用来判定连续几个时钟周期内反馈频率是领先还是滞后参考频率，然后控制器根据领先和滞后的结果来选择合适的控制字，从而决定压控振荡器的输出频率。控制器是自校正环路中核心模块，当上电或者复位时，N比特长度控制字初始化到中间值，在N次自校正达到最优值时自校正停止。如果需要在正常工作后重新启动，例如分频比改变的时候，通过三线接口输入自校正使能信号。重新启动控制器，在自校正过程，开关S1闭合，S2断开，目的是给压控振荡器的输入一个固定的参考电压(电源的一半)。时钟信号(clk)是对参考信号(fref)经过M分频后的信号，M值的大小依据应用场合，M值太大，将使得每次控制字切换时间变长。在每个时钟信号(clk)的上升或者下降沿，对输入信号进行判断，如果连续几个周期内触发器的输出信号都是高电平或者低电平，说明输入频率过高或者过低，控制器将调整控制字。为了能使得控制器在有限次的调整中找到最优的值，避免自校正环路在几个控制字间反复跳动，采用二进制搜索算法，如表1所示(给出了一个5位控制字例子)。控制字被初始化到中间值“10000”，如果反馈频率(fdiv)是大于参考频率(fref)，当前控制位为高，下一个控制位也为高。如果反馈频率(fdiv)是低于参考频率(fref)，当前控制位置低，下一个控制位置高。这个过程一直持续到最后一个控制位。一旦最后一个控制位被置位，所有控制位的值是确定的，控制位被锁存，自校正过程结束，将切换到锁相环路工作状态。
开始
表1二进制搜索过程
为了加快自校正速度，控制字CW从高位到低位对应的电容值和控制字的权重成比例，每次频率调整只能对其中的一位控制字作出调整，对于N位控制字，整个校正过程由N步完成。控制字CW的作用是控制接入压控振荡器中固定电容的开关，高电平使得接通离散电容的开关断开，压控振荡器总电容值减小，输出频率上升；低电平则使得开关闭合，压控振荡器的总电容值增加，输出频率下降。控制字CW初始值设定为中间值，这样可以减少电容的调谐范围，从而加快频率校正速度。
在本发明实施例中，锁相环是一个电荷泵锁相环，其鉴相鉴频器鉴别参考信号和反馈信号的相差/频差，产生相/频差信号；电荷泵产生相应于相/频差信号的一定数量的电荷；环路滤波器累加一定数量的电荷产生环路滤波器电压；压控振荡器被用来产生锁相环反馈信号。在正常的锁相环工作时，环路滤波器电压被应用到压控振荡器的电压输入。在锁相环的自校正过程中，控制器应用数字控制字到压控振荡器来选择不同的压控振荡器工作曲线，直到一条合适的工作曲线被找到。
本发明不受限于电荷泵锁相环，一般来说，当前发明能被应用在任何包括鉴相鉴频器，积分滤波器以及压控振荡器的锁相环频率综合器中。如果锁相环频率综合器有个多条工作曲线的压控振荡器和鉴相鉴频器，采用本发明提出的方案可对该锁相环频率综合器能进行自动校正，通过应用参考信号到压控振荡器输入，打断锁相环反馈环来选择一条合适的工作曲线，调整压控振荡器数字控制值。
在自校正过程中，模拟控制端上是参考电压，而不是环路滤波器上的电压，控制器产生数字控制输入字CW给压控振荡器，用来选择不同的工作曲线。对于每条压控振荡器工作曲线，当模拟控制端电压为参考电压时，压控振荡器输出恒定的输出频率。此时模拟锁相环路被打断。电荷泵最终驱动环路滤波器电压到零或者电源电压。电压高低依赖于反馈信号的频率是比参考输入信号的频率高还是低。
每个数字控制输入是周期性应用到压控振荡器输入，而且每条压控振荡器工作曲线作用时间足够长，如果参考频率大于反馈频率，环路滤波器电压将最终达到电源电压值，类似地，如果反馈信号频率大于参考频率，环路滤波器电压最终降为零。
本发明优于传统结构的锁相环，因为压控振荡器在上电复位或者信道切换时能自动切换到一条合适的工作曲线，无需在工厂里对压控振荡器进行校正，无需不同的应用对应着不同的压控振荡器。除此之外，压控振荡器不是被永久性地校正，无论什么时候上电复位或者信道切换信号应用到锁相环频率综合器的时候，锁相环频率综合器的自动校正过程将会重复。这使得该发明能被重复使用在不同的应用场合中。
本发明的第二个优点是相对传统结构的锁相环频率综合器来说，仅仅增加了非常少的附加部件就能实现锁相环频率综合器的自动校正。校正电路由低速数字电路实现，互补开关能被合并在压控振荡器里受数字输入值来控制，锁相环频率综合器增加的成本很少。
本发明的第三个优点是具有较好的相位噪声性能。在传统结构的压控振荡器中，由于为了克服工艺温度等偏差影响，设计的频率校正范围远大于所需的频率校正范围，这使得大的压控振荡器增益极易把其控制线上的噪声转变成相位噪声，进而影响锁相环频率综合器的性能，而本发明中的压控振荡器采用数模混合的方法，在较低的增益下获得宽的频率调谐范围。因而能有效提高相位噪声性能。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅是本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种可实现频段选择的自校正锁相环频率综合器，由锁相环路和自校正环路构成，其中，锁相环路由鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和分频器依次连接而成，自校正环路由鉴相鉴频器、触发器、控制器、压控振荡器和分频器依次连接而成，且分频器的输出端连接于鉴相鉴频器的输入端，鉴相鉴频器的输入端接收输入参考信号(fref)和反馈信号(fdiv)，锁相环路和自校正环路共用鉴相鉴频器、压控振荡器和分频器；
其中，所述触发器用来判断参考信号是领先还是滞后分频器反馈信号，当参考信号(fref)领先反馈信号(fdiv)时，鉴相鉴频器的输出U信号为高，将被紧接着的反馈信号(fdiv)的上升沿复位；当反馈信号(fdiv)领先参考信号(fref)时，鉴相鉴频器输出D信号为高，将被紧接着的参考信号(fref)的上升沿复位；触发器的时钟输入为D信号，而触发端输入为U信号；因为鉴相鉴频器中存在复位延时，每个工作周期，U信号和D信号存在同时为高，然后被复位信号复位的短脉冲，这使得触发器的时钟输入端有输入时钟；当U信号领先D信号，触发器输出信号为高，当U信号滞后D信号时，触发器输出信号为低；触发器的输出信号作为控制器输入信号，用来决定压控振荡器的控制字；
所述控制器用来判定连续多个时钟周期内反馈频率是领先还是滞后参考频率，然后控制器根据领先和滞后的结果来选择合适的控制字，从而决定压控振荡器的输出频率；控制器是自校正环路中核心模块，当上电或者复位时，N比特长度控制字初始化到中间值，在N次自校正达到最优值时自校正停止；如果需要在正常工作后重新启动，通过三线接口输入自校正使能信号；重新启动控制器，在自校正过程，开关S1闭合，S2断开，目的是给压控振荡器的输入一个固定的参考电压；输入控制器的时钟信号(clk)是对参考信号(fref)经过M分频后的信号，M值的大小依据应用场合，M值太大，将使得每次控制字切换时间变长；在每个时钟信号(clk)的上升或者下降沿，对输入的参考信号进行判断，如果连续多个周期内触发器的输出信号都是高电平或者低电平，说明参考信号的输入频率过高或者过低，控制器将调整控制字；为了能使得控制器在有限次的调整中找到最优的值，避免自校正环路在几个控制字间反复跳动，采用二进制搜索算法；
该自校正锁相环频率综合器进一步包括一对互补开关S1和S2，S1位于固定电压与压控振荡器之间，该固定电压为电源电压的一半，S2位于环路滤波器与压控振荡器之间；在锁相环频率综合器上电或者复位时，自校正环路启动，互补开关S1闭合，S2断开，压控振荡器的模拟输入电压固定为电源电压的一半，压控振荡器的输出经过分频器后的反馈信号(fdiv)，同参考信号(fref)比较，根据比较结果，控制器改变数字控制字，从而改变压控振荡器的固定电容的可变电容值，以实现频率调整；自校正完毕，控制器输出被锁存，互补开关S1断开，S2闭合，环路滤波器的输出用来控制压控振荡器的模拟输入端，开始精调谐过程，最终实现频率的精细调整。
2.根据权利要求1所述的可实现频段选择的自校正锁相环频率综合器，其特征在于，所述压控振荡器包括第一谐振电感L1、第二谐振电感L2、第一变容管Cvar1、第二变容管Cvar2、由第一PMOS管M1和第二PMOS管M2交叉耦合构成的负阻放大器，以及一组用于自校正环路的固定电容C0、C1、...、Cn-1，n为自然数，各个固定电容串接在一组开关SW0、SW1、...、SWn-1上，各开关受控于一组N位的控制字CW0、...CWn-1。
3.根据权利要求1所述的可实现频段选择的自校正锁相环频率综合器，其特征在于，所述分频器连接在压控振荡器输出端与鉴相鉴频器输入端之间。
4.根据权利要求1所述的可实现频段选择的自校正锁相环频率综合器，其特征在于，所述锁相环路和自校正环路非并行工作，首先自校正环路工作，然后是锁相环路工作，两个环路工作状态通过互补开关进行切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100773634A CN101814917B (zh) | 2009-02-19 | 2009-02-19 | 可实现频段选择的自校正锁相环频率综合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100773634A CN101814917B (zh) | 2009-02-19 | 2009-02-19 | 可实现频段选择的自校正锁相环频率综合器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101814917A CN101814917A (zh) | 2010-08-25 |
| CN101814917B true CN101814917B (zh) | 2012-03-28 |
Family
ID=42622052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100773634A Active CN101814917B (zh) | 2009-02-19 | 2009-02-19 | 可实现频段选择的自校正锁相环频率综合器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101814917B (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456244B2 (en) * | 2011-05-03 | 2013-06-04 | Skyworks Solutions, Inc. | Apparatus and methods for adjusting voltage controlled oscillator gain |
| CN102435848B (zh) * | 2011-11-25 | 2014-01-08 | 中国航天科工集团第二研究院二〇三所 | 一种用于Ka波段相位噪声能力验证的比对装置 |
| CN102522985B (zh) * | 2011-12-31 | 2014-02-19 | 杭州士兰微电子股份有限公司 | 锁相环及其压控振荡器 |
| US8710930B2 (en) * | 2012-01-12 | 2014-04-29 | Mediatek Singapore Pte. Ltd. | Differential ring oscillator and method for calibrating the differential ring oscillator |
| CN104242924B (zh) * | 2013-07-26 | 2017-09-22 | 西安电子科技大学 | 具有自动频率校准功能的多频带电感‑电容压控振荡器 |
| KR20150054508A (ko) * | 2013-11-12 | 2015-05-20 | 삼성전자주식회사 | 전자 장치에서 공정 편차를 보상하기 위한 장치 및 방법 |
| CN103746688B (zh) * | 2013-12-20 | 2017-01-11 | 北京时代民芯科技有限公司 | 一种自动频率调谐锁相环及其自动频率调谐方法 |
| CN103825614B (zh) * | 2014-02-12 | 2017-04-05 | 北京时代民芯科技有限公司 | 一种宽频输入的高速低功耗模数转换器 |
| US9374099B2 (en) * | 2014-03-25 | 2016-06-21 | Mediatek Inc. | Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator |
| EP3190704B1 (en) * | 2016-01-06 | 2018-08-01 | Nxp B.V. | Digital phase locked loops |
| CN105897256A (zh) * | 2016-04-20 | 2016-08-24 | 佛山臻智微芯科技有限公司 | 一种实现锁相环快速锁定的结构和方法 |
| KR102077044B1 (ko) * | 2017-03-25 | 2020-02-13 | 엘지전자 주식회사 | 무선 통신 시스템에서 위상 잡음 제거를 위한 ptrs 할당 방법 및 그 장치 |
| CN107425851B (zh) * | 2017-08-09 | 2021-08-06 | 京东方科技集团股份有限公司 | 频率补偿器、电子设备和频率补偿方法 |
| CN107623521B (zh) * | 2017-09-29 | 2020-10-20 | 中国科学院半导体研究所 | 一种锁相环时钟发生器 |
| CN107659309A (zh) * | 2017-11-03 | 2018-02-02 | 苏州华芯微电子股份有限公司 | 振荡器的修调装置及方法 |
| CN109245761B (zh) * | 2018-09-21 | 2021-07-02 | 电子科技大学 | 一种锁相环的暂停和恢复方法 |
| WO2020132976A1 (zh) * | 2018-12-26 | 2020-07-02 | 鹤壁天海电子信息系统有限公司 | 一种频率源及通信设备 |
| CN109818612B (zh) * | 2019-01-10 | 2021-04-30 | 复旦大学 | 一种应用于毫米波通信系统的频率源 |
| CN110113047B (zh) * | 2019-05-06 | 2022-12-09 | 东南大学 | 一种超低抖动耦合式倍频延迟锁相环电路 |
| CN110365333B (zh) * | 2019-05-30 | 2022-11-18 | 芯创智（北京）微电子有限公司 | 一种差分积分半数字锁相环 |
| CN111446961A (zh) * | 2020-04-16 | 2020-07-24 | 上海晶曦微电子科技有限公司 | 频率综合器和频率综合器的驱动方法 |
| CN113452365B (zh) * | 2021-07-05 | 2022-08-09 | 广东工业大学 | 一种适用于欠采样锁相环自动频率矫正电路及矫正方法 |
| CN113595547B (zh) * | 2021-08-10 | 2022-03-01 | 浙江大学 | 一种锁相环的自校正方法及电路结构 |
| CN114513204B (zh) * | 2021-12-28 | 2022-09-09 | 宁波奥拉半导体股份有限公司 | 一种多环路的锁相环电路及电路板组件 |
| CN116073823A (zh) * | 2023-03-20 | 2023-05-05 | 上海灵动微电子股份有限公司 | 一种基于开关电容的频率综合器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1960164A (zh) * | 2006-10-27 | 2007-05-09 | 清华大学 | 片上cmos数控互补型低噪声lc振荡器 |
| JP3138266U (ja) * | 2006-11-01 | 2007-12-27 | 普誠科技股▲ふん▼有限公司 | 発振周波数範囲を自動較正可能なループシステム及びその方法 |
-
2009
- 2009-02-19 CN CN2009100773634A patent/CN101814917B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1960164A (zh) * | 2006-10-27 | 2007-05-09 | 清华大学 | 片上cmos数控互补型低噪声lc振荡器 |
| JP3138266U (ja) * | 2006-11-01 | 2007-12-27 | 普誠科技股▲ふん▼有限公司 | 発振周波数範囲を自動較正可能なループシステム及びその方法 |
Non-Patent Citations (2)
| Title |
|---|
| Chi-Wa Lo,etc..A 1.5V 900-MHz Monolithic CMOS Fast-Switching Frequency Synthesizer for Wireless Application.《SOLID-STATE CIRCUITS》.2002,第37卷(第4期),全文. * |
| 黄水龙等.一个自调谐,自适应的1.9GHz分数/整数频率综合器.《电子学报》.2006,第34卷(第5期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101814917A (zh) | 2010-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101814917B (zh) | 可实现频段选择的自校正锁相环频率综合器 | |
| CN102522984B (zh) | 锁相环及其压控振荡电路 | |
| CN103297041B (zh) | 锁相环电路 | |
| KR101069231B1 (ko) | Ｌｃ오실레이터를 사용한 주파수 발생기 튜닝 시스템 및 방법 | |
| CN109547019B (zh) | 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法 | |
| EP1982410B1 (en) | Oscillator gain equalization | |
| CN105634480B (zh) | 宽带电荷泵锁相环及动态阈值自动频率调谐方法 | |
| CN101483434A (zh) | 一种低调谐增益变化的压控振荡器 | |
| CN102122953B (zh) | 具有扩展追踪范围的快速锁定全数字锁相回路 | |
| CN102868397A (zh) | 可优化压控振荡器性能的自校正频率综合器及其优化方法 | |
| CN101123435B (zh) | 调整锁相环的振荡器的方法与相关的频率合成器 | |
| JP5148548B2 (ja) | デジタルｐｌｌ回路及び半導体集積回路 | |
| CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
| TW200840220A (en) | Phase locked loop and method for compensating temperature thereof | |
| KR100839486B1 (ko) | 듀얼 모드 튜닝 디지털 제어 크리스탈 발진기 및 그 동작방법 | |
| JP2006174455A (ja) | アナログ作動およびデジタル作動される電圧制御発振回路 | |
| CN104702271A (zh) | 锁相环电路及压控振荡器的特性曲线的校准方法 | |
| US10615746B2 (en) | Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection | |
| US20110260760A1 (en) | Voltage control oscillator and control method thereof | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| CN202475397U (zh) | 锁相环及其压控振荡电路 | |
| US8373465B1 (en) | Electronic device and method for phase locked loop | |
| CN101854157B (zh) | 频率产生装置及方法 | |
| CN114401001B (zh) | 一种锁相环快速锁相方法 | |
| CN112042124A (zh) | 一种锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NANJING ZHONGKE MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20131223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 210042 NANJING, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131223 Address after: 210042, Jiangsu province Nanjing Xuanwu Road, Xuanwu Avenue, 699-27, Xu Zhuang software base, CMC three, 05 layers Patentee after: NANJING CHINA SCIENCE MICROELECTRONICS Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |